TWI830411B - 半導體裝置及形成半導體裝置之方法 - Google Patents

半導體裝置及形成半導體裝置之方法 Download PDF

Info

Publication number
TWI830411B
TWI830411B TW111137093A TW111137093A TWI830411B TW I830411 B TWI830411 B TW I830411B TW 111137093 A TW111137093 A TW 111137093A TW 111137093 A TW111137093 A TW 111137093A TW I830411 B TWI830411 B TW I830411B
Authority
TW
Taiwan
Prior art keywords
conductive layer
semiconductor device
substrate
conductive
hole structure
Prior art date
Application number
TW111137093A
Other languages
English (en)
Other versions
TW202414752A (zh
Inventor
張家瑋
黃彥翰
張晉嘉
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW111137093A priority Critical patent/TWI830411B/zh
Priority to CN202211391079.6A priority patent/CN117832215A/zh
Priority to US17/990,733 priority patent/US20240113154A1/en
Application granted granted Critical
Publication of TWI830411B publication Critical patent/TWI830411B/zh
Publication of TW202414752A publication Critical patent/TW202414752A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置包含基板及三維電感結構。基板包含正面及背面。三維電感結構包含正面導電層、背面導電層及至少一穿孔結構。正面導電層的至少一部分包含第一導電層，設置於基板之正面，及第二導電層，設置於第一導電層，第二導電層的厚度介於30微米至400微米。背面導電層設置於基板之背面。至少一穿孔結構貫穿基板，及將正面導電層電性連接至背面導電層。

Description

半導體裝置及形成半導體裝置之方法
本發明關於半導體，特別是一種半導體裝置及形成半導體裝置之方法。
三五族半導體及二六族半導體具有高操作速度以及高功率輸出等優異的材料特性，適用於通訊裝置。在通訊裝置的射頻電路中，諸如電感等積體被動元件(integrated passive device，IPD)有許多用途，如用於匹配網路(Matching Network)或LC諧振器。然而在相關技術中，電感通常會佔據大量面積，使通訊裝置的大小無法縮小，增加製造費用。
本發明實施例提供一種半導體裝置，包含基板及三維電感結構。基板包含正面及背面。三維電感結構包含正面導電層、背面導電層及至少一穿孔結構。正面導電層的至少一部分包含第一導電層，設置於基板之正面，及第二導電層，設置於第一導電層，第二導電層的厚度介於30微米至400微米。背面導電層設置於基板之背面。至少一穿孔結構貫穿基板，及將正面導電層電性連接至背面導電層。
本發明實施例另提供一種半導體裝置，包含基板及三維電感結構。基板包含正面及背面。三維電感結構包含正面導電層、背面導電層及至少一穿 孔結構。正面導電層的至少一部分包含第一導電層，設置於基板之正面，及第二導電層，設置於第一導電層，第二導電層的厚度及第一導電層的厚度之比率介於6至80。背面導電層設置於基板之背面。至少一穿孔結構貫穿基板，及將正面導電層電性連接至背面導電層。
本發明實施例另提供一種形成半導體裝置之方法，包含於基板之正面形成第一導電層；於第一導電層形成第二導電層，其中第二導電層的厚度介於30至400微米，或者，第二導電層的厚度相對於第一導電層的厚度的比率介於6~80。形成半導體裝置之方法另包含從基板之背面將基板磨薄，從基板之背面鑽孔以形成至少一穿孔，於至少一穿孔形成至少一穿孔結構，至少一穿孔結構電性連接至正面導電層，及於基板之背面形成背面導電層，至少一穿孔結構電性連接至背面導電層。
1,6:半導體裝置
10,60:基板
101:正面
102:背面
12,62:正面導電層
121至123:正面導電路徑
124,125:連接部
14,64:背面導電層
141,142:背面導電路徑
143:背面圖形
1611,1621,1631,1641:第一端
1612,1622,1632,1642:第二端
161至164,661:穿孔結構
2611,2621:壁表面
221至223,71,72:導電層
2211至2213:導電層部分
241至243:正面保護層
2601至2605:沉積層部分
261,262:凹槽
31至34:曲線
621:輸入導電路徑
622:正面導電路徑
641:輸出導電路徑
642:背面導電路徑
6211,6212,6221,6222,6411,6421:部分
d1至d4:直徑
f:頻率
L1,L2:三維電感結構
Q:品質因子
800:方法
S802至S810:步驟
第1圖係為本發明實施例之一種半導體裝置之示意圖。
第2圖係為第1圖中之半導體裝置沿切線2-2’之剖面圖。
第3圖顯示三維電感結構的頻率響應。
第4圖係為第1圖中之半導體裝置沿切線2-2’之另一種實施例的剖面圖。
第5A圖顯示第1圖中之半導體裝置1的導電路徑，其中正面導電層具有連續構造。
第5B圖顯示第1圖中之半導體裝置1的導電路徑，其中正面導電層具有不連續構造。
第6圖係為本發明實施例之另一種半導體裝置之示意圖。
第7圖係為第6圖中之半導體裝置的局部示意圖。
第8圖係為形成第1圖或第8圖之半導體裝置的方法之流程圖。
第1圖係為本發明實施例之一種半導體裝置1之示意圖。半導體裝置1可為矽半導體裝置、三五族半導體裝置、或二六族半導體裝置。半導體裝置1可包含積體被動元件(integrated passive device，IPD)。積體被動元件可為電感。在一些實施例中，積體被動元件亦可為電感、電容、電阻、其他線路或其組合。半導體裝置1利用基板的正面結構、穿孔結構及背面結構形成積體被動元件，藉以節省電路面積及增強電路效能。
在第1圖中，半導體裝置1包含基板10及三維電感結構L1。三維電感結構L1包含正面導電層12、背面導電層14及至少一穿孔結構。基板10包含正面101及背面102。正面導電層12設置於基板10之正面101，且背面導電層14設置於基板10之背面102。至少一穿孔結構可包含穿孔結構161至164，從基板10之正面101貫穿至基板10之背面102，且將正面導電層12電性連接至背面導電層14。舉例來說，三維電感結構L1可使用IPD製程技術、異質接面雙載子電晶體(heterojunction bipolar transistor，HBT)製程技術、或高電子移動率晶體電晶體(high electron mobility transistor，HEMT)製程技術製造。
在一些實施例中，化合物基板10可為三五族半導體基板或二六族半導體基板。例如，化合物基板10可為砷化鎵(gallium arsenic，GaAs)、氮化鎵(gallium nitride，GaN)或磷化鎵(gallium phosphide，GaP)半導體基板。在一些實施例中，基板10可包含矽基板。
在一些實施例中，正面導電層12的至少一部分可包含正面導電路徑121至123(亦稱為第一導電路徑122、第二導電路徑121、及第三導電路徑123)。背面導電層14的至少一部分可包括背面導電路徑141及142(亦稱為第一背面導電路徑141及第二背面導電路徑142)。穿孔結構161至164(亦稱為第一穿孔結構163、第二穿孔結構162、第三穿孔結構161、及第四穿孔結構164)可具有電感性特性，且穿孔結構161至164可連接正面導電路徑121至123及背面導電路徑141及142，以形成連續之導電路徑。在本實施例中，舉例而言，連續之導電路徑的電磁方向可與基板10之正面101平行。換句話說，三維電感結構L1產生之磁通量可平行於基板10之正面101。在本實施例中，正面導電路徑121至123可近似為直條形。在一些實施例中，正面導電路徑121至123亦可近似為曲形，例如弧形。在一些實施例中，三維電感結構L1產生之磁通量亦可垂直於基板10之正面101。
在一些實施例中，正面導電路徑121可電性連接於穿孔結構161，背面導電路徑141可電性連接於穿孔結構161及穿孔結構162之間，正面導電路徑122可電性連接於穿孔結構162及穿孔結構163之間，背面導電路徑142可電性連接於穿孔結構163及穿孔結構164之間，且正面導電路徑123可電性連接於穿孔結構164。如第1圖所示，依序而言，正面導電路徑121的一末端可對齊於背面導電路徑141的一末端，背面導電路徑141的另一末端可對齊於正面導電路徑122之一末端，正面導電路徑122之另一末端可對齊於背面導電路徑142之一末端，以及背面導電路徑142之另一末端可對齊於正面導電路徑123之一末端。
在一些實施例中，穿孔結構161電性連接至正面導電路徑121及背面導電路徑141，且包含電性連接至正面導電路徑121的第一端1611，及電性連接至背面導電路徑141的第二端1612。類似的，穿孔結構162包含電性連接至正面 導電路徑122的第一端1621及電性連接至背面導電路徑141的第二端1622，穿孔結構163包含電性連接至正面導電路徑122的第一端1631及電性連接至背面導電路徑142的第二端1632，以及穿孔結構164包含電性連接至正面導電路徑123的第一端1641，及電性連接至背面導電路徑142第二端1642。
在一些實施例中，正面導電層12可另包含連接部124及125，用以連接至其他電路或外部電路。正面導電路徑121可電性連接於連接部124及穿孔結構161之間，且正面導電路徑123可電性連接於穿孔結構164及連接部125之間。在一些實施例中，半導體裝置1可另包含主動電路，其可設置於基板10的正面101，且連接部124或連接部125可耦接於該主動電路。舉例來說，主動電路可包含放大電路、低雜訊放大電路或開關。在一些實施例中，背面導電層14可另包含背面圖形143，舉例而言，背面圖形143可為接地線或接地面。
在一些實施例中，正面導電路徑121可包含與連接部124耦接的第一部分、與穿孔結構161的第一端1611接觸的第二部分、及延伸於該第一部分及該第二部分之間的第三部分。類似的，正面導電路徑122包含與穿孔結構162的第一端1621接觸的第一部分、與穿孔結構163的第一端1631接觸的第二部分、及延伸於第一部分及第二部分之間的第三部分。正面導電路徑123包含與穿孔結構164的第一端1641接觸的第一部分、耦接於連接部125的第二部分、及延伸於第一部分及第二部分之間的第三部分。
應注意，雖然第1圖顯示三維電感結構L1僅包含正面導電路徑121至123、背面導電路徑141及142及穿孔結構161至164，惟在其他實施例中，三維電感結構L1亦可包含其他數量或形狀的正面導電路徑、背面導電路徑及穿孔結構。
第2圖係為半導體裝置1沿切線2-2’之一種實施例的剖面圖。如第2圖所示，正面導電層12的至少一部分可包含多層導電層，該多層導電層可沿垂直於基板10之正面101的方向設置。舉例而言，在半導體基板10的正面，舉例而言，形成正面導電路徑121或122的正面導電層12可包含導電層221及222(亦稱為第一導電層221及第二導電層222)。在一些實施例中，形成連接部124或125(亦稱為第一連接部124及第二連接部125)的正面導電層12亦可包含導電層221及222。導電層221可設置於基板10之正面101，且導電層222可設置於導電層221之上。在一些實施例中，導電層221及222可包括諸多金屬材料，例如，導電層221或222可包含金、銀、銅、鋁之任一組合。此外，導電層221及222可包括相同或不同的主要金屬材料，例如導電層221可主要的包括金，且導電層222可主要的包括銅。進一步講，導電層221及222上可各自覆蓋有正面保護層241及242。舉例而言，正面保護層241或242可主要的包括氮化物(nitride)或聚醯亞胺(polymide)。
在一些實施例中，正面導電層12的總厚度及/或背面導電層14的總厚度增加可改善三維電感結構L1的電感品質因子，加強電感特性，同時降低製造成本。例如，基板10的厚度可約為100微米，導電層221的厚度可介於約1至約5微米，且導電層222的厚度可介於約30微米至約400微米。在其他實施例中，導電層222的厚度相對於導電層221的厚度之比率可介於約6至約80。以導電層222的厚度為例，在進一步的實施例中，導電層222的厚度可介於約30微米至約200微米。舉例來說，導電層222的厚度可為約100微米，在導電層221的厚度可為約5微米的情形中，導電層222的厚度相對於導電層221的厚度之比率約為20。在另一些實施例中，導電層222的厚度可介於約30微米至約60微米。舉例來說，導電 層222的厚度可約為50微米，在導電層221的厚度約為5微米的情形中，導電層222的厚度相對於導電層221的厚度之比率約為10。在一些實施例中，導電層222可以電鍍方式形成，惟本發明不限於此，亦可使用其他合適方法來形成上述厚度的導電層222。
在第2圖中，背面導電層14的厚度可小於20微米。例如，背面導電層14的厚度可為10微米。雖然背面導電層14係現顯示為單一層，惟此僅為示例性說明。在其他實施例中，背面導電層14不限於單一層，亦即，類似於正面導電層12，背面導電層14的至少一部分亦可包含多層導電層，本文對此不加贅述。參考第2圖，背面導電層14可包含沉積層部分2601、2603及2605，其中沉積層部分2603可形成背面導電路徑141。
在一些實施例中，穿孔結構161可貫穿基板10，用以連接正面導電層12及背面導電層14。如第2圖所示，基板10可具有穿孔，且穿孔結構161形成於該穿孔中。例如，穿孔結構161可包含沉積層部分2602及凹槽261，其中沉積層部分2602可形成於通孔的頂端及側壁上(以第2圖所示的方向為例)，凹槽261可藉由形成在側壁上的沉積層部分2602圍繞而成。類似的，穿孔結構162可包含沉積層部分2604及凹槽262。舉例而言，基板的一通孔可具有壁表面2611，且穿孔結構161的沉積層部分2602可順應性地形成於該通孔的壁表面2611，基板的另一通孔可具有壁表面2621，且穿孔結構162的沉積層部分2604可順應性地形成於該通孔的壁表面2621。
在一些實施例中，對應於穿孔結構161的通孔可具有近似圓錐形的剖面輪廓，使得穿孔結構161亦具有近似圓錐形的剖面輪廓。舉例而言，穿孔結構 161可具有第一端1611及第二端1612，穿孔結構161的沉積層部分2602可形成於該通孔中。以第2圖所示的方向為例，第一端1611可為上端，且第二端1612可為下端。在一些實施例中，第一端1611可具有直徑d1，且第二端1612可具有直徑d2，如第2圖所示，直徑d1可小於直徑d2，換句話說，穿孔結構161的上端可小於下端。在一些實施例中，直徑d1可約為35微米，直徑d2可約為70微米。在第一端1611處，穿孔結構161的沉積層部分2602可具有第一表面，該第一表面可接觸正面導電層12(例如，接觸正面導電層12的導電層221)。在第二端1612處，穿孔結構161的沉積層部分2602可接觸背面導電層14(例如，接觸背面導電層14的沉積層部分2601及2603)。相似地，穿孔結構162亦可具有近似圓錐形的剖面輪廓，其可具有第一端1621及第二端1622，穿孔結構162的沉積層部分2604可形成於一通孔中。第一端1621可具有直徑d3，第二端1622可具有直徑d4，直徑d3可小於直徑d4。在第一端1621處，穿孔結構162的沉積層部分2604可接觸正面導電層12。在第二端1622處，穿孔結構162的沉積層部分2604可接觸背面導電層14。在一些實施例中，直徑d3可相同或相異於直徑d1，直徑d4可相同或相異於直徑d2。舉例來說，直徑d3可約為35微米，直徑d4可約為70微米。
在一些實施例中，背面導電層14的沉積層部分2601、2603、及2605，穿孔結構161的沉積層部分2602，以及穿孔結構162的沉積層部分2604可在同一步驟中形成。舉例而言，沉積層部分2601~2605可包含單一金屬材料的沉積層，例如可包含金、銀、銅、鋁之任一組合，例如可全由金構成。進一步講，沉積層部分2601~2605其中任何一者可包含多層堆疊，且在該多層堆疊中，每一層的厚度可與其他層相同或不同，且每一層的主要金屬材料亦可與其他層相同或不同。舉例而言，該多層堆疊的總厚度可小於約20微米，例如，約10微米。
在上述實施例中，三維電感結構L1包含正面導電層12、背面導電層14及穿孔結構161至164，相較於習知的平面電感結構，為達成相同電感值，本揭露內容的三維電感結構L1無須在半導體裝置1的表面占用大量的面積，因此可減少電感所需之電路面積。此外，三維電感結構L1的正面導電層12、背面導電層14、及/或穿孔結構161至164可包含多層堆疊，藉此可有效降低渦流(eddy current)，從而改善電感品質因子。進一步而言，正面導電層12可包含導電層221及222，設置較厚的導電層221及/或導電層222可有利於進一步改善電感的品質因子。
第3圖顯示三維電感結構的頻率響應，其中正面導電層12中的導電層222具有不同的厚度，其中橫軸以十億赫(GHz)表示頻率f(以6GHz為例)，縱軸表示品質因子Q。曲線31表示第一三維電感結構的頻率響應，其中導電層222具有約100微米的厚度。曲線32表示第二三維電感結構的頻率響應，其中導電層222具有約50微米的厚度。曲線33表示第三三維電感結構的頻率響應，其中導電層222具有約200微米的厚度。曲線34表示第四三維電感結構的頻率響應，其中導電層222具有約400微米的厚度。如第3圖所示，在1GHz至5GHz之間的頻段，曲線31至34的品質因子Q差異不大，且品質因子Q隨頻率增加而逐漸上升；在5GHz至6GHz的頻段，曲線31至34皆到達最大品質因子，例如，在6GHz，曲線31的品質因子Q大於其他曲線。
第4圖係為半導體裝置1沿切線2-2’之另一種實施例的剖面圖。第4圖和第2圖的實施例之差異在於第4圖中正面導電層12可另包含導電層223(亦稱為第三導電層223)，導電層223可設置於導電層222之上，且導電層223之上可覆蓋有正面保護層243。在一些實施例中，正面保護層243可包括氮化物或聚醯亞胺。 在一些實施例中，形成連接部124或125的正面導電層12亦可另包含導電層223。導電層223可包含金、銀、銅、鋁之任一組合，且導電層223的材料可與導電層221及/或222相同或不同。舉例而言，導電層221可主要包括金，導電層222可主要包括銅，且導電層223可主要包括金。在一些實施例中，導電層223的厚度可介於1微米至5微米，且導電層223的厚度例如可與導電層221的厚度相同，且導電層223的厚度例如可小於導電層222的厚度。舉例來說，導電層221的厚度可為約5微米，導電層222的厚度可為約50微米，導電層223的厚度可為約5微米。在此情形中，導電層222的厚度相對於導電層223的厚度之比率約為10。第4圖的實施例的其他結構及設置相似於第2圖，其解釋可於前述段落找到，在此不再贅述。
雖然第2圖及第4圖僅顯示正面導電層12包含2或3層導電層，熟習此技藝者亦可依據本發明精神形成具有超過3層導電層的正面導電層12。
在一些實施例中，在基板10的正面101，形成正面導電路徑121至123的正面導電層12可為連續構造或不連續構造。第5A圖顯示在半導體裝置1的導電路徑121至123中，正面導電層12具有連續構造。第5B圖顯示在半導體裝置1的導電路徑121至123中，正面導電層12具有不連續構造。詳細而言，在第5A圖中，就正面導電路徑121而言，正面導電層12包括導電層221、222、及223，其中導電層221可包含連續的導電層部分2211至2213。在第5B圖中，就正面導電路徑121而言，正面導電層12的導電層221可包含不連續的導電層部分2211及2213。在其他實施例中，類似於第5B圖中的導電層221，導電層222及/或223亦可具有不連續構造。
第6圖係為本發明實施例之另一種半導體裝置6之示意圖。半導體裝 置6包含基板60及三維電感結構L2。三維電感結構L2包含正面導電層62、背面導電層64及穿孔結構661。基板60包含正面及背面。正面導電層62可設置於基板60之正面，且背面導電層64可設置於基板60之背面。穿孔結構661可從基板60之正面貫穿至背面，及將正面導電層62電性連接至背面導電層64。如第6圖所示，正面導電層62可包含電性連接的輸入導電路徑621及正面導電路徑622。正面導電路徑622可為第一螺旋狀(spiral)。輸入導電路徑621可為直條形，輸入導電路徑621的部分6211及6212可分別跨越正面導電路徑622的部分6221及6222。背面導電層64可包含電性連接的輸出導電路徑641及背面導電路徑642。背面導電路徑642可為第二螺旋狀。輸出導電路徑641可為直條形。輸出導電路徑641的部分6411可跨越背面導電路徑642的部分6421。穿孔結構661可電性連接於正面導電路徑622及背面導電路徑642之間。三維電感結構L2所產生之磁通量可垂直於基板60之正面。在一些實施例中，藉由增加正面導電層12的厚度及/或背面導電層14的厚度，可改善三維電感結構L2的電感品質因子，加強電感特性，同時降低製造成本。穿孔結構661的構造可相似於半導體裝置1中穿孔結構161至164，其解釋可於前述段落找到，在此不再贅述。
在上述實施例中，三維電感結構L2包括正面導電層62、背面導電層64及穿孔結構661，相較於習知的平面電感結構，為達成相同電感值，三維電感結構L2的電路面積會減少，且電感品質因子會大幅增加。
第7圖為半導體裝置6的局部示意圖，其中顯示輸入導電路徑621的部分6211及正面導電路徑622的部分6221。如第7圖所示，輸入導電路徑621的部分6211可與正面導電路徑622的部分6221可交錯設置。在部分6211處，導電層71(例如，第一導電層)可連續，且導電層72(例如，第二導電層)可斷開，在部分 6221處，導電層71可斷開，且導電層72可連續。於部分6211及部分6221組合後，在交錯位置處可設置絕緣層，以使部分6211(對應於輸入導電路徑621)與部分6221(對應於正面導電路徑622)在該交錯處於垂直方向上絕緣。三維電感結構L2之其他導電路徑在交錯處的設置可與第7圖所示配置類似，其解釋在此不再贅述。
第8圖係為形成半導體裝置1或6的方法800之流程圖，以下以半導體裝置1進行說明。方法800包括步驟S802至S810。步驟S802及S804用以形成正面導電層12。步驟S806至S810用以形成穿孔結構161至164及背面導電層14。任何合理的步驟改變或調整都落在本公開內容的範圍內。步驟S802至S810解釋如下：步驟S802：於基板10之正面101形成導電層221；步驟S804：於導電層221形成導電層222，其中導電層222的厚度介於30至400微米，或者，導電層222的厚度相對於導電層221的厚度的比率介於6~80；步驟S806：從基板10之背面102將基板10磨薄；步驟S808：從基板之背面鑽孔以形成至少一穿孔；步驟S810：於至少一穿孔形成穿孔結構161至164及於基板10之背面102形成背面導電層14，穿孔結構161至164電性連接至正面導電層12及背面導電層14。
以下參考第1圖及第4圖的實施例說明方法800。在步驟S802，導電層221可以例如濺射(sputter)方式形成在基板10的正面101。在步驟S804，導電層222可以例如電鍍方式形成。在一些實施例中，方法800可接著於導電層222之上以濺射方式形成導電層223。在方法800中，可在正面導電層221至223上分別形成正面保護層241至243。在步驟S806，基板10被磨薄至預定厚度，使基板10不受 應力影響而可正常承載導電層221~223，同時透光而可從背面102對齊導電層221~223所形成的正面導電路徑121至123。預定厚度可介於75微米至150微米之間，例如100微米。在步驟S808，利用紅外線攝影機從基板10之背面102辨識正面導電路徑121至123的末端，以判定穿孔的位置，接著從基板之背面鑽孔。在步驟S810，結合第2圖，由於從基板10之背面102進行鑽孔，所以形成的穿孔的直徑d2可大於直徑d1，且直徑d4可大於直徑d3。在一些實施例中，形成穿孔之後，可進行例如沉積製程，以在基板背面形成至少一沉積金屬層，該至少一沉積金屬層可形成例如穿孔結構161的部分2602，且該至少一沉積金屬層可進一步再經圖案化而形成背面導電層14的背面導電路徑141及142。在其他實施例中，形成穿孔之後，可進行例如電鍍製程，以在基板背面形成包含至少一電鍍金屬層，該至少一電鍍金屬層可形成例如穿孔結構161的部分2602，且該至少一電鍍金屬層可進一步再經圖案化而形成背面導電層14的背面導電路徑141及142。舉例而言，在已經有至少一沉積金屬層或電鍍金屬層的狀態下，可執行乾式蝕刻或濕式蝕刻，以形成與正面導電路徑121至123對準的背面導電路徑141及142，如第1圖所示。
方法800可在例如砷化鎵基板或矽基板上形成半導體裝置1或6的三維電感結構，其可減少電感的使用面積，以及可改善電感品質因子。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:基板
101:正面
102:背面
12:正面導電層
14:背面導電層
141:背面導電路徑
161,162:穿孔結構
1611,1621:第一端
1612,1622:第二端
221,222:導電層
241,242:正面保護層
2611,2621:壁表面
d1至d4:直徑
2601至2605:沉積層部分

Claims (20)

  1. 一種半導體裝置，包含：一基板，包含一正面及一背面；及一三維電感結構，包含：一正面導電層，該正面導電層的至少一部分包含：一第一導電層，設置於該基板之該正面；及一第二導電層，設置於該第一導電層，該第二導電層的一厚度介於30微米至400微米；一背面導電層，設置於該基板之該背面；及至少一穿孔結構，貫穿該基板，及將該正面導電層電性連接至該背面導電層。
  2. 如請求項1所述之半導體裝置，其中該第二導電層的該厚度介於30微米至200微米。
  3. 如請求項1所述之半導體裝置，其中該第二導電層的該厚度介於30微米至60微米。
  4. 如請求項1所述之半導體裝置，其中：該至少一穿孔結構包含一第一穿孔結構及一第二穿孔結構；及該正面導電層包含一第一導電路徑，該第一導電路徑電性連接於該第一穿孔結構及該第二穿孔結構之間。
  5. 如請求項4所述之半導體裝置，其中： 該第一穿孔結構包含一第一端，電性連接至該第一導電路徑，及一第二端，電性連接至該背面導電層；及該第二穿孔結構包含一第一端，電性連接至該第一導電路徑，及一第二端，電性連接至該背面導電層。
  6. 如請求項5所述之半導體裝置，其中：該第一導電路徑包含：一第一部分，接觸於該第一穿孔結構的該第一端；一第二部分，接觸於該第二穿孔結構的該第一端；及一第三部分，延伸於該第一部分及該第二部分之間。
  7. 如請求項5所述之半導體裝置，其中：該第一穿孔結構的該第一端具有一第一直徑；該第一穿孔結構的該第二端具有一第二直徑，該第二直徑大於或等於該第一直徑；該第二穿孔結構的該第一端具有一第三直徑；及該第二穿孔結構的該第二端具有一第四直徑，該第四直徑大於或等於該第三直徑。
  8. 如請求項4所述之半導體裝置，其中：該至少一穿孔結構另包含一第三穿孔結構；及該正面導電層包包含一第二導電路徑，該第二導電路徑電性連接於該第三穿孔結構及一第一連接部之間。
  9. 如請求項8所述之半導體裝置，其中該第一導電路徑及/或該第二導電路徑為直條形。
  10. 如請求項8所述之半導體裝置，其中該背面導電層包含一第一背面導電路徑，電性連接於該第二穿孔結構及該第三穿孔結構之間。
  11. 如請求項4所述之半導體裝置，其中該三維電感結構所產生之一磁通量係平行於該基板之該正面。
  12. 如請求項1所述之半導體裝置，其中該正面導電層呈一第一螺旋狀，及該背面導電層呈一第二螺旋狀。
  13. 如請求項12所述之半導體裝置，其中該三維電感結構所產生之一磁通量係垂直於該基板之該正面。
  14. 如請求項1所述之半導體裝置，其中該正面導電層另包含一第三導電層，設置於該第二導電層。
  15. 如請求項14所述之半導體裝置，其中該第一導電層、該第二導電層及該第三導電層包含金、銀、銅、鋁之一任一組合。
  16. 如請求項1所述之半導體裝置，其中該第二導電層的係藉由電鍍製程加以製作。
  17. 如請求項14所述之半導體裝置，另包含：一導電凸起部，包含：一第四導電層，設置於該基板之該正面；及一第五導電層，設置於該第四導電層，該第四導電層的一厚度介於30微米至400微米；及一第六導電層，設置於該第五導電層。
  18. 如請求項14所述之半導體裝置，其中該第一導電層的一厚度介於1至5微米。
  19. 一種半導體裝置，包含：一基板，包含一正面及一背面；一三維電感結構，包含：一正面導電層，該正面導電層的至少一部分包含：一第一導電層，設置於該基板之該正面上；及一第二導電層，設置於該第一導電層上，該第二導電層的一厚度及該第一導電層的一厚度之一比率介於6至80；一背面導電層，設置於該基板之該背面上；及至少一穿孔結構，貫穿該基板，及將該正面導電層電性連接至該背面導電層。
  20. 一種形成三維電感結構的方法，包含：於一基板之一正面形成一第一導電層；於該第一導電層形成一第二導電層，其中該第二導電層的一厚度介於30至 400微米，或者，該第二導電層的該厚度相對於第一導電層的一厚度的一比率介於6~80；從該基板之一背面將該基板磨薄；從該基板之該背面鑽孔以形成至少一穿孔；於該至少一穿孔形成至少一穿孔結構，該至少一穿孔結構電性連接至該正面導電層；及於該基板之該背面形成一背面導電層，該至少一穿孔結構電性連接至該背面導電層。
TW111137093A 2022-09-29 2022-09-29 半導體裝置及形成半導體裝置之方法 TWI830411B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111137093A TWI830411B (zh) 2022-09-29 2022-09-29 半導體裝置及形成半導體裝置之方法
CN202211391079.6A CN117832215A (zh) 2022-09-29 2022-11-08 半导体装置及形成半导体装置的方法
US17/990,733 US20240113154A1 (en) 2022-09-29 2022-11-20 Semiconductor device for enhancing quality factor of inductor and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111137093A TWI830411B (zh) 2022-09-29 2022-09-29 半導體裝置及形成半導體裝置之方法

Publications (2)

Publication Number Publication Date
TWI830411B true TWI830411B (zh) 2024-01-21
TW202414752A TW202414752A (zh) 2024-04-01

Family

ID=90459206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137093A TWI830411B (zh) 2022-09-29 2022-09-29 半導體裝置及形成半導體裝置之方法

Country Status (3)

Country Link
US (1) US20240113154A1 (zh)
CN (1) CN117832215A (zh)
TW (1) TWI830411B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985698A (zh) * 2013-08-08 2014-08-13 珠海越亚封装基板技术股份有限公司 具有嵌入式滤波器的多层电子结构
TW202109822A (zh) * 2019-08-29 2021-03-01 台灣積體電路製造股份有限公司 半導體封裝件
US20210099149A1 (en) * 2019-09-30 2021-04-01 Qualcomm Incorporated Device with 3d inductor and magnetic core in substrate
WO2022010576A1 (en) * 2020-07-07 2022-01-13 Qualcomm Incorporated High performance tunable filter using gallium arsenide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985698A (zh) * 2013-08-08 2014-08-13 珠海越亚封装基板技术股份有限公司 具有嵌入式滤波器的多层电子结构
TW202109822A (zh) * 2019-08-29 2021-03-01 台灣積體電路製造股份有限公司 半導體封裝件
US20210099149A1 (en) * 2019-09-30 2021-04-01 Qualcomm Incorporated Device with 3d inductor and magnetic core in substrate
WO2022010576A1 (en) * 2020-07-07 2022-01-13 Qualcomm Incorporated High performance tunable filter using gallium arsenide

Also Published As

Publication number Publication date
CN117832215A (zh) 2024-04-05
TW202414752A (zh) 2024-04-01
US20240113154A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
US6750750B2 (en) Via/line inductor on semiconductor material
US7683733B2 (en) Balun transformer with improved harmonic suppression
TWI517350B (zh) 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法
CN101326713A (zh) 使用电感-电容谐振器的薄膜带通滤波器
US20080246114A1 (en) Integrated passive device with a high resistivity substrate and method for forming the same
TWI489613B (zh) 積體電路中用於使電感最大化之形成磁性通孔之方法以及由此所形成之結構
JP2009246810A (ja) 高周波信号伝送装置
US8912090B2 (en) Mixer fabrication technique and system using the same
CN103633062A (zh) 化合物半导体集成电路
US9502382B2 (en) Coplaner waveguide transition
TWI830411B (zh) 半導體裝置及形成半導體裝置之方法
JPH08172161A (ja) インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子
KR100904594B1 (ko) 반도체 소자용 인덕터 및 그 제조 방법
TWI839620B (zh) 半導體裝置及形成半導體裝置之方法
TWI659519B (zh) 利用背板金屬的中空槽來改善品質因子的半導體元件
Yook et al. High-quality solenoid inductor using dielectric film for multichip modules
US20200373225A1 (en) Semiconductor integrated circuit and circuit layout method thereof
JP4324352B2 (ja) 平面型トランスフォーマーおよびその製造方法
CN111834528A (zh) 一种空腔电感结构及其制造方法
JP3441974B2 (ja) 半導体装置の構造及び製造方法
JP2010129936A (ja) 縦型インダクタ
US6570199B1 (en) Semiconductor device and method of manufacturing the same
KR20000023863A (ko) 고주파 집적 회로용 인덕터 장치 및 형성 방법
CN118541810A (zh) 电容器及其制备方法
TWI474551B (zh) 薄膜微帶線帶通濾波器