TWI839620B - 半導體裝置及形成半導體裝置之方法 - Google Patents

半導體裝置及形成半導體裝置之方法 Download PDF

Info

Publication number
TWI839620B
TWI839620B TW110124062A TW110124062A TWI839620B TW I839620 B TWI839620 B TW I839620B TW 110124062 A TW110124062 A TW 110124062A TW 110124062 A TW110124062 A TW 110124062A TW I839620 B TWI839620 B TW I839620B
Authority
TW
Taiwan
Prior art keywords
wafer
compound substrate
pattern
conductive path
hole
Prior art date
Application number
TW110124062A
Other languages
English (en)
Other versions
TW202304031A (zh
Inventor
張家瑋
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW110124062A priority Critical patent/TWI839620B/zh
Priority to CN202110875883.0A priority patent/CN115547977A/zh
Priority to US17/408,485 priority patent/US20230006029A1/en
Publication of TW202304031A publication Critical patent/TW202304031A/zh
Application granted granted Critical
Publication of TWI839620B publication Critical patent/TWI839620B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置包含化合物基板、至少一正面圖形、至少一背面圖形及至少一晶圓穿孔結構。化合物基板包含正面及背面。至少一正面圖形設置於化合物基板之正面。至少一背面圖形設置於化合物基板之背面。至少一晶圓穿孔結構從化合物基板之正面穿透至於化合物基板之背面。至少一正面圖形、至少一背面圖形及至少一晶圓穿孔結構形成三維電感結構。

Description

半導體裝置及形成半導體裝置之方法
本發明關於半導體，特別是一種半導體裝置及形成半導體裝置之方法。
三五族半導體及二六族半導體具有高操作速度以及高功率輸出等優異的材料特性，適用於通訊裝置。在通訊裝置的射頻電路中，諸如電感等積體被動元件(integrated passive device，IPD)有許多用途，如用於匹配網路(Matching Network)或LC諧振器。然而在相關技術中，電感通常會佔據大量面積，使通訊裝置的大小無法縮小，增加製造費用。
本發明實施例提供一種半導體裝置，其包含有化合物基板、至少一正面圖形、至少一背面圖形及至少一晶圓穿孔結構。化合物基板包含正面及背面。至少一正面圖形設置於化合物基板之正面。至少一背面圖形設置於化合物基板之背面。至少一晶圓穿孔結構從化合物基板之正面穿透至於化合物基板之背面。至少一正面圖形、至少一背面圖形及至少一晶圓穿孔結構形成三維電感結構。
本發明實施例提供一種形成半導體裝置之方法，包含於化合物基板之正面形成至少一正面圖形，於至少一正面圖形上形成正面保護層，從化合物基板之背面將化合物基板磨薄，從化合物基板之背面鑽孔以形成至少一晶圓穿 孔，電鍍至少一晶圓穿孔及化合物基板之背面以形成晶圓穿孔電鍍層及背面電鍍層，及對背面電鍍層進行蝕刻以形成至少一背面圖形。
1:半導體裝置
10:化合物基板
101:正面
102:背面
121至123,181:正面圖形
141及142,182:背面圖形
1411及1421:頭端
1412及1422:尾端
161至164:晶圓穿孔結構
1611,1621:壁表面
2-2’:切線
221至223:正面金屬層
241至243:正面保護層
260:背面金屬層
261至263:背面金屬層部分
281,282:凹槽
d1:第一直徑
d2:第二直徑
300:方法
S302至S314:步驟
第1圖係為本發明實施例中之一種半導體裝置之示意圖。
第2圖係為第1圖中之半導體裝置沿切線2-2’之剖面圖。
第3圖係為形成第1圖中之半導體裝置的方法之流程圖。
第1圖係為本發明實施例中之一種半導體裝置1之示意圖。半導體裝置1可為三五族半導體裝置或二六族半導體裝置。半導體裝置1可包含積體被動元件(integrated passive device，IPD)。積體被動元件可為電感。在一些實施例中，積體被動元件亦可為電感、電容、電阻、其他線路或其中一種組合。半導體裝置1利用化合物基板的正面結構、晶圓穿孔結構及背面結構形成積體被動元件，藉以節省電路面積及增強電路效能。
在第1圖，半導體裝置1包含化合物基板10、正面圖形121至123、背面圖形141及142及晶圓穿孔結構161至164。化合物基板10包含正面101及背面102。正面圖形121至123設置於化合物基板10之正面101。背面圖形141及142設置於化合物基板10之背面102。晶圓穿孔結構161至164從化合物基板10之正面101穿透至於化合物基板10之背面102。正面圖形121至123、背面圖形141及142及晶圓穿孔結構161至164形成三維電感結構。舉例來說，三維電感結構可使用IPD製程技術、異質接面雙載子電晶體(heterojunction bipolar transistor，HBT)製 程技術、或高電子移動率晶體電晶體(high electron mobility transistor，HEMT)製程技術製造。
在一些實施例中，化合物基板10可為三五族半導體基板或二六族半導體基板。例如，化合物基板10可為砷化鎵(gallium arsenic，GaAs)、氮化鎵(gallium nitride，GaN)或磷化鎵(gallium phosphide，GaP)半導體基板。
在本實施例中，正面圖形121至123可包含3條正面導電路徑。背面圖形141及142可包含2條背面導電路徑。晶圓穿孔結構161至164可具有電感性特性，及晶圓穿孔結構161至164可連接3條正面導電路徑及2條背面導電路徑以形成連續之導電路徑。在本實施例中，連續之導電路徑的電磁方向可與化合物基板10之正面101之方向平行。三維電感結構產生之磁通量可平行於化合物基板10之正面101。在本實施例中，正面圖形121至123及背面圖形141及142可為直條形。在一些實施例中，正面圖形121至123、背面圖形141及142及晶圓穿孔結構161至164亦可為曲線形。例如，正面圖形121至123、背面圖形141及142及晶圓穿孔結構161至164可為弧形。在一些實施例中，三維電感結構產生之磁通量亦可垂直於化合物基板10之正面101。
如第1圖所示，3條正面導電路徑可包含第一正面導電路徑、第二正面導電路徑及第三正面導電路徑。2條背面導電路徑包含第一背面導電路徑及第二背面導電路徑。晶圓穿孔結構161至164包含第一晶圓穿孔結構、第二晶圓穿孔結構、第三晶圓穿孔結構及第四晶圓穿孔結構。第一正面導電路徑通過第一晶圓穿孔結構耦接於第一背面導電路徑，第一背面導電路徑通過第二晶圓穿孔結構耦接於第二正面導電路徑，第二正面導電路徑通過第三晶圓穿孔結構耦接 於第二背面導電路徑，且第二背面導電路徑通過第四晶圓穿孔結構耦接於第三正面導電路徑。第一正面導電路徑之尾端對齊於第一背面導電路徑之頭端1411，第二正面導電路徑之頭端對齊於第一背面導電路徑之尾端1412，第二正面導電路徑之尾端對齊於第二背面導電路徑之頭端1421，及第三正面導電路徑之頭端對齊於第二背面導電路徑之尾端1422。
半導體裝置1可另包含正面圖形181及背面圖形182。正面圖形181可為連接線，用以連接正面圖形121、123及外部電路。背面圖形182可為接地線或接地面。在一些實施例中，半導體裝置1可另包含主動電路，設置於化合物基板10。舉例來說，主動電路可包含放大電路、低雜訊放大電路或開關。正面圖形121、123可通過正面圖形181耦接於主動電路。
雖然第1圖顯示三維電感結構僅包含正面圖形121至123、背面圖形141及142及晶圓穿孔結構161至164，在其他實施例中，三維電感結構亦可包含其他數量的正面圖形、背面圖形及晶圓穿孔結構。
第2圖係為第1圖中之半導體裝置1沿切線2-2’之剖面圖。在本實施例中，化合物基板10的厚度可為100微米。正面圖形121至123可由一或多正面金屬層構成。背面圖形141及142可由一或多背面金屬層構成。多層正面金屬層的總厚度及/或多層背面金屬層的總厚度增加可改善三維電感結構的電感品質因子，加強電感特性。晶圓穿孔結構161至164由一或多背面金屬層的相應部分及凹槽構成。第2圖顯示正面圖形121及122由正面金屬層221至223構成，背面圖形141由背面金屬層260的相應部分構成，晶圓穿孔結構161由背面金屬層260的相應部分及凹槽281構成，且晶圓穿孔結構162由背面金屬層260的相應部分及凹槽282 構成。背面金屬層260可包含晶圓穿孔結構161的相應部分、背面圖形141的相應部分及晶圓穿孔結構162的相應部分。
在一些實施例中，正面金屬層221至223可具有不同厚度，及可由相同或不同金屬材質構成。例如，在一些實施例中，正面金屬層221至223可由銅構成，正面金屬層221的厚度可為1微米，正面金屬層222的厚度可為2微米，正面金屬層223的厚度可為2微米。在其他實施例中，正面金屬層221至223亦可全由金構成。正面圖形121至123上可各自覆蓋正面保護層241至243，正面保護層241至243可由氮化物(nitride)或聚醯亞胺(polymide)構成。
背面金屬層260可包含背面金屬層部分261至263，背面金屬層部分261至263具有不同厚度，及可由相同或不同金屬材質構成。例如，背面金屬層部分261可由金構成，其厚度可為1微米；背面金屬層部分262可由銅構成，其厚度可為7微米；背面金屬層部分263可由金構成，其厚度可為2微米。在一些實施例中，背面金屬層部分261至263亦可全由金構成。舉例來說，背面金屬層260的總厚度可小於20微米。例如，背面金屬層260的總厚度可為10微米。
背面金屬層260之晶圓穿孔結構161至164的相應部分可依序順應性地形成於晶圓穿孔結構161至164的壁表面。例如，背面金屬層260之晶圓穿孔結構161的相應部分可依序順應性地形成於晶圓穿孔結構161的壁表面1611，且背面金屬層260之晶圓穿孔結構162的相應部分可依序順應性地形成於晶圓穿孔結構162的壁表面1621。
在一些實施例中，晶圓穿孔結構161至164之形狀可為圓錐形，及其 可各自包含第一穿孔端及第二穿孔端。第一穿孔端具有第一直徑d1及第一表面，第二穿孔端具有第二直徑d2及第二表面。每個第一表面接觸於正面圖形，每個第二表面接觸於背面圖形。每個第一直徑d1可小於相應的第二直徑d2，及每個第一表面可小於相應的第二表面。第2圖顯示晶圓穿孔結構161的第一穿孔端的第一表面接觸於正面圖形121，第二穿孔端的第二表面接觸於背面圖形141，晶圓穿孔結構161的第一穿孔端的第一表面小於第二穿孔端的第二表面，且第一穿孔端的第一直徑d1小於第二穿孔端的第二直徑d2；晶圓穿孔結構162的第一穿孔端的第一表面接觸於正面圖形122，第二穿孔端的第二表面接觸於背面圖形141，晶圓穿孔結構162的第一穿孔端的第一表面小於第二穿孔端的第二表面，且第一穿孔端的第一直徑d1小於第二穿孔端的第二直徑d2。舉例來說，晶圓穿孔結構161及162的第一穿孔端的第一直徑d1可為35微米，晶圓穿孔結構161及162的第二穿孔端的第二直徑d2可為70微米。
由於三維電感結構由正面圖形121至123、背面圖形141及142及晶圓穿孔結構161至164形成，由於晶圓穿孔結構161至164以及背面圖形141及142亦對電感值提供貢獻，相較於傳統結構，無須在半導體裝置1的正面101占用大量面積即可達成相同電感值，因此可減少電感所需之電路面積。此外，由於三維電感結構由正面圖形121至123的多層正面金屬層、背面圖形141及142的多層背面金屬層、及晶圓穿孔結構161至164的壁表面上的多層背面金屬層構成，渦流(eddy current)被有效降低且電感品質因子大幅增加。
第3圖係為形成半導體裝置1的方法300之流程圖。方法300包括步驟S302至S314。步驟S302及S304用以形成正面圖形121至123及正面保護層241至243。步驟S306至S310用以形成晶圓穿孔。步驟S312及S314用以形成背面圖形141 及142。任何合理的步驟改變或調整都落在本公開內容的範圍內。步驟S302至S314解釋如下：步驟S302：於化合物基板10之正面101形成正面圖形121至123；步驟S304：於正面圖形121至123上形成正面保護層241至243；步驟S306：從化合物基板10之背面102將化合物基板10磨薄；步驟S308：紅外線攝影機從化合物基板10之背面102辨識正面圖形121至123之一端以判定並對齊化合物基板10背面102上之頭端1411,1421及尾端1412,1422；步驟S310：在化合物基板10之背面102上之頭端1411,1421及尾端1412,1422鑽孔以形成晶圓穿孔；步驟S312：電鍍化合物基板10之背面102及晶圓穿孔以形成背面金屬層260；步驟S314：對背面金屬層260進行蝕刻以形成背面圖形141及142。
在步驟S302及S304，若正面圖形121至123由N正面金屬層構成，N為正整數，則於每層正面金屬層上形成對應的正面保護層。例如，正面圖形121至123由正面金屬層221至223構成，所以正面金屬層221至223上會各自形成對應的正面保護層241至243。在步驟S306，化合物基板10被磨薄至預定厚度，使化合物基板10不受應力影響而正常承載正面圖形121至123，同時透光而可從背面102對齊正面圖形121至123。預定厚度可介於100微米至75微米之間。在步驟S308，如第1圖所示，正面圖形121的尾端對應頭端1411的位置，正面圖形122的頭端對應尾端1412的位置，正面圖形122的尾端對應頭端1421的位置，正面圖形123的頭端對應尾端1422的位置。在步驟S310，由於從化合物基板10之背面102穿孔，所以晶圓穿孔的第二直徑d2會大於第一直徑d1。在步驟S312，同時電鍍化合物 基板10之背面102及晶圓穿孔以於背面102及晶圓穿孔的壁表面順應性形成背面金屬層(電鍍層)260。在步驟S314，在已經有背面金屬層260的狀態下，先上光阻塗布，烤乾，再利用紅外線攝影機，將光罩與正面圖型121至123對準，接著曝光顯影，之後蝕刻，再來去光阻，形成想要的背面圖形141及142。蝕刻技術可為乾蝕刻，用以移除不需要之背面金屬層261至263的部分而形成背面圖形141及142。
方法300可在砷化鎵基板上形成半導體裝置1的三維電感結構，減少電感的電路面積同時加強電感品質因子，以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:半導體裝置
10:化合物基板
101:正面
102:背面
121至123,181:正面圖形
141及142,182:背面圖形
1411及1421:頭端
1412及1422:尾端
161至164:晶圓穿孔結構
2-2’:切線

Claims (17)

  1. 一種半導體裝置，其包含有：一化合物基板，包含一正面及一背面；至少一正面圖形，設置於該化合物基板之該正面，其中該至少一正面圖形包括一頭端及一尾端，該至少一正面圖形包含複數金屬層，該複數金屬層的每一者從該頭端延伸到該尾端；至少一背面圖形，設置於該化合物基板之該背面；及至少一晶圓穿孔結構，從該化合物基板之該正面穿透至於該化合物基板之該背面；其中該至少正面圖形、該至少背面圖形及該至少晶圓穿孔結構形成一三維電感結構；該化合物基板具有一預定厚度，該預定厚度係介於75微米及100微米之間，使該化合物基板透光而可從該背面對齊該至少一正面圖形；該至少一晶圓穿孔結構在該化合物基板之該背面形成至少一凹槽，該至少一凹槽中的一金屬層形成該三維電感結構的一部分；及該化合物基板係為一砷化鎵半導體基板。
  2. 如請求項1所述之半導體裝置，其中該至少一正面圖形由一正面金屬層構成。
  3. 如請求項1所述之半導體裝置，其中該至少一背面圖形由一背面金屬層構成。
  4. 如請求項1所述之半導體裝置，其中該至少一晶圓穿孔結構具有 一電感性特性。
  5. 如請求項1所述之半導體裝置，其中：該至少一正面圖形包含複數條正面導電路徑；該至少一背面圖形包含複數條背面導電路徑；及該至少一晶圓穿孔結構連接該些條正面導電路徑及該些條背面導電路徑以形成一連續之導電路徑。
  6. 如請求項5所述之半導體裝置，其中：該些條正面導電路徑包含一第一正面導電路徑、一第二正面導電路徑及一第三正面導電路徑；該至少一晶圓穿孔結構包含一第一晶圓穿孔結構、一第二晶圓穿孔結構、一第三晶圓穿孔結構及一第四晶圓穿孔結構；該些條背面導電路徑包含一第一背面導電路徑及一第二背面導電路徑；該第一正面導電路徑通過該第一晶圓穿孔結構耦接於該第一背面導電路徑；該第二正面導電路徑通過該第二晶圓穿孔結構耦接於該第一背面導電路徑，及通過該第三晶圓穿孔結構耦接於該第二背面導電路徑；及該第三正面導電路徑通過該第四晶圓穿孔結構耦接於該第二背面導電路徑。
  7. 如請求項6所述之半導體裝置，其中：該第一正面導電路徑之一尾端對齊於該該第一背面導電路徑之一頭端；該第二正面導電路徑之一頭端對齊於該該第一背面導電路徑之一尾端； 該第二正面導電路徑之一尾端對齊於該該第二背面導電路徑之一頭端；及該第三正面導電路徑之一頭端對齊於該該第二背面導電路徑之一尾端。
  8. 如請求項5所述之半導體裝置，其中該連續之導電路徑的一電磁方向與該化合物基板之該正面之一方向平行。
  9. 如請求項1所述之半導體裝置，另包含有一主動電路，設置於該化合物基板。
  10. 如請求項9所述之半導體裝置，其中該主動電路包含一放大電路、一低雜訊放大電路或一開關。
  11. 如請求項1所述之半導體裝置，其中該三維電感結構係使用一積體被動元件(integrated passive device，IPD)製程技術、一異質接面雙載子電晶體(heterojunction bipolar transistor，HBT)製程技術、或一高電子移動率晶體電晶體(high electron mobility transistor，HEMT)製程技術所製造。
  12. 如請求項1所述之半導體裝置，其中該至少一正面圖形及該至少一背面圖形係為一直條形。
  13. 如請求項1所述之半導體裝置，其中該三維電感結構產生之一磁通量平行於該化合物基板之該正面。
  14. 如請求項1所述之半導體裝置，其中該至少一晶圓穿孔結構包含： 一第一穿孔端，具有一第一直徑及一第一表面，該第一表面接觸於該至少一正面圖形；一第二穿孔端，具有一第二直徑及一第二表面，該第二表面接觸於該至少一背面圖形；該第一直徑小於該第二直徑；及該第一表面小於該第二表面。
  15. 如請求項1之半導體裝置，其中該至少一正面圖形包含一第一正面金屬層及一第二正面金屬層，其中該第一正面金屬層及該第二正面金屬層包含不同的金屬材料。
  16. 一種形成半導體裝置之方法，包含：於一化合物基板之一正面形成至少一正面圖形，該化合物基板係為一砷化鎵半導體基板，其中該至少一正面圖形包含一頭端及一尾端，該至少一正面圖形包括複數金屬層，該複數金屬層的每一者從該頭端延伸到該尾端；於該至少一正面圖形上形成一正面保護層；從該化合物基板之一背面將該化合物基板磨薄至一預定厚度，以形成一磨薄化合物基板，該磨薄化合物基板透光而可從該背面對齊該至少一正面圖形，該預定厚度係介於75微米及100微米之間；從該磨薄化合物基板之該背面鑽孔以形成至少一晶圓穿孔，其中該至少一晶圓穿孔貫穿該磨薄化合物基板；電鍍該至少一晶圓穿孔及該化合物基板之該背面以形成一電鍍層，該電鍍層包含對應於該至少一晶圓穿孔上的一部分及對應於該化合物基板之 該背面的一部分，其中該電鍍層之對應於該至少一晶圓穿孔的該部分形成一凹槽；及對該電鍍層進行蝕刻以形成至少一背面圖形，以形成一三維電感結構，其中該三維電感結構包含該至少一正面圖形、該至少一背面圖形及該凹槽中的一電鍍層部分。
  17. 如請求項16所述之方法，另包含：一紅外線攝影機從該化合物基板之該背面辨識該至少一正面圖形之一端以判定並對齊該化合物基板之該背面上之一對應端；其中從該化合物基板之該背面鑽孔以形成該至少一晶圓穿孔包含：在該化合物基板之該背面上之該對應端鑽孔。
TW110124062A 2021-06-30 2021-06-30 半導體裝置及形成半導體裝置之方法 TWI839620B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110124062A TWI839620B (zh) 2021-06-30 2021-06-30 半導體裝置及形成半導體裝置之方法
CN202110875883.0A CN115547977A (zh) 2021-06-30 2021-07-30 半导体装置及形成半导体装置的方法
US17/408,485 US20230006029A1 (en) 2021-06-30 2021-08-23 Semiconductor Device Including Three-Dimensional Inductor Structure and Method of Forming the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110124062A TWI839620B (zh) 2021-06-30 2021-06-30 半導體裝置及形成半導體裝置之方法

Publications (2)

Publication Number Publication Date
TW202304031A TW202304031A (zh) 2023-01-16
TWI839620B true TWI839620B (zh) 2024-04-21

Family

ID=84722999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124062A TWI839620B (zh) 2021-06-30 2021-06-30 半導體裝置及形成半導體裝置之方法

Country Status (3)

Country Link
US (1) US20230006029A1 (zh)
CN (1) CN115547977A (zh)
TW (1) TWI839620B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095357A (en) * 1989-08-18 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Inductive structures for semiconductor integrated circuits
TW200824094A (en) * 2006-11-23 2008-06-01 Ind Tech Res Inst Inductor structure
TW201135803A (en) * 2009-10-08 2011-10-16 Qualcomm Inc Three dimensional inductor and transformer
US20130005109A1 (en) * 2011-06-29 2013-01-03 Dao Thuy B Method for forming a toroidal inductor in a semiconductor substrate
TW201642370A (zh) * 2015-05-29 2016-12-01 Toshiba Kk 半導體裝置之製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4216634B2 (ja) * 2003-04-23 2009-01-28 株式会社日立製作所 半導体装置
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
US9275786B2 (en) * 2014-07-18 2016-03-01 Qualcomm Incorporated Superposed structure 3D orthogonal through substrate inductor
US10217827B2 (en) * 2016-05-11 2019-02-26 Rfhic Corporation High electron mobility transistor (HEMT)
US20200304089A1 (en) * 2019-03-21 2020-09-24 Win Semiconductors Corp. Wideband impedance matching network
US11652468B2 (en) * 2020-07-07 2023-05-16 Qualcomm Incorporated High performance tunable filter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095357A (en) * 1989-08-18 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Inductive structures for semiconductor integrated circuits
TW200824094A (en) * 2006-11-23 2008-06-01 Ind Tech Res Inst Inductor structure
TW201135803A (en) * 2009-10-08 2011-10-16 Qualcomm Inc Three dimensional inductor and transformer
US20130005109A1 (en) * 2011-06-29 2013-01-03 Dao Thuy B Method for forming a toroidal inductor in a semiconductor substrate
TW201642370A (zh) * 2015-05-29 2016-12-01 Toshiba Kk 半導體裝置之製造方法

Also Published As

Publication number Publication date
CN115547977A (zh) 2022-12-30
TW202304031A (zh) 2023-01-16
US20230006029A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US4857481A (en) Method of fabricating airbridge metal interconnects
US7721414B2 (en) Method of manufacturing 3-D spiral stacked inductor on semiconductor material
US8278685B2 (en) Semiconductor device used with high frequency band
KR20040047591A (ko) 전자 부품 실장 구조 및 그 제조 방법
KR20030057303A (ko) 반도체 물질 상의 비아/라인 인덕터
US20080174003A1 (en) Apparatus and method for reduced delamination of an integrated circuit module
TWI839620B (zh) 半導體裝置及形成半導體裝置之方法
US8426290B1 (en) Suspended-membrane/suspended-substrate monolithic microwave integrated circuit modules
KR20030005008A (ko) 회로기판과 그 제조방법 및 고출력 모듈
JP2002076167A (ja) 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
TWI830411B (zh) 半導體裝置及形成半導體裝置之方法
JPS61111584A (ja) モノリシツク半導体構造とその製法
US20030122648A1 (en) Inductor with an enclosed magnetic flux pattern and method of manufacturing the same
Yook et al. High-quality solenoid inductor using dielectric film for multichip modules
US20200373225A1 (en) Semiconductor integrated circuit and circuit layout method thereof
KR20090021572A (ko) 반도체 소자용 인덕터 및 그 제조 방법
US20020005769A1 (en) Filter element and fabrication thereof
JP3161524B2 (ja) 半導体装置、及びその製造方法
JPH10144552A (ja) 薄膜導電パターンの形成方法およびこれを用いた薄膜インダクタ
JP3441974B2 (ja) 半導体装置の構造及び製造方法
JPH05206591A (ja) プリント配線板およびその製造方法
TWI659519B (zh) 利用背板金屬的中空槽來改善品質因子的半導體元件
TWI409935B (zh) 薄膜元件
KR100436566B1 (ko) 초고주파 집적회로소자의 전계효과트랜지스터 제조방법
JPS62211962A (ja) 高周波半導体装置の製造方法