JPH05206591A - プリント配線板およびその製造方法 - Google Patents
プリント配線板およびその製造方法Info
- Publication number
- JPH05206591A JPH05206591A JP1274792A JP1274792A JPH05206591A JP H05206591 A JPH05206591 A JP H05206591A JP 1274792 A JP1274792 A JP 1274792A JP 1274792 A JP1274792 A JP 1274792A JP H05206591 A JPH05206591 A JP H05206591A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- width
- outer layer
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Abstract
(57)【要約】
【目的】 インピーダンスの不整合を生じることなく、
配線パターン幅を一部で微細化したプリント配線板を提
供する。 【構成】 外層配線４ｇの幅が一部で狭くなった領域の
外層基板２ａに不純物注入層７を設け、該領域における
外層基板２ａの比誘電率を他の領域よりも大きくした多
層プリント配線板１である。この多層プリント配線板１
によれば、外層配線４ｇの幅が狭くなった領域で配線層
間の容量（Ｃ）が大きくなるので、外層配線４ｇの幅を
一部で狭くしたことによるリアクタンス（Ｌ）成分の増
加が相殺され、外層配線４ｇの特性インピーダンスを一
定に保つことが可能となる。
配線パターン幅を一部で微細化したプリント配線板を提
供する。 【構成】 外層配線４ｇの幅が一部で狭くなった領域の
外層基板２ａに不純物注入層７を設け、該領域における
外層基板２ａの比誘電率を他の領域よりも大きくした多
層プリント配線板１である。この多層プリント配線板１
によれば、外層配線４ｇの幅が狭くなった領域で配線層
間の容量（Ｃ）が大きくなるので、外層配線４ｇの幅を
一部で狭くしたことによるリアクタンス（Ｌ）成分の増
加が相殺され、外層配線４ｇの特性インピーダンスを一
定に保つことが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板および
その製造技術に関し、特に、ＧHz帯の高周波で動作する
超高速デバイスを実装する多層プリント配線板などに適
用して有効な技術に関するものである。
その製造技術に関し、特に、ＧHz帯の高周波で動作する
超高速デバイスを実装する多層プリント配線板などに適
用して有効な技術に関するものである。
【０００２】
【従来の技術】ＧHz帯の高周波で動作するＧａＡｓ（ガ
リウムヒ素）ＩＣなどの超高速デバイスを実装するプリ
ント配線板は、信号伝送線路の特性インピーダンスを整
合させるために、適当なパターン幅の配線パターン（ス
トリップライン）に適当な厚さの絶縁層を挟んでＧＮＤ
層などを対峙させる配線構造を採用している。また、異
層間の信号配線は、スルーホールを利用して他の配線パ
ターンに対し適当なクリアランスを取って配置してい
る。
リウムヒ素）ＩＣなどの超高速デバイスを実装するプリ
ント配線板は、信号伝送線路の特性インピーダンスを整
合させるために、適当なパターン幅の配線パターン（ス
トリップライン）に適当な厚さの絶縁層を挟んでＧＮＤ
層などを対峙させる配線構造を採用している。また、異
層間の信号配線は、スルーホールを利用して他の配線パ
ターンに対し適当なクリアランスを取って配置してい
る。
【０００３】
【発明が解決しようとする課題】近年、超高速デバイス
の高集積化に伴って、これを実装するプリント配線板の
配線密度も増加しつつあることから、配線パターンの幅
を一部で狭くしたり、配線間のスペースを一部で狭くし
たりする技法が採用されている。
の高集積化に伴って、これを実装するプリント配線板の
配線密度も増加しつつあることから、配線パターンの幅
を一部で狭くしたり、配線間のスペースを一部で狭くし
たりする技法が採用されている。
【０００４】ところが、配線パターンの幅を一部で狭く
すると、配線のリアクタンス（Ｌ）成分が増加するため
に、配線のインピーダンスが不整合となり、信号の反射
や波形歪などが生じる結果、伝送遅延の発生やシステム
の動作マージンの低下を引き起こしてしまう。また、上
記波形歪などのために、特性の測定や動作マージンの測
定を高精度に行うことができなくなる。
すると、配線のリアクタンス（Ｌ）成分が増加するため
に、配線のインピーダンスが不整合となり、信号の反射
や波形歪などが生じる結果、伝送遅延の発生やシステム
の動作マージンの低下を引き起こしてしまう。また、上
記波形歪などのために、特性の測定や動作マージンの測
定を高精度に行うことができなくなる。
【０００５】他方、配線のインピーダンス整合を図るた
めに、配線パターンの幅を一部でなく全部で狭くする
と、設計値に対する配線幅のばらつきが大きくなり、精
度の良い特性インピーダンスが実現できなくなる。ま
た、配線パターンの抵抗が大きくなるために、伝送波形
の減衰が発生するという問題や、配線パターンが断線し
易くなるために、プリント配線板の製造歩留りや寿命が
低下するという問題が生じる。
めに、配線パターンの幅を一部でなく全部で狭くする
と、設計値に対する配線幅のばらつきが大きくなり、精
度の良い特性インピーダンスが実現できなくなる。ま
た、配線パターンの抵抗が大きくなるために、伝送波形
の減衰が発生するという問題や、配線パターンが断線し
易くなるために、プリント配線板の製造歩留りや寿命が
低下するという問題が生じる。
【０００６】そこで、本発明の目的は、配線パターンの
幅を一部で狭くした場合においても、配線のインピーダ
ンスを整合させることのできるプリント配線板技術を提
供することにある。
幅を一部で狭くした場合においても、配線のインピーダ
ンスを整合させることのできるプリント配線板技術を提
供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
【０００９】本発明のプリント配線板は、配線パターン
の幅が一部で狭くなった領域の絶縁層に不純物イオンを
注入し、該領域の絶縁層の比誘電率を他の領域よりも大
きくしたものである。
の幅が一部で狭くなった領域の絶縁層に不純物イオンを
注入し、該領域の絶縁層の比誘電率を他の領域よりも大
きくしたものである。
【００１０】
【作用】プリント配線板上の配線パターン幅を一部で狭
くすると、配線のリアクタンス（Ｌ）成分が増加するた
め、〔Ｌ（リアクタンス）／Ｃ（容量）〕の平方根で近
似される配線の特性インピーダンスが大きくなる。
くすると、配線のリアクタンス（Ｌ）成分が増加するた
め、〔Ｌ（リアクタンス）／Ｃ（容量）〕の平方根で近
似される配線の特性インピーダンスが大きくなる。
【００１１】そこで、配線パターンの幅が一部で狭くな
った領域の絶縁層に不純物イオンを注入し、該領域の絶
縁層の比誘電率を大きくすることにより、該領域で配線
層間の容量（Ｃ）が大きくなるので、前記リアクタンス
（Ｌ）成分の増加を相殺し、配線の特性インピーダンス
を一定に保つことが可能となる。
った領域の絶縁層に不純物イオンを注入し、該領域の絶
縁層の比誘電率を大きくすることにより、該領域で配線
層間の容量（Ｃ）が大きくなるので、前記リアクタンス
（Ｌ）成分の増加を相殺し、配線の特性インピーダンス
を一定に保つことが可能となる。
【００１２】
【実施例】図１は、本発明の一実施例である多層プリン
ト配線板１の要部を示す断面図、図２は、図１のII−II
線における断面図である。
ト配線板１の要部を示す断面図、図２は、図１のII−II
線における断面図である。
【００１３】図２に示すように、この多層プリント配線
板１は、外層基板（絶縁層）２ａ，２ｂとそれらに挟ま
れた内層基板（絶縁層）３ａ，３ｂとからなり、外層基
板２ａ，２ｂの表面には外層配線４が、また、内層基板
３ａ，３ｂの表面には内層配線５がそれぞれ形成されて
いる。
板１は、外層基板（絶縁層）２ａ，２ｂとそれらに挟ま
れた内層基板（絶縁層）３ａ，３ｂとからなり、外層基
板２ａ，２ｂの表面には外層配線４が、また、内層基板
３ａ，３ｂの表面には内層配線５がそれぞれ形成されて
いる。
【００１４】外層基板２ａ，２ｂおよび内層基板３ａ，
３ｂは、ポリイミド樹脂やエポキシ樹脂のような絶縁材
からなり、外層配線４および内層配線５は、Ｃｕなどの
導電材からなる。
３ｂは、ポリイミド樹脂やエポキシ樹脂のような絶縁材
からなり、外層配線４および内層配線５は、Ｃｕなどの
導電材からなる。
【００１５】図１に示すように、外層基板２ａの表面の
所定の領域には、外層配線４ａ〜４ｇが形成されてい
る。これらの外層配線４ａ〜４ｇのうち、外層配線４ａ
〜４ｆは、それぞれの一端がスルーホール６ａ〜６ｆを
通じて内層配線５と電気的に接続されている。
所定の領域には、外層配線４ａ〜４ｇが形成されてい
る。これらの外層配線４ａ〜４ｇのうち、外層配線４ａ
〜４ｆは、それぞれの一端がスルーホール６ａ〜６ｆを
通じて内層配線５と電気的に接続されている。
【００１６】一方、外層配線４ｇは、その一部が上記ス
ルーホール６ａ〜６ｆで囲まれた狭い領域を通っている
ため、この領域における配線パターンの幅が他の領域よ
りも狭く形成されている。
ルーホール６ａ〜６ｆで囲まれた狭い領域を通っている
ため、この領域における配線パターンの幅が他の領域よ
りも狭く形成されている。
【００１７】本実施例の多層プリント配線板１は、外層
配線４ｇの幅を狭く形成した上記領域の外層基板２ａに
不純物注入層７が設けてある。この不純物注入層７に
は、金属イオンなどの不純物が注入されており、これに
より、不純物注入層７の内部における外層基板２ａの比
誘電率が、その外部に比べて相対的に大きくなってい
る。
配線４ｇの幅を狭く形成した上記領域の外層基板２ａに
不純物注入層７が設けてある。この不純物注入層７に
は、金属イオンなどの不純物が注入されており、これに
より、不純物注入層７の内部における外層基板２ａの比
誘電率が、その外部に比べて相対的に大きくなってい
る。
【００１８】すなわち、外層配線４ｇの幅を一部で狭く
すると、そのリアクタンス（Ｌ）成分が増加するため、
配線幅を一定にした場合に比べて外層配線４ｇの特性イ
ンピーダンスが大きくなり、インピーダンス不整合の問
題が生じるが、本実施例では外層配線４ｇの幅が狭くな
った領域で外層基板２ａの比誘電率を大きくし、該領域
における外層配線４ｇと内層配線５との間の容量（Ｃ）
を大きくしたので、前記リアクタンス（Ｌ）成分の増加
が相殺されるようになっている。
すると、そのリアクタンス（Ｌ）成分が増加するため、
配線幅を一定にした場合に比べて外層配線４ｇの特性イ
ンピーダンスが大きくなり、インピーダンス不整合の問
題が生じるが、本実施例では外層配線４ｇの幅が狭くな
った領域で外層基板２ａの比誘電率を大きくし、該領域
における外層配線４ｇと内層配線５との間の容量（Ｃ）
を大きくしたので、前記リアクタンス（Ｌ）成分の増加
が相殺されるようになっている。
【００１９】上記不純物注入層７を形成するには、図３
に示すように、外層配線４ｇを形成する工程に先立っ
て、外層基板２ａの表面にフォトレジスト８を形成し、
これをマスクに用いて外層配線４ｇの幅を狭くする領域
に金属などの不純物をイオン注入する。
に示すように、外層配線４ｇを形成する工程に先立っ
て、外層基板２ａの表面にフォトレジスト８を形成し、
これをマスクに用いて外層配線４ｇの幅を狭くする領域
に金属などの不純物をイオン注入する。
【００２０】不純物注入層７は、図３(a) に示すよう
に、不純物を外層基板２ａの一定の深さにほぼ均一に注
入して形成してもよく、また、図３(b) に示すように、
イオン注入のエネルギーを変え、不純物を外層基板２ａ
の厚さ方向に幅広く注入して形成してもよい。
に、不純物を外層基板２ａの一定の深さにほぼ均一に注
入して形成してもよく、また、図３(b) に示すように、
イオン注入のエネルギーを変え、不純物を外層基板２ａ
の厚さ方向に幅広く注入して形成してもよい。
【００２１】その後、フォトレジスト８を除去し、常法
により、外層基板２ａの表面に導電層を接着した後、こ
の導電層をパターニングして外層配線４ｇを形成する。
さらに、内層配線５を形成した内層基板３ａ，３ｂおよ
び外層配線４を形成した外層基板２ｂと上記外層基板２
ａとを積層して多層プリント配線板１を製造する。
により、外層基板２ａの表面に導電層を接着した後、こ
の導電層をパターニングして外層配線４ｇを形成する。
さらに、内層配線５を形成した内層基板３ａ，３ｂおよ
び外層配線４を形成した外層基板２ｂと上記外層基板２
ａとを積層して多層プリント配線板１を製造する。
【００２２】なお、内層基板３ａ，３ｂの表面に形成さ
れる内層配線５の一部に配線幅の狭くなる領域がある場
合は、該領域の内層基板３ａ，３ｂに前述した方法で不
純物注入層７を形成し、該領域における内層基板３ａ，
３ｂの比誘電率を大きくする。外層基板２ｂの表面に外
層配線４を形成する場合も同様である。
れる内層配線５の一部に配線幅の狭くなる領域がある場
合は、該領域の内層基板３ａ，３ｂに前述した方法で不
純物注入層７を形成し、該領域における内層基板３ａ，
３ｂの比誘電率を大きくする。外層基板２ｂの表面に外
層配線４を形成する場合も同様である。
【００２３】このように、本実施例によれば、配線パタ
ーンの幅を一部で狭くした場合でも配線の特性インピー
ダンスを一定に保つことができるので、インピーダンス
の不整合に起因する信号の反射や波形歪などが防止さ
れ、高周波信号をロスなく伝送することができる。
ーンの幅を一部で狭くした場合でも配線の特性インピー
ダンスを一定に保つことができるので、インピーダンス
の不整合に起因する信号の反射や波形歪などが防止さ
れ、高周波信号をロスなく伝送することができる。
【００２４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は、前記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲において種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は、前記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲において種々変更可能であることはいうまでもない。
【００２５】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００２６】本発明によれば、インピーダンスの不整合
を生じることなく、配線パターン幅を一部で微細化した
プリント配線板を提供することができる。
を生じることなく、配線パターン幅を一部で微細化した
プリント配線板を提供することができる。
【図１】本発明の一実施例である多層プリント配線板の
要部平面図である。
要部平面図である。
【図２】図１のII−II線における断面図である。
【図３】この多層プリント配線板の製造方法を示す要部
断面図である。
断面図である。
１ 多層プリント配線板 ２ａ 外層基板 ２ｂ 外層基板 ３ａ 内層基板 ３ｂ 内層基板 ４ 外層配線 ４ａ〜４ｇ 外層配線 ５ 内層配線 ６ａ〜６ｆ スルーホール ７ 不純物注入層 ８ フォトレジスト
Claims (2)
- 【請求項１】 絶縁層の表面に形成された配線パターン
の幅が一部で狭くなった領域における前記絶縁層の比誘
電率を他の領域よりも大きくしたことを特徴とするプリ
ント配線板。 - 【請求項２】 絶縁層の表面に形成された配線パターン
の幅が一部で狭くなった領域における前記絶縁層に選択
的に不純物イオンを注入することによって、前記領域に
おける絶縁層の比誘電率を他の領域よりも大きくするこ
とを特徴とするプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1274792A JPH05206591A (ja) | 1992-01-28 | 1992-01-28 | プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1274792A JPH05206591A (ja) | 1992-01-28 | 1992-01-28 | プリント配線板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206591A true JPH05206591A (ja) | 1993-08-13 |
Family
ID=11814017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1274792A Pending JPH05206591A (ja) | 1992-01-28 | 1992-01-28 | プリント配線板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206591A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0883173A1 (en) * | 1996-09-12 | 1998-12-09 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| WO2001001453A2 (en) * | 1999-06-29 | 2001-01-04 | Sun Microsystems, Inc. | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| EP1083779A1 (en) * | 1998-05-19 | 2001-03-14 | Ibiden Co., Ltd. | Printed circuit board and method of production thereof |
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| EP1814153A2 (en) * | 1996-09-12 | 2007-08-01 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| JP4634665B2 (ja) * | 2001-08-20 | 2011-02-16 | 富士通株式会社 | キャパシタ内蔵回路基板及びその製造方法 |
-
1992
- 1992-01-28 JP JP1274792A patent/JPH05206591A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| EP1814153A3 (en) * | 1996-09-12 | 2008-09-24 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| EP0883173A4 (en) * | 1996-09-12 | 2001-05-09 | Ibiden Co Ltd | CIRCUIT BOARD FOR MOUNTING ELECTRONIC PARTS |
| EP0883173A1 (en) * | 1996-09-12 | 1998-12-09 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| EP1814153A2 (en) * | 1996-09-12 | 2007-08-01 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| EP1083779A1 (en) * | 1998-05-19 | 2001-03-14 | Ibiden Co., Ltd. | Printed circuit board and method of production thereof |
| US8629550B2 (en) | 1998-05-19 | 2014-01-14 | Ibiden Co., Ltd. | Printed wiring board with crossing wiring pattern |
| EP1083779A4 (en) * | 1998-05-19 | 2004-08-25 | Ibiden Co Ltd | PRINTED CIRCUIT AND METHOD FOR MANUFACTURING THE SAME |
| US7332816B2 (en) | 1998-05-19 | 2008-02-19 | Ibiden Co., Ltd. | Method of fabricating crossing wiring pattern on a printed circuit board |
| US8018046B2 (en) | 1998-05-19 | 2011-09-13 | Ibiden Co., Ltd. | Printed wiring board with notched conductive traces |
| EP1670300A3 (en) * | 1998-05-19 | 2008-12-03 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method of printed wiring board |
| US7525190B2 (en) | 1998-05-19 | 2009-04-28 | Ibiden Co., Ltd. | Printed wiring board with wiring pattern having narrow width portion |
| WO2001001453A3 (en) * | 1999-06-29 | 2001-07-26 | Sun Microsystems Inc | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| WO2001001453A2 (en) * | 1999-06-29 | 2001-01-04 | Sun Microsystems, Inc. | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| JP4634665B2 (ja) * | 2001-08-20 | 2011-02-16 | 富士通株式会社 | キャパシタ内蔵回路基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3732927B2 (ja) | 多層配線基板 | |
| JP2004522304A (ja) | プリント回路基板を形成する方法およびこの方法によって形成したプリント回路基板 | |
| US6643924B2 (en) | Method of manufacturing a distributed constant filter circuit module | |
| JPH05206591A (ja) | プリント配線板およびその製造方法 | |
| US6943447B2 (en) | Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer | |
| US20210392742A1 (en) | Embedded microstrip with open slot for high speed signal traces | |
| US7671282B2 (en) | Structure of a circuit board for improving the performance of routing traces | |
| US20020005769A1 (en) | Filter element and fabrication thereof | |
| JP3960560B2 (ja) | 回路素子と伝送線路とを有する装置 | |
| US8222968B2 (en) | Microstrip transmission line device including an offset resistive region extending between conductive layers and method of manufacture | |
| US7230319B2 (en) | Electronic substrate | |
| JP2924822B2 (ja) | 表面実装部品の実装構造及び実装方法 | |
| KR20020070739A (ko) | 단일 칩 고주파 집적회로 및 그 제조 방법 | |
| US20090108417A1 (en) | Method and System for Providing a Continuous Impedance Along a Signal Trace in an IC Package | |
| JPH0697708A (ja) | マイクロ波伝送線路 | |
| JP2000151306A (ja) | 半導体装置 | |
| JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
| JPH03261202A (ja) | マイクロ波半導体装置 | |
| KR0163867B1 (ko) | 티자형 도전 배선을 갖는 인쇄회로기판 및 그 제조방법 | |
| JPH056677Y2 (ja) | ||
| JP2003168864A (ja) | 多層配線基板 | |
| JPS61145841A (ja) | 配線体及びその製造方法 | |
| JPH11204846A (ja) | 超伝導平面回路の製造方法 | |
| JPS62295494A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPH0389605A (ja) | 高周波増幅回路 |