JPH056677Y2 - - Google Patents
Info
- Publication number
- JPH056677Y2 JPH056677Y2 JP20406286U JP20406286U JPH056677Y2 JP H056677 Y2 JPH056677 Y2 JP H056677Y2 JP 20406286 U JP20406286 U JP 20406286U JP 20406286 U JP20406286 U JP 20406286U JP H056677 Y2 JPH056677 Y2 JP H056677Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- conductor patterns
- wiring
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、混成集積回路等に使用する配線基
板の構造に関する。
板の構造に関する。
まず第３図に従来における配線基板の構造を示
す。図において１はセラミツク等の材料からなる
基板であり、該基板上には所定の回路パターンに
対応した導体パターン２が形成されており、この
導体パターン２の上に各種の回路部品を実装して
混成集積回路を構成することは周知の通りであ
る。
す。図において１はセラミツク等の材料からなる
基板であり、該基板上には所定の回路パターンに
対応した導体パターン２が形成されており、この
導体パターン２の上に各種の回路部品を実装して
混成集積回路を構成することは周知の通りであ
る。
ところで、上記した従来の配線基板では次記の
ような問題点がある。すなわち絶縁材である基板
１の上に互いに近接して導体パターン２が形成さ
れていると、該導体パターン２の相互間には基板
１を誘導体として漂遊容量を形成する布線容量が
存在するようになる。しかも特に高周波回路、微
少信号回路等に対しては前記の布線容量の存在が
原因で動作周波数のダウン、クロストーク増加等
の悪影響を及ぼすことが知られている。
ような問題点がある。すなわち絶縁材である基板
１の上に互いに近接して導体パターン２が形成さ
れていると、該導体パターン２の相互間には基板
１を誘導体として漂遊容量を形成する布線容量が
存在するようになる。しかも特に高周波回路、微
少信号回路等に対しては前記の布線容量の存在が
原因で動作周波数のダウン、クロストーク増加等
の悪影響を及ぼすことが知られている。
この考案の目的は、基板に僅かな加工を施すこ
とにより前記した布線容量を低減できるようにし
た配線基板を提供することにある。
とにより前記した布線容量を低減できるようにし
た配線基板を提供することにある。
上記問題点を解決するために、この考案によれ
ば、基板上に導体パターンを形成した配線基板に
おいて、隣合う導体パターン相互間の基板面上に
開溝を形成して構成するものとする。
ば、基板上に導体パターンを形成した配線基板に
おいて、隣合う導体パターン相互間の基板面上に
開溝を形成して構成するものとする。
上記の構成により、基板上に形成された導体パ
ターン相互間における基板上での沿面距離が開溝
の介在により増大し、その分だけ導体パターン間
の布線容量が減少し、特に高周波回路、微少信号
回路等において導体パターン相互間の布線容量に
起因する影響の軽減化が図れるようになる。
ターン相互間における基板上での沿面距離が開溝
の介在により増大し、その分だけ導体パターン間
の布線容量が減少し、特に高周波回路、微少信号
回路等において導体パターン相互間の布線容量に
起因する影響の軽減化が図れるようになる。
第１図、第２図はそれぞれこの考案の異なる実
施例を示すものであり、この考案により基板１の
表面には該基板上に形成された導体パターン２の
相互間に符号４で示す凹溝状の開溝が形成されて
いる。ここで第１図は基板１の片面に導体パター
ン２が形成された実施例を、第２図は基板１の両
面に導体パターン２が形成された両面配線基板の
実施例を示す。
施例を示すものであり、この考案により基板１の
表面には該基板上に形成された導体パターン２の
相互間に符号４で示す凹溝状の開溝が形成されて
いる。ここで第１図は基板１の片面に導体パター
ン２が形成された実施例を、第２図は基板１の両
面に導体パターン２が形成された両面配線基板の
実施例を示す。
上記のように導体パターン２の相互間で基板１
に板面に開溝４を形成することにより、隣り合つ
て並ぶ導体パターン２の相互間における基板１の
沿面距離が第３図に示した従来の平坦な基板と比
べて増加し、これにより導体パターン相互間の布
線容量３が減少することになる。
に板面に開溝４を形成することにより、隣り合つ
て並ぶ導体パターン２の相互間における基板１の
沿面距離が第３図に示した従来の平坦な基板と比
べて増加し、これにより導体パターン相互間の布
線容量３が減少することになる。
なお、前記した開溝４の形成方法として、基板
１が例えばセラミツク基板である場合には、基板
を作成する型にあらかじめ開溝４に対応する凸部
を形成しておき、基板作成の過程で開溝４を同時
成形する方法、あるいは導体パターン２の形成
前、ないし形成後にレーザスクライブ法等により
基板１の表面に開溝４を切削加工する方法等が実
施できる。また基板１がプリント基板である場合
には基板作成時に開溝４を形成することが困難で
あることから、前記したレーザスクライブ法等に
よる切削加工法が好適である。
１が例えばセラミツク基板である場合には、基板
を作成する型にあらかじめ開溝４に対応する凸部
を形成しておき、基板作成の過程で開溝４を同時
成形する方法、あるいは導体パターン２の形成
前、ないし形成後にレーザスクライブ法等により
基板１の表面に開溝４を切削加工する方法等が実
施できる。また基板１がプリント基板である場合
には基板作成時に開溝４を形成することが困難で
あることから、前記したレーザスクライブ法等に
よる切削加工法が好適である。
以上述べたようにこの考案によれば、基板上に
導体パターンを形成した配線基板において、隣合
う導体パターン相互間の基板面上に開溝を形成し
たことにより、導体パターン相互間の布線容量を
従来の配線基板と比べて低減することができ、こ
れにより高周波回路、微少信号回路等を対象とし
た混成集積回路の動作周波数のダウン、クロスト
ーク増加等の影響が少ない配線基板を得ることが
できる。
導体パターンを形成した配線基板において、隣合
う導体パターン相互間の基板面上に開溝を形成し
たことにより、導体パターン相互間の布線容量を
従来の配線基板と比べて低減することができ、こ
れにより高周波回路、微少信号回路等を対象とし
た混成集積回路の動作周波数のダウン、クロスト
ーク増加等の影響が少ない配線基板を得ることが
できる。
第１図、第２図はそれぞれ本考案の異なる実施
例の構造断面図、第３図は従来における配線基板
の構造断面図である。各図において、 １……基板、２……導体パターン、４……開
溝。
例の構造断面図、第３図は従来における配線基板
の構造断面図である。各図において、 １……基板、２……導体パターン、４……開
溝。
Claims (1)
- 基板上に導体パターンを形成した配線基板にお
いて、隣合う導体パターン相互間の基板面上に開
溝を形成したことを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20406286U JPH056677Y2 (ja) | 1986-12-24 | 1986-12-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20406286U JPH056677Y2 (ja) | 1986-12-24 | 1986-12-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63105370U JPS63105370U (ja) | 1988-07-08 |
| JPH056677Y2 true JPH056677Y2 (ja) | 1993-02-19 |
Family
ID=31169970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20406286U Expired - Lifetime JPH056677Y2 (ja) | 1986-12-24 | 1986-12-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056677Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104871654A (zh) * | 2012-12-18 | 2015-08-26 | 日本电气株式会社 | 电子基板及其接头连接的结构 |
-
1986
- 1986-12-24 JP JP20406286U patent/JPH056677Y2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104871654A (zh) * | 2012-12-18 | 2015-08-26 | 日本电气株式会社 | 电子基板及其接头连接的结构 |
| CN104871654B (zh) * | 2012-12-18 | 2018-04-06 | 日本电气株式会社 | 电子基板及其接头连接的结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63105370U (ja) | 1988-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056677Y2 (ja) | ||
| EP0721677B1 (en) | Coaxial resonator construction | |
| JPH05206591A (ja) | プリント配線板およびその製造方法 | |
| JPS59132698A (ja) | 多層セラミツク回路基板の製造方法 | |
| JPH0613181U (ja) | 高速信号伝送用回路基板 | |
| JPS6033496U (ja) | シ−ルド構造 | |
| EP0222618A3 (en) | Multilayer hybrid integrated circuit and process for producing | |
| JPH0223004Y2 (ja) | ||
| JPS6043808A (ja) | 多層基板内蔵コンデンサ | |
| JPH0411383Y2 (ja) | ||
| JPH02226801A (ja) | 分布定数型伝送線路 | |
| JPH04352379A (ja) | 半導体装置及びその製造方法 | |
| JPS62172173U (ja) | ||
| JPH0767001B2 (ja) | 電子部品用基板 | |
| JP2001352135A (ja) | 回路配線 | |
| JPH0749823Y2 (ja) | 回路基板 | |
| JPS58304Y2 (ja) | プリント板配線装置 | |
| WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
| JPH0648905Y2 (ja) | 回路基板 | |
| JPH0383923U (ja) | ||
| JPS62176149A (ja) | 高周波半導体素子用パツケ−ジ | |
| JPS60115290A (ja) | パタ−ニング方法 | |
| JPS60194556A (ja) | 抵抗多層印刷基板 | |
| JPS60208887A (ja) | 厚膜多層回路基板 | |
| JPH0745933A (ja) | セラミック印刷基板 |