KR100436566B1 - 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 - Google Patents
초고주파 집적회로소자의 전계효과트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100436566B1 KR100436566B1 KR1019970044936A KR19970044936A KR100436566B1 KR 100436566 B1 KR100436566 B1 KR 100436566B1 KR 1019970044936 A KR1019970044936 A KR 1019970044936A KR 19970044936 A KR19970044936 A KR 19970044936A KR 100436566 B1 KR100436566 B1 KR 100436566B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- film
- etching
- oxide
- field effect
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 230000005669 field effect Effects 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical group ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 초고주파 집적회로소자용 전계효과 트랜지스터 제조 방법에 관한 것으로서, 특히, 반도체기판 상에 제1절연막을 증착하는 단계와, 상기 제1절연막 상에 일정한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴 상부에 보호막을 형성하는 단계와, 상기 보호막 상에 제2절연막을 적층하여 이후에 형성되는 게이트 길이와 동일한 폭을 갖도록 제2절연막을 형성하는 단계와, 상기 단계 후에 식각된 제2절연막의 하부에 있는 보호막을 식각된 제2절연막과 동일한 폭으로 선택적으로 식각하는 단계와, 상기 단계 후에 보호막의 하부로 드러난 제1산화막과 제2산화막의 나머지 부분을 모두 식각하는 단계와, 상기 단계 후에 리세스 에칭을 하여 반도체기판 상에 홈부 B를 형성하는 단계와, 상기 홈부 B내에 게이트용 금속을 주입하여 T형 게이트를 형성하고, 이 T형 게이트의 주위에 있는 반도체기판 상의 제1산화막을 제외한 나머지 부분을 제거하여 T형 게이트를 상부로 노출시키는 단계로 이루어진 초고주파 집적회로소자의 전계효과트랜지스터 제조방법인 바, 케이트 전극의 길이를 감소시켜 저항을 저하시키므로 전류의 흐름을 좋게하여서 고주파특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.
Description
본 발명은 초고주파 집적회로용 소자(MMIC)에 관한 것으로서, 특히, 초고주파 집적회로에 사용되는 트랜지스터용 케이트 전극의 길이를 감소시켜 저항을 저하시키므로 전류의 흐름을 좋게하여서 고주파특성을 향상시키도록 하는 초고주파 집적회로(MMIC)소자의 전계효과트랜지스터(FET) 제조방법에 관한 것이다.
일반적으로, 반도체장치의 종류에는 여러 가지가 있으며, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이사용되고 있으며, 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)와, 실리콘기판에 비하여 전자의 이동속도가 6배나 큰 갈륨아세나이드(GaAs)를 기판으로 사용하여 전계효과를 내는 메스형 전계효과트랜지스터(MESFET; metal semiconductor field effect transistor)와, 그 이외에 절연 게이트형 전계효과 트랜지스터(IGEFT; insulator gate field effect transistor)등이 사용되고 있다.
이와 같이, 반도체 소자 제조방법에 있어서, 핸드폰, 위성통신과 같은 무선통신에 많이 응용되는 초고주파집적회로(MMIC)를 많이 사용하게 되는 데, 이 초고주파집적회로에는 필수적으로 초고속전자트랜지스터(HEMT) 및 메스형 전계효과트랜지스터(MESFET)등이 초고주파 특성이 좋으므로 주로 많이 사용되어지게 되며, 이 트랜지스터에서 고주파특성을 좋게 하기 위하여 게이트(Gate)전극의 길이를 감소시키려고 하는 많은 노력이 이루어지고 있다.
그리고, 메스형 전계효과트랜지스터와 초고속전자트랜지스터의 고주파특성을 개선하기 위하여 트랜지스터(Transistor)의 길이를 줄여주어 저항을 감소시켜 동작속도를 증가시키므로 고주파특성을 좋게하는 것이 매우 중요한 것으로서, 종래에는 일반적인 i-Line 혹은 g- Line 포토리소그라피(Mask Contact Aligner)를 이용하여서는 게이트에 식각을 하기 위한 패턴(Pattern)을 0.6㎛이하로 형성하는 것이 매우 어려웠다.
따라서, 종래에는 게이트의 길이를 0.25㎛이하로 형성하기 위하여서는 매우정밀하고 고가의 장비인 엘렉트론 빔 리소그라피(Electron Beam Lithography) 혹은 스테퍼(Stepper)를 이용하여서 0.25㎛이하의 게이트를 형성시키는 방법을 채택하고 있다.
그러나. 상기한 바와 같이, 게이트 길이를 0.25㎛이하로 형성하는 장비의 가격이 매우 비쌀뿐만아니라 이러한 장비를 사용하더라도 게이트의 패턴을 0.25 ㎛이하로 정확하게 형성해야 하므로 제조공정에 시간이 많이 걸려 생산성이 저하되는 문제점이 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 초고주파 집적회로에 사용되는 트랜지스터용 케이트 전극의 길이를 감소시켜 저항을 저하시키므로 전류의 흐름을 좋게하여서 고주파특성을 향상시키도록 하는 것이 목적이다.
도 1 내지 도 10은 본 발명에 따른 전계효과트랜지스터에서 T형게이트를 형성하기 위한 공정을 순차적으로 예시한 상태를 보인 도면이다.
-도면의 주요부분에 대한 부호의 설명-
10 : 반도체기판 20 : 제1산화막
30 : 감광막 패턴 40 : 보호막
50 : 제2산화막 60 : T형게이트
A : 간격 B : 홈부
이러한 목적은 반도체기판 상에 제1절연막을 증착하는 단계와, 상기 제1절연막 상에 일정한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴 상부에 보호막을 형성하는 단계와, 상기 보호막 상에 제2절연막을 적층하여 이후에 형성되는 게이트 길이와 동일한 폭을 갖도록 제2절연막을 형성하는 단계와, 상기 단계 후에 식각된 제2절연막의 하부에 있는 보호막을 식각된 제2절연막과 동일한 폭으로 선택적으로 식각하는 단계와, 상기 단계 후에 보호막의 하부로 드러난 제1산화막과 제2산화막의 나머지 부분을 모두 식각하는 단계와, 상기 단계 후에 리세스 에칭을 하여 반도체기판 상에 홈부 B를 형성하는 단계와, 상기 홈부 B내에 게이트용 금속을 주입하여 T형 게이트를 형성하고, 이 T형 게이트의 주위에 있는 반도체기판 상의 제1산화막을 제외한 나머지 부분을 제거하여 T형 게이트를 상부로 노출시키는 단계로 이루어진 것을 특징으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법을 제공함으로써 달성된다.
그리고, 상기 제1, 제2산화막은 실리콘 나이트 라이드(Si3N4) 또는 실리콘 옥사이드(SiO2)이고, 상기 보호막은 알루미늄(Al)으로 형성하는 것이 바람직하다.
또한, 도 2에 도시된 바와 같이, 상기 감광막 패턴 사이의 간격은 0.6㎛으로 형성하고, 도 4에 도시된 상기 제2산화막의 간격 A는 게이트의 길이에 해당하는 0.25㎛로 형성하도록 한다.
그리고, 상기 제2산화막을 식각하는 방법은 프레온(CF4)가스와 산소 (O2)를 이용한 RIE 건식식각에 의하여 이루어지고, 상기 보호막을 선택적으로 식각하는 방법은 보론트리클로라이드(BCl3)가스를 이용한 RIE 건식식각을 이용하도록 한다.
이하, 첨부한 도면에 의거하여 본 발명에 따른 제조공정을 상세히 살펴 보도록 한다.
우선, 도 1 내지 도 3에 도시된 바와 같이, 반도체기판(10)상에 실리콘 나이트 라이드(SI3N4) 또는 실리콘 옥사이드(SiO2)로 이루어진 제1산화막(20)을 증착하고, 그 위로 0.6㎛정도의 간격을 갖는 감광막 패턴(30)을 증착하고, 이 감광막 패턴(30)상에 연이어서 보호 역할을 하는 알루미늄(Al)인 보호막(40)을 적층하도록하는 상태를 보인 도면이다.
그리고, 도 4에 도시된 바와 같이, 상기 단계후 보호막(40) 상에 일정한 간격(A)이 0.25㎛를 갖도록 형성되는 T형 게이트의 간격을 조절하기 위하여 실리콘 나이트 라이드(Si3N4) 또는 실리콘 옥사이드(SiO2)로 이루어진 간격 조절을 위한 제2산화막(50)을 적층하는 상태를 보인 도면이다.
또한, 도 5는 상기 단계 후에 제2산화막(50)의 함몰된 부분의 수직으로 프레온(CF4)가스와 산소 (O2)를 이용한 RIE 건식식각을 하여 일부를 식각하는 상태를 보인 도면이다.
그리고, 도 6은 상기 단계 후에 식각된 제2산화막(50)의 하부에 있는 보호막(40)을 식각된 간격조절용 제2산화막(50)과 동일한 폭인 약 0.25㎛정도로 선택적으로 보론트리클로라이드(BCl3)가스를 이용한 RIE 건식식각을 이용하여 식각하는 상태를 보이고 있다.
또한, 도 7은 상기 단계 후에 보호막(40)의 하부로 드러난 제1산화막(20)과 제2산화막(50)의 나머지 부분을 모두 식각하는 상태를 보이고 있다.
그리고, 도 8은 상기 단계 후에 리세스 에칭(Recess Etching)을 하여 반도체기판(10) 상에 T형 게이트가 설치될 수 있도록 하는 홈부 B를 형성하는 상태를 보인 도면이다.
또한, 도 9에 도시된 바와 같이, 상기 홈부 B내에 게이트용 금속을 주입하여 T형 게이트(60)를 형성하고, 도 10은 이 T형 게이트(60)의 주위에 있는반도체기판(1) 상의 제1산화막(20)을 제외한 나머지 부분을 리프트 오프(Lift- Off)공정을 통하여 제거하여 T형 게이트(60)를 상부로 노출시키는 상태를 보인 도면이다.
따라서, 상기한 바와 같이 본 발명에 따른 초고주파 집적회로소자의 전계효과트랜지스터 제조방법을 사용하게 되면, 감광막 패턴상에 0.6㎛정도의 간격을 갖도록 형성하고, 이 감광막 패턴상에 T형게이트가 형성되는 부분에 보호막을 형성하고 그 보호막의 홈부내에 간격을 조절할 수 있는 제2산화막을 형성하면서 산화막 의 간격이 0.25㎛정도가 되도록 간격(A)을 조절하여 그 홈부분을 식각하므로 게이트의 패턴(감광막 패턴의 마스킹 간격)이 0.6㎛정도로 형성되는 종래의 포토리소그라피장치를 이용함에도 불구하고 간격조절용 산화막의 스페이서 역할에 의하여 0.25㎛의 T형 게이트를 간편하게 형성하게 되어 고가의 장비를 사용하지 않음으로 인한 비용을 저감하고 생산성을 향상시키는 매우 유용하고 효과적인 발명인 것이다.
Claims (9)
- 초고주파 집적회로소자용 전계효과 트랜지스터 제조 방법에 있어서,반도체기판 상에 제1절연막을 증착하는 단계와, 상기 제1절연막 상에 일정한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴 상부에 보호막을 형성하는 단계와, 상기 보호막 상에 제2절연막을 적층하여 이후에 형성되는 게이트 길이와 동일한 폭을 갖도록 제2절연막을 형성하는 단계와, 상기 단계 후에 식각된 제2절연막의 하부에 있는 보호막을 식각된 제2절연막과 동일한 폭으로 선택적으로 식각하는 단계와, 상기 단계 후에 보호막의 하부로 드러난 제1산화막과 제2산화막의 나머지 부분을 모두 식각하는 단계와, 상기 단계 후에 리세스 에칭을 하여 반도체기판 상에 홈부 B를 형성하는 단계와, 상기 홈부 B내에 게이트용 금속을 주입하여 T형 게이트를 형성하고, 이 T형 게이트의 주위에 있는 반도체기판 상의 제1산화막을 제외한 나머지 부분을 제거하여 T형 게이트를 상부로 노출시키는 단계로 이루어진 것을 특징으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법.
- 제 1항에 있어서, 상기 제1, 제2산화막은 실리콘 나이트 라이드 또는 실리콘 옥사이드인 것을 특징으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 보호막은 알루미늄인 것을 특징으로 하는 초고주파집적회로소자의 전계효과트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 감광막 패턴 사이의 간격은 0.6㎛인 것을 특징 으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 제2산화막의 간격 A는 게이트의 길이에 해당하는 0.25㎛인 것을 특징으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 제2산화막을 식각하는 방법은 CF4가스와 O2가스를 이용한 건식식각에 의하여 이루어지는 것을 특징으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 보호막을 선택적으로 식각하는 방법은 BCl3가스를 이용한 건식식각인 것을 특징으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법.
- 제 6 항 또는 제 7 항에 있어서, 상기 건식식각은 RIE 건식식각인 것을 특징으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 제1, 제2산화막의 식각은 습식식각에 의하여 이루어지는 것을 특징으로 하는 초고주파 집적회로소자의 전계효과트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044936A KR100436566B1 (ko) | 1997-08-30 | 1997-08-30 | 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044936A KR100436566B1 (ko) | 1997-08-30 | 1997-08-30 | 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990021395A KR19990021395A (ko) | 1999-03-25 |
| KR100436566B1 true KR100436566B1 (ko) | 2004-11-12 |
Family
ID=37348867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970044936A KR100436566B1 (ko) | 1997-08-30 | 1997-08-30 | 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100436566B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101140285B1 (ko) * | 2010-01-29 | 2012-04-27 | 서울대학교산학협력단 | 멀티 스텝형 티 게이트 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323694B1 (ko) * | 1999-05-28 | 2002-02-07 | 구자홍 | 티형 게이트 제조방법 |
| KR101140288B1 (ko) * | 2010-01-26 | 2012-04-27 | 서울대학교산학협력단 | 희생층을 이용한 나노 스케일의 티형 게이트 제조방법 |
-
1997
- 1997-08-30 KR KR1019970044936A patent/KR100436566B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101140285B1 (ko) * | 2010-01-29 | 2012-04-27 | 서울대학교산학협력단 | 멀티 스텝형 티 게이트 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990021395A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100620393B1 (ko) | 전계효과 트랜지스터 및 그의 제조 방법 | |
| US4599790A (en) | Process for forming a T-shaped gate structure | |
| US4981809A (en) | Method of forming a mask pattern for the production of transistor | |
| KR100647459B1 (ko) | 티형 또는 감마형 게이트 전극의 제조방법 | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| KR100436566B1 (ko) | 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 | |
| KR100479266B1 (ko) | Ｔ형 게이트 전극을 갖는 반도체 소자 및 그 제조 방법 | |
| JP3229550B2 (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| KR20100000586A (ko) | 전계효과트랜지스터(초고주파 집적회로소자)의제조방법 | |
| KR100230744B1 (ko) | 반도체 소자의 제조방법 | |
| KR20100067262A (ko) | 전계트랜지스터(초고주파 집적회로소자)의 제조방법 | |
| KR100264532B1 (ko) | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 | |
| US6734528B2 (en) | Transistor with pi-gate structure and method for producing the same | |
| JPS6323669B2 (ko) | ||
| KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
| WO2023205936A1 (zh) | 半导体器件及其制备方法 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| KR0164082B1 (ko) | Mesfet 게이트 금속 중첩방법 | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JPS59184572A (ja) | 半導体装置の製造方法 | |
| KR100366422B1 (ko) | 금속트랜지스터제조방법 | |
| KR100259822B1 (ko) | 반도체 소자 제조방법 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| KR100266560B1 (ko) | 박막트랜지스터제조방법 | |
| KR100633211B1 (ko) | 수소화 실세스퀴옥산을 이용한 게이트의 제조방법 및 그에의해 제조된 게이트 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140602 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |