KR101140285B1 - 멀티 스텝형 티 게이트 제조방법 - Google Patents

멀티 스텝형 티 게이트 제조방법 Download PDF

Info

Publication number
KR101140285B1
KR101140285B1 KR1020100008569A KR20100008569A KR101140285B1 KR 101140285 B1 KR101140285 B1 KR 101140285B1 KR 1020100008569 A KR1020100008569 A KR 1020100008569A KR 20100008569 A KR20100008569 A KR 20100008569A KR 101140285 B1 KR101140285 B1 KR 101140285B1
Authority
KR
South Korea
Prior art keywords
gate
sacrificial layer
layer
foot pattern
photosensitive layer
Prior art date
Application number
KR1020100008569A
Other languages
English (en)
Other versions
KR20110088860A (ko
Inventor
서광석
김종욱
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020100008569A priority Critical patent/KR101140285B1/ko
Publication of KR20110088860A publication Critical patent/KR20110088860A/ko
Application granted granted Critical
Publication of KR101140285B1 publication Critical patent/KR101140285B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 고전자 이동도 트랜지스터를 제조하는 것에 관한 것으로 더욱 자세하게는 소스와 드레인 사이의 전류를 조절하기 위한 티 게이트를 형성하는 것에 관한 것이다.
본 발명은 소스 및 드레인이 형성된 기판 상부에 희생층을 형성하는 단계; 상기 희생층 상부에 복수의 감광층을 형성하는 단계; 상기 복수의 감광층에 게이트 헤드 패턴과 제1게이트 풋 패턴을 형성하고 상기 희생층을 노출시키는 단계; 상기 희생층을 식각하여 경사면이 형성된 제2게이트 풋 패턴을 형성하는 단계; 상기 제1게이트 풋 패턴의 입구를 확장하는 단계; 상기 기판 전면에 전극물질을 증착하는 단계; 및 상기 복수의 감광층을 제거하는 단계를 포함함에 기술적 특징이 있다.

Description

멀티 스텝형 티 게이트 제조방법{The Fabricating method for T gate with multi steps}
본 발명은 고전자 이동도 트랜지스터를 제조하는 것에 관한 것으로 더욱 자세하게는 초고주파용 트랜지스터에 있어서 소스와 드레인 사이의 전류를 조절하기 위한 멀티 스텝형 티 게이트 및 제조방법에 관한 것이다.
통신 기술이 발달함에 따라 통신 주파수가 2GHz 이상의 고주파 영역에 응용되는 통신 소자에는 종래의 실리콘을 사용하는 소자에 비해 높은 전자 이동도를 가져야 하며, 따라서 높은 전자 이동도를 가지는 갈륨비소(GaAs) 또는 인듐인(InP) 등과 같은 화합물 반도체가 널리 사용되고 있다. 이러한 화합물 기반에서 전계 효과 트랜지스터를 제작할 경우에는 밀리미터파 대역과 같은 초고주파 영역에서의 소자 특성은 게이트의 특성, 즉 게이트 길이 및 게이트 저항에 크게 의존하게 된다.
즉 초고주파용 소자의 경우에는 게이트 길이가 짧을수록 전도도(transconductanace)가 증가하고 게이트-소스 커패시턴스가 감소하게 된다. 따라서 게이트 길이가 짧을수록 최대 발진 주파수 (fmax), 전류 이득 차단 주파수 (fT) 등 초고주파 특성이 개선된다. 그러나 게이트 길이가 짧아 지면, 게이트의 단면적도 작아지며 게이트 도선의 저항이 증가되며, 이러한 게이트 저항의 증가는 특히 고주파 영역에서의 소자 이득, 전류 이득의 감소를 초래한다.
이러한 게이트 길이와 게이트 저항의 트레이드-오프(trade-off) 문제를 해결하기 위하여 쇼트키층(schottkylayer)과 접촉하는 게이트 전극의 길이는 짧게하고 게이트 전체 단면적은 증가시키는 티 게이트가 적용되고 있다.
도 1 내지 도 5는 종래의 티 게이트 제조 공정의 흐름도이다.
종래에 따른 티 게이트 제조 공정을 살펴보면, 먼저 소스 및 드레인이 형성된 기판(110)에 복수의 희생층(120,130)을 형성한 후, 희생층(120,130) 상부에 제1,2 및 제3감광층(140,150,160)을 형성한다(도 1).
그리고 제3감광층(160)에 게이트 헤드 패턴(210)을 형성한다(도 2).
다음으로, 제2감광층(150)을 등방식각하여 제1감광층(140)을 노출시키고, 제1감광층(140)에 제1게이트 풋 패턴(220)을 형성한다(도 3).
이어서, 제1게이트 풋 패턴(220)이 형성된 제1감광층(140)을 마스크로 이용하여 희생층(120,130)을 식각하여 최종 게이트 풋 패턴(230)을 형성한다(도 4).
마지막으로 기판 전면에 티 게이트 전극으로 사용할 전극물질(240)을 증착한다(도 5). 그러나, 제1감광층(140)과 복수의 희생층(120,130)을 식각하면서 형성된 패턴의 높은 종횡비로 인하여 게이트 풋 패턴(220,230)의 내부는 전극물질(240)로 완전히 채워지지 못하고 공동(250)을 형성한다.
티 게이트 전극 내부에 형성된 공동(250)은 게이트의 전도성을 저하시켜, 소자의 특성을 악화시키거나 불량을 유발시키는 단점이 있다.
본 발명은 티 게이트 전극을 형성하기 위하여 전극 물질을 증착하는 과정에서 높은 종횡비로 인하여 전극물질 증착 후, 티 게이트 전극 내부에 발생할 수 있는 공동을 제거하기 위하여 전극 물질을 증착하기 전, 티 게이트의 풋 패턴이 형성된 입구를 확장하는 공정을 추가로 진행함으로써, 미세한 게이트 풋 패턴 내부에 전극물질을 완전히 충진하여 소자의 특성을 향상시키기 위한 멀티 스텝형 티 게이트 및 제조방법을 제공하는데 목적이 있다.
본 발명의 상기 목적은 소스 및 드레인이 형성된 기판 상부에 희생층을 형성하는 단계; 상기 희생층 상부에 복수의 감광층을 형성하는 단계; 상기 복수의 감광층에 게이트 헤드 패턴과 제1게이트 풋 패턴을 형성하고 상기 희생층을 노출시키는 단계; 상기 희생층을 식각하여 경사면이 형성된 제2게이트 풋 패턴을 형성하는 단계; 상기 제1게이트 풋 패턴의 입구를 확장하는 단계; 상기 기판 전면에 전극물질을 증착하는 단계; 및 상기 복수의 감광층을 제거하는 단계를 포함하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 기판 상부에 희생층을 형성하는 단계는, 상기 기판 상부에 제1희생층을 형성하는 단계; 및 상기 제1희생층 상부에 제2희생층을 형성하는 단계를 더 포함하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 희생층 상부에 복수의 감광층을 형성하는 단계는, 상기 제2희생층 상부에 제1감광층을 형성하는 단계; 상기 제1감광층 상부에 제2감광층을 형성하는 단계; 상기 제2감광층 상부에 제3감광층을 형성하는 단계; 및 상기 제1,2 및 3감광층을 베이킹하는 단계를 더 포함하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 복수의 감광층에 게이트 헤드 패턴과 제1게이트 풋 패턴을 형성하고 상기 희생층을 노출시키는 단계는, 상기 제3감광층에 전자빔 리소그래피를 이용하여 게이트 헤드 패턴을 형성하고 제2감광층을 노출시키는 단계; 상기 제2감광층을 등방식각하여 제1감광층을 노출시키는 단계; 및 상기 제1감광층에 전자빔 리소그래피를 이용하여 제1게이트 풋 패턴을 형성하고 상기 제2희생층을 노출시키는 단계를 더 포함하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 희생층을 식각하여 경사면이 형성된 제2게이트 풋 패턴을 형성하는 단계는, 상기 제1게이트 풋 패턴을 마스크로 이용하여 제2희생층을 식각하여 기울기가 형성된 제2게이트 풋 패턴을 형성하고 제1희생층을 노출시키는 단계; 및 상기 제2게이트 풋 패턴을 마스크로 이용하여 제1희생층을 식각하여 기울기가 형성된 제3게이트 풋 패턴을 형성하는 단계를 더 포함하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 제1게이트 풋 패턴의 입구를 확장하는 단계는, 상기 제1게이트 풋 패턴이 형성된 제1감광층을 식각하여 상기 제1게이트 풋 패턴의 입구를 확장하는 단계를 더 포함하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 제1게이트 풋 패턴의 입구를 확장하는 단계는, 상기 제1게이트 풋 패턴이 형성된 제1감광층을 현상하여 상기 제1게이트 풋 패턴의 입구를 확장하는 단계; 및 상기 제1감광층을 열처리하여 플로잉함으로써, 상기 제1게이트 풋 패턴의 입구에 형성된 모서리 영역에 곡면을 형성하는 단계를 더 포함하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 제1희생층과 제2희생층은 유전율이 상이한 것을 사용하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 제1희생층은 SiNx, 제2희생층은 SiO2인 멀티 스텝형 티 게이트 제조방법.
본 발명의 상기 목적은 상기 제1감광층은 제3감광층은 전자빔에 대한 감응도가 동일하며, 상기 제2감광층은 상기 제1감광층보다 전자빔에 대한 감응도가 낮은 것을 사용하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 제2희생층은 CF4, H2, Ar, 및 CHF3 중 어느 하나 이상의 가스를 이용하여 건식식각하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 상기 제1희생층은 SF6 및 Ar 중 어느 하나 이상의 가스를 이용하여 건식식각하는 멀티 스텝형 티 게이트 제조방법에 의해 달성된다.
본 발명의 상기 목적은 기판상부에 소스, 드레인 및 티 게이트로 이루어진 트랜지스터에 있어서, 상기 티 게이트 하부의 측면은 기판에 형성된 희생층에 의하여 지지되고, 상기 티 게이트의 상부는 상기 희생층 상부의 일부 영역과 접하여 형성된 멀티 스텝형 티 게이트에 의해 달성된다.
본 발명의 상기 목적은 상기 희생층은 유전율이 다른 제1희생층 및 제2희생층 중 어느 하나 이상을 포함하는 멀티 스텝형 티 게이트에 의해 달성된다.
본 발명의 상기 목적은 상기 제1희생층은 SiNx, 제2희생층은 SiO2인 멀티 스텝형 티 게이트에 의해 달성된다.
본 발명의 상기 목적은 상기 티 게이트와 접하고 있는 상기 제1희생층 및 제2희생층은 경사가 형성된 패턴이 형성된 멀티 스텝형 티 게이트에 의해 달성된다.
본 발명의 상기 목적은 상기 티 게이트의 헤드 영역은 곡면이 형성된 멀티 스텝형 티 게이트에 의해 달성된다.
본 발명은 감광층을 추가로 식각하여 넓어진 게이트 풋 패턴에 전극물질을 충진함으로써, 게이트 풋 패턴 내부에 공동을 형성하지 않고 전극물질로 완전히 충진함으로써, 소자의 수율을 향상시킬 수 있는 장점이 있다.
그리고 본 발명은 티 게이트 헤드의 하중이 희생층 상부의 일부 영역으로 분산되어, 희생층만으로 지지되고 있는 종래의 티 게이트 구조보다 매우 안정적인 장점이 있다.
또한, 본 발명은 게이트 풋 패턴을 추가 식각하여 넓어진 만큼 전극물질이 종래보다 상대적으로 다량으로 충진됨으로써, 게이트 전극의 전도성이 증가되어 소자의 전기적 특성을 향상시킬 수 있는 현저하고도 유용한 효과가 있다.
도 1 내지 도 5는 종래의 기술에 따른 T 게이트 제조 공정도,
도 6 내지 16은 본 발명의 제1실시예에 따른 멀티 스텝형 티 게이트 제조 공정도.
도 17은 본 발명의 제2실시예에 따른 멀티 스텝형 티 게이트,
도 18 내지 도 21은 본 발명의 제3실시예에 따른 멀티 스텝형 티 게이트 제조 공정도.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 6 내지 도 16은 본 발명의 제1실시예에 따른 멀티 스텝형 티 게이트의 제조공정을 도시한 것이다.
소스 및 드레인이 형성된 기판(310)에 희생층과 감광층을 형성한다(도 6).
먼저, 본 발명에 따른 희생층은 1층 이상의 복수층로 형성할 수 있으며, 먼저 패시베이션 역할을 하는 제1희생층(320)으로 SiNx층을 형성하고 SiNx층 상부에 제2희생층(330)인 SiO2층을 형성한다. 제2희생층(330)인 SiO2층은 제1희생층(320)인 SiNx보다 유전상수가 작아 게이트와 소스 사이의 커패시턴스를 낮출 수 있는 장점이 있다.
다음으로 제2희생층(330)의 상부에 복수의 감광층을 형성한다.
본 발명에 따른 감광층은 전자빔을 이용한 패턴형성을 위하여 제1감광층(340)은 ZEP, 제2감광층(350)은 PMGI, 및 제3감광층(360)은 ZEP를 사용할 수 있다. 이때, 제1감광층(340)과 제3감광층(360)은 전자빔에 감응도가 크고 제2감광층(350) 전자빔에 감응도가 작은 것을 사용하는 것이 바람직하다. 복수의 감광층 은 코팅공정과 베이킹 공정을 이용하여 형성한다.
다음으로 게이트 헤드 패턴이 형성된 마스크(미도시)를 제3감광층(360)의 상부에 위치시키고 전자빔을 조사한다(도 7). 그리고 현상을 통하여 제3감광층(360)에 게이트 헤드 패턴(370)을 형성한다(도 8).
한편, 게이트 헤드 패턴(370)이 형성되면, 제2감광층(350)을 등방성 식각하여 제1감광층(340)을 노출시킨다(도 9).
다음으로 제1감광층(340)에 전자빔을 조사한 후, 제1게이트 풋 패턴(380)을 형성한다(도 10).
계속해서 제1게이트 풋 패턴(380)이 형성된 제1감광층(340)을 마스크로 사용하여 제2희생층(330)을 식각하여 경사면이 형성된 제2게이트 풋 패턴(390)을 형성한다(도 11).
이때, 제2희생층(330)인 SiO2의 식각시 제1희생층(320) SiNx이 식각되는 것을 방지하기 위하여 CF4, H2, CHF3및 Ar 중 어느 하나 이상의 가스를 이용한 식각한다.
일예로서, CF4와 H2를 이용한 플라즈마 식각시, F라디칼(radical)에 의해 SiNx와 SiO2의 식각이 이루어진다. 이때, SiO2와 SiNx 그리고 감광층위에 플로우르카본(fluorocarbon)이 형성되는 동시에 식각이 이루어지며 SiNx에 비해 SiO2는 자체 O 원소를 가짐으로 인해 플루오르카본(fluorocarbon)이 보다 적게 형성된다.
따라서 제2희생층(330)인 SiO2가 주로 식각되고, SiO2의 식각에 의하여 노출된 제1희생층(320)인 SiNx의 표면에 두껍게 형성된 플루오르카본(fluorocarbon)으로 인하여 상대적으로 식각율이 저하되어 제2희생층(330)인 SiO2의 식각이 가능하다.
다음으로 경사면을 갖는 제2게이트 풋 패턴(390)이 형성된 제2희생층(330)을 마스크로 사용하여 제1희생층(320)을 식각하여 제3게이트 풋 패턴(400)을 형성한다(도 12).
이때, SF6 및 Ar 중 어느 하나 이상을 이루어진 가스 분위기에서 제2희생층(330)인 SiO2의 식각을 방지하면서 제1희생층(320) SiNx을 식각하는데 있어서, SiO2와 SiNx의 결합 에너지(bonding energy)를 이용한다.
SiO2와 SiNx의 결합 에너지(bonding energy)가 각각 8.3eV와 4.6eV로, SiNx의 결합 에너지가 SiO2보다 상대적으로 낮다. 따라서, SiO2를 식각하기 위하여 식각장비에 인가한 바이어스보다 상대적으로 낮은 바이어스를 식각장비에 인가하면, 제2희생층(330)인 SiO2의 식각을 막으면서 제1희생층(320)인 SiNx을 식각할 수 있다.
도 13은 본 발명에 따른 복수의 희생층을 식각하여 형성된 패턴의 SEM 이미지이다.
이미지에서 보여지는 바와 같이 제1감광층에에 형성된 제1게이트 풋 패턴의 길이가 65nm인 반면, 제2희생층 및 제1희생층을 식각하여 형성된 경사면에 의하여 최종 기판에 형성된 게이트의 길이는 20nm에 불과함을 볼 수 있다.
즉, 반응성 이온 식각(RIE:reactive ion etching)에서 압력조건의 조절을 통해 경사면이 형성될 수 있도록 식각함으로써, 처음 감광층에 형성된 제1게이트 풋 패턴(380)보다 작은 제2게이트 풋 패턴(390)을 제2희생층(330)에 형성할 수 있다.
그리고 제2희생층(330)을 마스크로 이용하여 제1희생층(320)을 식각함으로써, 최종적으로 제2게이트 풋 패턴(390)보다 더 작은 제3게이트 풋 패턴(400)을 형성한 것이다.
즉, 제2희생층(330)인 SiO2 와 제1희생층(320)인 SiNx를 식각하는 과정에서 서로 다른 조건의 가스 분위기 및 압력을 이용할 경우, 경사면이 형성된 패턴 형성이 가능하다. 이로 인하여 게이트의 길이영역이 점차 감소하는 제2 및 제3게이트 풋 패턴(390,400)을 형성할 수 있다.
따라서, 후공정에서 증착되는 금속에 의하여 형성된 게이트는 기판과 접하는 영역에서의 게이트 길이는 종래의 티 게이트 공정으로 구현되는 것보다 더욱 미세한 길이를 갖는 티 게이트를 형성할 수 있다.
다음으로 O2를 식각가스로 이용하여 제1감광층(340)을 식각함으로써, 제1감광층(340)에 형성되었던 제1게이트 풋 패턴(380)을 넓힌다(도 14).
그리고, 티 게이트 전극으로 사용할 전극물질(410)을 증착한다(도 15).
앞선 공정에서 제1게이트 풋 패턴의 입구를 식각공정을 이용하여 더욱 큰 폭으로 오픈함으로써, 제2 및 제3게이트 풋 패턴의 내부를 전극물질로 완전히 채울 수 있다.
마지막으로 제1,제2 및 제3 감광층을 제거하여 다단계의 스텝이 형성된 티 게이트(420)를 완성한다(도 16)
완성된 티 게이트(420)를 보다 구체적으로 살펴보면, 먼저, 제1게이트 풋 패턴보다 상대적으로 패턴의 길이가 줄어든 제2게이트 풋 패턴과 제3게이트 풋 패턴에 의하여 형성된 티 게이트를 지지하기 위하여 제1 및 제2희생층이 형성됨으로써, 후공정에서 게이트가 쓰러지는 것을 방지할 수 있다.
그리고 도 14에서 O2 플라즈마를 이용하여 제1감광층을 추가로 식각하여 넓어진 제1게이트 풋 패턴에 전극물질을 충진할 경우, 게이트 풋 패턴 내부에 공동을 형성하지 않고 전극물질로 완전히 충진할 수 있다.
한편, 티 게이트는 제2희생층(330) 상부의 일부 영역까지 전극물질이 덮고 있는 형상으로 되어 있다. 그리고, 티 게이트(420)의 상부에 게이트 헤드(430)가 형성되어 다단계 형태의 티 게이트로 형성된다.
따라서, 본 발명에 따른 티 게이트는 티 게이트 헤드(430)의 하중이 제2희생층(330) 상부의 일부 영역으로 분산되어, 희생층만으로 지지되고 있는 종래의 티 게이트 구조보다 매우 안정적이다.
그리고 제1게이트 풋 패턴을 추가 식각하여 넓어진 만큼 전극물질이 종래보다 상대적으로 다량으로 충진됨으로써, 게이트 전극의 전도성이 증가되어 소자의 전기적 특성을 향상시킬 수 있다.
도 17은 본 발명의 제2실시예에 따른 멀티 스텝형 티 게이트를 나타낸 것이다.
복수의 희생층 대신 하나의 희생층(510)을 형성하고 이후, 제1실시예와 동일하게 O2를 식각가스로 이용하여 제1감광층을 식각함으로써, 제1감광층에 형성되었던 제1게이트 풋 패턴의 입구를 확장한다. 그리고 기판 전면에 게이트 전극으로 사용할 전극물질을 증착하고, 제1감광층(340), 제2감광층(350) 및 제3감광층(360)을 제거하면 희생층(510)에 의하여 지지되고 있는 멀티 스텝형 티 게이트(420)가 완성된다.
도 18 내지 도 21은 본 발명의 제3실시예에 따른 멀티 스텝형 티 게이트의 공정도를 나타낸 것이다.
먼저, 도 13에서 도시된 바와 같이, 제3게이트 풋 패턴까지 형성이 완료되면, 다시 현상액을 이용하여 현상공정을 진행한다. 이 과정에서 제1감광층(340)은 현상액과 반응하여 제1게이트 풋 패턴의 입구가 확대된다(도 18).
다음으로 열처리를 하는데, 감광층을 경화하기 위한 온도 조건보다 높게 열을 가하여 제1감광층이 경화되기전 플로잉(flowing)되는 현상을 이용하여 제1게이트 풋 패턴의 입구에 형성된 모서리 영역을 곡면 또는 라운드 형태로 형성한다(도 19).
다음으로 전극물질(410)을 증착하고(도 20), 감광층(340,350,360)을 모두 제거하면 멀티 스텝형의 티 게이트(420)가 완성된다(도 21).
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
310 : 기판 320 : 제1희생층
330 : 제2희생층 340 : 제1감광층
350 : 제2감광층 360 : 제3감광층
370 : 게이트 헤드 패턴 380 : 제1게이트 풋 패턴
390 : 제2게이트 풋 패턴 400 : 제3게이트 풋 패턴
410 : 전극물질 420 : 멀티 스텝형 티 게이트
430 : 게이트 헤드 510 : 희생층

Claims (17)

  1. 소스 및 드레인이 형성된 기판 상부에 희생층을 형성하는 단계;
    상기 희생층 상부에 복수의 감광층을 형성하는 단계;
    상기 복수의 감광층에 게이트 헤드 패턴과 제1게이트 풋 패턴을 형성하고 상기 희생층을 노출시키는 단계;
    상기 희생층을 식각하여 경사면이 형성된 제2게이트 풋 패턴을 형성하는 단계;
    상기 제1게이트 풋 패턴의 입구를 확장하는 단계;
    상기 기판 전면에 전극물질을 증착하는 단계; 및
    상기 복수의 감광층을 제거하는 단계
    를 포함하는 멀티 스텝형 티 게이트 제조방법.
  2. 제1항에 있어서, 상기 기판 상부에 희생층을 형성하는 단계는,
    상기 기판 상부에 제1희생층을 형성하는 단계; 및
    상기 제1희생층 상부에 제2희생층을 형성하는 단계
    를 더 포함하는 멀티 스텝형 티 게이트 제조방법.
  3. 제2항에 있어서, 상기 희생층 상부에 복수의 감광층을 형성하는 단계는,
    상기 제2희생층 상부에 제1감광층을 형성하는 단계;
    상기 제1감광층 상부에 제2감광층을 형성하는 단계;
    상기 제2감광층 상부에 제3감광층을 형성하는 단계; 및
    상기 제1,2 및 3감광층을 베이킹하는 단계
    를 더 포함하는 멀티 스텝형 티 게이트 제조방법.
  4. 제3항에 있어서, 상기 복수의 감광층에 게이트 헤드 패턴과 제1게이트 풋 패턴을 형성하고 상기 희생층을 노출시키는 단계는,
    상기 제3감광층에 전자빔 리소그래피를 이용하여 게이트 헤드 패턴을 형성하고 제2감광층을 노출시키는 단계;
    상기 제2감광층을 등방식각하여 제1감광층을 노출시키는 단계; 및
    상기 제1감광층에 전자빔 리소그래피를 이용하여 제1게이트 풋 패턴을 형성하고 상기 제2희생층을 노출시키는 단계
    를 더 포함하는 멀티 스텝형 티 게이트 제조방법.
  5. 제4항에 있어서, 상기 희생층을 식각하여 경사면이 형성된 제2게이트 풋 패턴을 형성하는 단계는,
    상기 제1게이트 풋 패턴을 마스크로 이용하여 제2희생층을 식각하여 기울기가 형성된 제2게이트 풋 패턴을 형성하고 제1희생층을 노출시키는 단계; 및
    상기 제2게이트 풋 패턴을 마스크로 이용하여 제1희생층을 식각하여 기울기가 형성된 제3게이트 풋 패턴을 형성하는 단계
    를 더 포함하는 멀티 스텝형 티 게이트 제조방법.
  6. 제5항에 있어서, 상기 제1게이트 풋 패턴의 입구를 확장하는 단계는,
    상기 제1게이트 풋 패턴이 형성된 제1감광층을 식각하여 상기 제1게이트 풋 패턴의 입구를 확장하는 멀티 스텝형 티 게이트 제조방법.
  7. 제5항에 있어서, 상기 제1게이트 풋 패턴의 입구를 확장하는 단계는,
    상기 제1게이트 풋 패턴이 형성된 제1감광층을 현상하여 상기 제1게이트 풋 패턴의 입구를 확장하는 단계; 및
    상기 제1감광층을 열처리하여 플로잉함으로써, 상기 제1게이트 풋 패턴의 입구에 형성된 모서리 영역에 곡면을 형성하는 단계
    를 더 포함하는 멀티 스텝형 티 게이트 제조방법.
  8. 제2항에 있어서,
    상기 제1희생층과 제2희생층은 유전율이 상이한 것을 사용하는 멀티 스텝형 티 게이트 제조방법.
  9. 제2항에 있어서,
    상기 제1희생층은 SiNx, 제2희생층은 SiO2인 멀티 스텝형 티 게이트 제조방법.
  10. 제3항에 있어서,
    상기 제1감광층과 제3감광층은 전자빔에 대한 감응도가 동일하며, 상기 제2감광층은 상기 제1감광층보다 전자빔에 대한 감응도가 낮은 것을 사용하는 멀티 스텝형 티 게이트 제조방법.
  11. 제5항에 있어서,
    상기 제2희생층은 CF4, H2, Ar, 및 CHF3 중 어느 하나 이상의 가스를 이용하여 건식식각하는 멀티 스텝형 티 게이트 제조방법.
  12. 제5항에 있어서,
    상기 제1희생층은 SF6 및 Ar 중 어느 하나 이상의 가스를 이용하여 건식식각하는 멀티 스텝형 티 게이트 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020100008569A 2010-01-29 2010-01-29 멀티 스텝형 티 게이트 제조방법 KR101140285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100008569A KR101140285B1 (ko) 2010-01-29 2010-01-29 멀티 스텝형 티 게이트 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100008569A KR101140285B1 (ko) 2010-01-29 2010-01-29 멀티 스텝형 티 게이트 제조방법

Publications (2)

Publication Number Publication Date
KR20110088860A KR20110088860A (ko) 2011-08-04
KR101140285B1 true KR101140285B1 (ko) 2012-04-27

Family

ID=44927248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008569A KR101140285B1 (ko) 2010-01-29 2010-01-29 멀티 스텝형 티 게이트 제조방법

Country Status (1)

Country Link
KR (1) KR101140285B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050411A (zh) * 2012-12-25 2013-04-17 中国电子科技集团公司第五十五研究所 一种半导体晶体管的制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437041B (zh) * 2011-11-29 2014-07-09 上海华力微电子有限公司 一种形成高介电常数k和t型金属栅极的形成方法
CN113646870B (zh) * 2019-04-04 2022-11-25 Hrl实验室有限责任公司 微型场板t型栅极及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006702B1 (ko) * 1988-12-01 1991-08-31 재단법인 한국전자통신연구소 T형 게이트 형상을 가진 자기 정합 mesfet의 제조방법
KR100436566B1 (ko) * 1997-08-30 2004-11-12 주식회사 하이닉스반도체 초고주파 집적회로소자의 전계효과트랜지스터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006702B1 (ko) * 1988-12-01 1991-08-31 재단법인 한국전자통신연구소 T형 게이트 형상을 가진 자기 정합 mesfet의 제조방법
KR100436566B1 (ko) * 1997-08-30 2004-11-12 주식회사 하이닉스반도체 초고주파 집적회로소자의 전계효과트랜지스터 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050411A (zh) * 2012-12-25 2013-04-17 中国电子科技集团公司第五十五研究所 一种半导体晶体管的制作方法
CN103050411B (zh) * 2012-12-25 2015-10-07 中国电子科技集团公司第五十五研究所 一种半导体晶体管的制作方法

Also Published As

Publication number Publication date
KR20110088860A (ko) 2011-08-04

Similar Documents

Publication Publication Date Title
KR100631051B1 (ko) 부정형 고 전자 이동도 트랜지스터의 제조 방법
US7973368B2 (en) Semiconductor device with T-gate electrode
JP6290283B2 (ja) 高電子移動度トランジスタ半導体デバイスおよびその製造方法
JPH06196506A (ja) 電界効果トランジスタの製造方法
US8324037B1 (en) Fabrication methods for HEMT devices and circuits on compound semiconductor materials
KR101140285B1 (ko) 멀티 스텝형 티 게이트 제조방법
KR100795242B1 (ko) 반도체 소자의 게이트 형성 방법 및 그 게이트 구조
JP2004095637A (ja) 半導体装置の製造方法と半導体装置
JP2006222393A (ja) 電界効果型トランジスタとその製造方法
US20210151593A1 (en) Process for Scaling a Gate Length
CN109786256B (zh) 自对准表面沟道场效应晶体管的制备方法及功率器件
US9419083B2 (en) Semiconductor structures having a gate field plate and methods for forming such structure
KR101140288B1 (ko) 희생층을 이용한 나노 스케일의 티형 게이트 제조방법
Xie et al. A study of gate recess-width control of InP-based HEMTs by a Si3N4 passivation layer
KR100849926B1 (ko) 부정형 고 전자 이동도 트랜지스터 제조방법
KR100400718B1 (ko) 티(ｔ)형 게이트 형성 방법
KR100695670B1 (ko) 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법
RU2729510C1 (ru) Способ формирования металлического y-образного затвора сверхвысокочастотного транзистора
CN113659000B (zh) 倾斜场板的制造方法、hemt器件及其制造方法
KR100969494B1 (ko) 게이트 리세스 및 게이트 형성방법
KR20100000586A (ko) 전계효과트랜지스터(초고주파 집적회로소자)의제조방법
JP2004363150A (ja) パターン形成方法
KR101042709B1 (ko) 반도체 장치의 제조 방법
JP6572556B2 (ja) 化合物半導体装置及びその製造方法
CN117612937A (zh) 小线宽高频GaN器件及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 8