KR100695670B1 - 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법 - Google Patents

고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법 Download PDF

Info

Publication number
KR100695670B1
KR100695670B1 KR1020050118372A KR20050118372A KR100695670B1 KR 100695670 B1 KR100695670 B1 KR 100695670B1 KR 1020050118372 A KR1020050118372 A KR 1020050118372A KR 20050118372 A KR20050118372 A KR 20050118372A KR 100695670 B1 KR100695670 B1 KR 100695670B1
Authority
KR
South Korea
Prior art keywords
pattern
gate
wide
etching
region
Prior art date
Application number
KR1020050118372A
Other languages
English (en)
Inventor
장경철
서광석
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020050118372A priority Critical patent/KR100695670B1/ko
Application granted granted Critical
Publication of KR100695670B1 publication Critical patent/KR100695670B1/ko

Links

Images

Classifications

    • H01L29/66462—

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 HEMT 소자의 광폭 식각방법에 관한 것으로, 채널층, 베리어층, 캡층 및 소스와 드레인 전극이 형성된 반도체 기판상에 광폭 식각 영역을 정의하기 위하여 제1패턴을 형성하는 단계, 상기 제1패턴을 마스크로 광폭 식각 영역의 캡층 일부를 식각하는 단계, 상기 반도체 기판상에 게이트 영역을 정의하기 위하여 제2패턴을 형성하는 단계, 상기 제2패턴을 마스크로 게이트 영역의 캡층을 모두 식각하는 단계 및 게이트 전극을 형성하는 단계를 포함하는 것으로 상기 광폭 식각 영역은 상기 게이트와 드래인의 사이에 정의되나, 게이트와 이격되게 형성한다.
따라서, 본 발명은 게이트와 소스 사이의 저항 증가현상이 억제되어 트랜지스터 본래의 높은 전류 밀도를 유지할 수 있으며, 항복 전압 특성을 향상시킬 수 있는 HEMT 소자 광폭 식각 방법을 제공할 수 있다.
고 전계 이동도 트랜지스터(HEMT), 광폭 식각, 항복전압

Description

고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법{Method for offset wide-recess of High electron mobility transistors}
도 1a는 종래의 광폭 식각 방법으로 제작된 HEMT 소자의 단면도,
도 1b는 종래의 또다른 광폭 식각 방법으로 제작된 HEMT 소자의 단면도, 및
도 2a 내지 도 2c는 본 발명의 오프셋 광폭 식각 방법의 일실시예에 따른 반도체 기판의 단면도.
본 발명은 고 전자 이동도 트랜지스터(High electron mobility transistors; HEMT)의 제조 공정에 관한 것으로, HEMT 소자의 광폭 식각 영역을 게이트와 이격되게 형성하기 위한 광폭 식각 방법에 관한 것이다.
일반적으로 X-대역 이상의 주파수에서 동작하고 저 잡음 수신기와, 전력 증폭기 그리고 밀리미터파 대역의 모노리식(monolithic) 마이크로웨이브(microwave) 직접회로(MMIC) 등 거의 모든 X-대역 이상의 주파수에서의 집적회로(IC)에 주로 응 용되고 있는 HEMT와 같은 고속 소자의 제조공정에 있어서, 게이트와 드래인 사이의 반도체를 일부 제거하여 게이트와 드래인의 항복전압을 개선하는 기술로 광폭 식각기술이 사용되어 왔다.
도 1a는 종래의 광폭 식각(wide-recess) 방법으로 제작된 HEMT 소자의 단면도이다. 반도체 기판(도시하지 않음)상에 순차적으로 형성된 채널층(10), 베리어층(20) 및 캡층(30)을 MESA 공정을 수행하여 액티브 소자간의 격리를 한 후, 소스(50)와 드레인(40)의 영역 상부에 오믹 콘택을 형성한 후, 광폭 식각을 한다. 상기 광폭 식각은 게이트가 형성될 영역에 게이트 형성 폭보다 더 큰폭으로 캡층의 일부를 식각하여 형성하며, 형성된 광폭 식각영역중 게이트 형성영역의 캡층을 베리어층의 상부까지 재식각한 후 게이트 형성한다. 그러나, 도 1a와 같이 광폭 식각 영역 안에 게이트(60)를 형성할 경우, 수평방향으로 진행되는 식각에 의해 게이트와 소스 사이에 원하지 않는 식각 영역(70) LWS이 형성되어, 게이트와 소스의 저항이 증가하게 되고 이로 인하여 트랜지스터의 전류밀도가 낮아지는 문제점이 있다. 따라서 광폭 식각 영역내에 존재하는 LWS길이를 LWD보다 작게 하여 소스와 게이트 사이의 저항을 최소화하는 방법도 있으나, LWS를 완전히 없애지 못하는 문제점이 있다.
다른 종래기술은 도 1b와 같은 방법으로 HEMT 소자를 고안하였다. 도 1b는 Lws가 0인 경우라 할 수 있으나, 도 1b와 같은 공정을 구현하기 위해서는 공정단계가 복잡한 문제가 있으며, 실제로 제작된 트랜지스터는 공정 장비의 정렬 마진, 리세스의 수평 방향의 식각으로 인한 공정의 불완전성으로 도1a와 같은 형상으로 나 타나기 쉬운 단점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 HEMT 소자의 광폭 식각에 있어서, 광폭 식각 영역을 T형 게이트 형성영역과 드래인 사이에 형성하되 T형 게이트 형성영역으로부터 이격되게 형성하는데 목적이 있다.
또한 본 발명은 HEMT 소자의 소스와 게이트 사이의 저항 증가를 방지하고 공정을 단순화할 수 있는 광폭 식각 방법을 제공함에 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명의 HEMT 소자의 광폭 식각 방법은 채널층, 베리어층, 캡층 및 소스와 드레인 전극이 형성된 반도체 기판상에 광폭 식각 영역을 정의하기 위하여 제1패턴을 형성하는 단계, 상기 제1패턴을 마스크로 광폭 식각영역의 캡층 일부를 식각하는 단계, 상기 반도체 기판상이 게이트 영역을 정의하기 위하여 제2패턴을 형성하는 단계, 상기 제2패턴을 마스크로 게이트 영역의 캡층을 모두 식각하는 단계 및 게이트 전극을 형성하는 단계를 포함한다.
바람직하게는, 상기 광폭 식각 영역은 상기 게이트와 드래인의 사이에 정의되나, 게이트와 이격되게 형성한다.
바람직하게는, 상기 광폭 식각 영역은 게이트와 0.4㎛이하의 거리로 이격되게 형성한다.
바람직하게는, 상기 제1패턴 및 제2패턴은 양성 감광막 또는 양성 전자빔 레지스트로 형성한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 본 발명에 의한 HEMT 소자의 광폭 식각 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 광폭 식각 방법의 일 실시예에 따른 반도체 기판의 단면도이다.
본 발명에 따른 HEMT 소자의 광폭 식각 방법은 우선 에피택셜층이 형성된 반도체 기판을 이용한다.
도 2a를 참조하면, 반도체 기판의 상부에 형성되는 에피택셜층은 채널층(100)/베리어층(110)/캡층(120)으로 형성한다.
반도체 기판은 HEMT 소자를 제조하기 위하여 GaAa계 또는 InP계 등의 Ⅲ-Ⅴ족 물질을 사용하며, 반도체 물질의 단일 웨이퍼를 포함할 수 있으며, 본 발명은 일 실시예에 있어서 InP HEMT 소자를 제조하기 위하여 InP 기판을 적용한다.
이후, 소자간의 격리를 위하여 트랜지스터로 동작할 액티브 영역의 에피택셜층만을 남기고 나머지 부분을 식각하는 메사공정을 수행하며, 상기 메사공정은 인산(H3PO4)과 과산화수소(H2O2) 및 초순수(H2O)를 1:1:25의 비율로 혼합한 용액을 이용한 습식식각을 이용한다. 이후, 소스(140)와 드래인(130)에 전극을 금속을 증착하여 오믹 콘택을 형성한다. 상기 소스와 드래인에 증착되는 금속물질은 Ni/Ge/Au를 순차적으로 증착하여 형성할 수 있다.
다음으로, 액티브 영역에 광폭 식각영역을 정의한다.
오믹 콘택이 형성된 반도체 기판의 전면에 감광막 또는 전자빔 레지스트를 도포하여 제1패턴(145)을 형성한다. 제1패턴은 광폭 식각 영역을 정의하기 위한 것으로 게이트 전극의 형성영역과 드래인 사이에 형성하는 광폭 식각은 게이트 전극과 드래인 사이의 저항을 증가시켜 게이트 전극과 드래인 사이의 항복 전압을 감소시키게 된다.
그러나, 종래에는 광폭 식각영역을 게이트 전극의 형성영역과 접하거나 중첩되게 형성함으로써, 공정 장비의 정렬 마진, 리세스의 수평 방향의 식각등으로 인하여 소스와 게이트 사이의 저항이 증가하며, 그 공정이 매우 복잡한 문제가 있다.
따라서, 본 발명은 광폭 식각영역을 게이트 전극의 형성영역과 이격되게 형 성하여 공정을 단순화함과 동시에 게이트 전극과 소스 사이의 저항은 감소시키되 게이트 전극과 드래인의 저항은 증가시켜 HEMT 소자의 전류 밀도 증가 및 항복전압 특성을 개선시킬 수 있게 된다. 이때, 상기 광폭 식각 영역은 게이트 전극의 형성영역과 0.4㎛이하의 폭으로 이격되게 형성하여야, 항복전압 특성을 개선시키는 효과를 얻을 수 있으며, 적절한 값은 0.2㎛ 내지 0.3㎛의 범위의 폭으로 이격되게 형성하는 것이고, 가장 바람직하게는, 상기 광폭 식각 영역과 게이트 전극의 형성영역과 이격시키는 폭은 0.3㎛로 형성한다.
본 발명의 바람직한 실시예에 있어서 상기 제1패턴은 양성 전자빔 레지스트를 도포하여 형성하며, ZEP등이 적용될 수 있으며, 전자빔 리소그라피 장비를 사용하여 제1패턴을 형성한다.
제1패턴을 마스크로 정의된 광폭 식각 영역의 캡층의 일부를 식각한 후, 제1패턴을 제거한다. 상기 캡층은 예를 들어 InGaAs로 형성할 수 있으며, 광폭 식각 영역의 캡층의 일부를 식각하는 공정은 습식 식각 또는 건식 식각공정을 이용하며, 식각율에 따른 시간의 조절 또는 식각 정지층을 적용하여 식각 깊이를 조절할 수 있다.
본 발명의 실시예에 있어서 상기 캡층의 식각은 시트르산(citric acid, C6H8O7)과 과산화수소(H2O2)를 7:1로 혼합한 용액을 사용한 습식 식각이다. 그리고, 상기 제1패턴은 산소 플라즈마(O2 plasma)를 이용한 건식 식각 또는 아세톤(acetone)을 이용한 습식 식각을 통하여 제거한다.
제1패턴을 제거한 후, 감광막 또는 전자빔 레지스트를 재도포하여 제2패턴을 형성한다. 제2패턴은 게이트 전극의 형성영역을 정의하기 위한 것으로, 이미 형성된 광폭 식각영역과 소스의 사이에 형성하며, 광폭 식각영역과 이격되게 형성한다.
제2패턴은 상기 제1패턴과 동일하게 전자빔 레지스트를 이용하여 전자빔 리소그라피 장비로 형성할 수 있으며, 형성된 제2패턴을 마스크로 게이트 전극 형성영역에 존재하는 캡층을 모두 식각한다. 도 2b는 제2패턴(146)을 형성한 후, 게이트 전극 형성영역에 존재하는 캡층을 모두 식각한 결과를 나타낸 것이다. 상기 게이트 전극 형성영역의 캡층을 식각하는 공정은, 상기의 광폭 식각 영역의 캡층의 일부를 식각하는 공정과 동일한 공정으로 수행된다. 또한, 상기 제1패턴의 제거방법과 동일한 방법으로 제2패턴을 제거할 수 있다.
이후, 수행되는 게이트 전극 형성공정을 도 2c를 참조하면, 게이트 전극 형성영역에 게이트 전극 물질인 금속물질을 단층 또는 다층으로 증착함으로써, 게이트 전극(150)을 형성하고, 패시베이션층(160)을 반도체 기판의 전면에 증착하여 도 2c와 같은 HEMT 소자를 구현할 수 있다.
따라서, 본 발명에 의하여 형성된 광폭 식각 영역(LW)은 게이트 전극으로 부터 LGW(0.4㎛이하)의 거리 만큼 떨어져 형성되므로 소스 영역의 저항이 증가하는 것을 방지하여 전류밀도가 감소하는 것을 억제함과 동시에 게이트와 드래인 영역의 저항을 증가시켜 항복전압 특성을 향상시킬 수 있다.
따라서, 본 발명은 광폭 식각 영역을 게이트 전극과 드래인의 사이에 형성하되, 게이트 전극과 이격되게 형성함으로써 게이트와 드래인 사이의 항복 전압특성을 향상시키는 효과가 있다.
또한, 본 발명은 HEMT 소자의 제조공정에 있어서 광폭 식각 공정시, 게이트와 소스 사이의 저항 증가현상이 억제되어 트랜지스터 본래의 높은 전류 밀도를 유지할 수 있는 효과가 있다.
본 발명은 2번의 패턴 형성공정을 통하여 광폭 식각 및 게이트 영역을 정의하므로 공정을 단순화하여 공정 수율을 증가시킬 수 있는 효과가 있다.

Claims (5)

  1. 채널층, 베리어층, 캡층 및 소스와 드레인 전극이 형성된 반도체 기판상에 광폭 식각 영역을 정의하기 위하여 제1패턴을 형성하는 단계;
    상기 제1패턴을 마스크로 광폭 식각 영역의 캡층 일부를 식각하는 단계;
    상기 반도체 기판상에 게이트 영역을 정의하기 위하여 제2패턴을 형성하는 단계;
    상기 제2패턴을 마스크로 게이트 영역의 캡층을 모두 식각하는 단계;
    게이트 전극을 형성하는 단계;
    를 포함하는 HEMT 소자의 오프셋 광폭 식각방법.
  2. 제1항에 있어서,
    상기 광폭 식각 영역은
    상기 게이트와 드래인의 사이에 정의되나, 게이트와 이격되게 형성하는 HEMT 소자의 오프셋 광폭 식각 방법.
  3. 제2항에 있어서,
    상기 광폭 식각 영역은, 게이트와 0㎛초과 0.4㎛이하의 거리로 이격되게 형성하는 HEMT 소자의 오프셋 광폭 식각 방법.
  4. 제1항에 있어서,
    상기 제1패턴 및 제2패턴은 양성 감광막 또는 양성 전자빔 레지스트로 형성하는 HEMT 소자의 오프셋 광폭 식각 방법.
  5. 제1항에 있어서,
    상기 반도체 기판은 GaAs계, InP계 등의 Ⅲ-Ⅴ족 기판 중 어느 하나인 HEMT 소자의 오프셋 광폭 식각 방법.
KR1020050118372A 2005-12-06 2005-12-06 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법 KR100695670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050118372A KR100695670B1 (ko) 2005-12-06 2005-12-06 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118372A KR100695670B1 (ko) 2005-12-06 2005-12-06 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법

Publications (1)

Publication Number Publication Date
KR100695670B1 true KR100695670B1 (ko) 2007-03-16

Family

ID=41623449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118372A KR100695670B1 (ko) 2005-12-06 2005-12-06 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법

Country Status (1)

Country Link
KR (1) KR100695670B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053345B2 (en) 2009-12-11 2011-11-08 Electronics And Telecommunications Research Institute Method for fabricating field effect transistor using a compound semiconductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050051650A (ko) * 2002-10-24 2005-06-01 레이티언 캄파니 자기 정렬되어 선택적으로 식각된 이중 리세스형 고 전자이동도 트랜지스터 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050051650A (ko) * 2002-10-24 2005-06-01 레이티언 캄파니 자기 정렬되어 선택적으로 식각된 이중 리세스형 고 전자이동도 트랜지스터 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053345B2 (en) 2009-12-11 2011-11-08 Electronics And Telecommunications Research Institute Method for fabricating field effect transistor using a compound semiconductor

Similar Documents

Publication Publication Date Title
US5362677A (en) Method for producing a field effect transistor with a gate recess structure
US4792531A (en) Self-aligned gate process
US5468343A (en) Etching solution and etching method for semiconductors and method for evaluating GaAs surface
JP3101457B2 (ja) 半導体装置
JP4670121B2 (ja) 半導体装置
JP3233207B2 (ja) 電界効果トランジスタの製造方法
US5585289A (en) Method of producing metal semiconductor field effect transistor
KR970004846B1 (ko) 반도체 장치
US4578343A (en) Method for producing field effect type semiconductor device
KR100695670B1 (ko) 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법
KR19990013312A (ko) 반도체장치의 제조방법
KR100400718B1 (ko) 티(ｔ)형 게이트 형성 방법
JP4245689B2 (ja) 半導体装置の製造方法
JP4114248B2 (ja) 電界効果トランジスタの製造方法
JP2008511980A (ja) 層構造に多段リセスを形成する方法、及び多段リセスゲートを具備した電界効果トランジスタ
JP2002270821A (ja) 電界効果型半導体装置の製造方法
KR100681842B1 (ko) 티형 게이트 전극 및 형성방법
JP2024049166A (ja) 半導体装置の製造方法
KR100554967B1 (ko) 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법
JP3123445B2 (ja) 半導体装置の製造方法
KR950008264B1 (ko) 갈륨비소 전계효과 트랜지스터의 제조방법
KR20080093659A (ko) 티형 게이트를 이용한 반쪽 자기 정렬 방법에 의한 고주파트랜지스터 구조 및 그 제조 방법
KR100204579B1 (ko) 갈륨아세나이드 헴트 소자 제조 방법
JPS59114826A (ja) 半導体装置の製造方法
JPH04354375A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130311

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150212

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee