KR950008264B1 - 갈륨비소 전계효과 트랜지스터의 제조방법 - Google Patents

갈륨비소 전계효과 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR950008264B1
KR950008264B1 KR1019920024462A KR920024462A KR950008264B1 KR 950008264 B1 KR950008264 B1 KR 950008264B1 KR 1019920024462 A KR1019920024462 A KR 1019920024462A KR 920024462 A KR920024462 A KR 920024462A KR 950008264 B1 KR950008264 B1 KR 950008264B1
Authority
KR
South Korea
Prior art keywords
thin film
gate
etching
pattern
film
Prior art date
Application number
KR1019920024462A
Other languages
English (en)
Other versions
KR940016952A (ko
Inventor
양전욱
조낙희
최영구
최성우
이경호
조경익
Original Assignee
재단법인한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 양승택 filed Critical 재단법인한국전자통신연구소
Priority to KR1019920024462A priority Critical patent/KR950008264B1/ko
Publication of KR940016952A publication Critical patent/KR940016952A/ko
Application granted granted Critical
Publication of KR950008264B1 publication Critical patent/KR950008264B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

갈륨비소 전계효과 트랜지스터의 제조방법
제1도 내지 제8도는 본 발명에 따른 제조공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반절연 갈륨 비교 기판 2 : P형 매몰층
3 : 활성층 4 : 하층박막
5 : 상층박막 6 : 포토레지스트막
7 : 방향성 박막 8 : 게이트 금속
9,10 : 저저항 금속
본 발명은 갈륨비소를 이용한 금속반도체 전계효과 트랜지스터(metal semicouductor field effect transistor : MESFET)의 제조 방법에 관한 것으로, 더 구체적으로는 리소그라피의 해상도에 관계없이 미세게이트의 형성이 가능한 방법에 관한 것이다.
현재 갈륨비소를 이용한 소자에는 금속반도체 전계효과 트랜지스터(MESFET)와 고전자 이동도 트랜지스터(high electron mobility transistor : HEMT)를 비롯하여 여러가지가 연구되고 있다.
이들은 모두 게이트길이의 감소에 의하여 특성개선을 꾀하고 있고 이에 따라 HEC, Hitach등에서 자기 정렬 게이트, T-형 게이트등 여러가지 방법을 제안하였으며 전자선 리소그라피에 의하여 미세한 게이트를 형성하고 있다.
이들 방법은 모두 게이트 길이를 감소시킬 수 있도록 기술이 개선되어 서브미크론(sub-micron)이하의 미세선폭을 형성하고 있다.
이들은 금속의 과식각을 이용한 T-형게이트의 형성, 더미(dummy) 게이트를 이용한 미선폭의 게이트의 형성, 시각의 게이트 금속증착, 또는 전자선에 의한 미세선폭의 형성방법이다.
이들은 모두 미세한 선폭의 형이 가능하나 과식각을 이용한 방법은 기판과 접촉되는 부분이 좁아짐에 따라 극히 미세한 선폭의 형성이 어렵고 또한 더미 게이트를 이용한 방법도 극히 미세한 선폭의 형성이 어렵다.
전자선 리소그라피는 미세한 선폭의 형성이 가능하나 경제성 면에서 공정의 효율성이 좋지 않다.
언더 컷(undercut)을 이용하는 경우에는 절연막의 두께가 두꺼워짐에 따라 언더컷의 조절이 쉽지 않으며 기판에서 리세스(recess) 식각이 되는 범위의 조절이 어려운 문제점이 있었다.
본 발명은 이러한 개선하여 게이트 길이가 리소그라피에 의존하지 않고 식각 및 방향성 박막증착에 의해서 게이트 길이가 정해지도록 하여 리소그라피에 의존된 게이트형상 형성의 제한을 극복하도록 하는 것을 목적으로 한다. 이와같은 목적을 달성하기 위해, 이층으로 증착된 박막에 형성된 패턴에서 상층박막의 과식각에 의한 언더 컷과 방향성 박막증착을 이용하여 미세패턴을 형서한다.
즉, 이층으로 증착된 박막에 패턴을 형성하고 상층을 과식각한뒤 방향서 증착방법으로 다시 기판위에 박막을 증착하여 레지스트막을 제거하면 미세한 선폭을 정의하고, 정의된 패턴을 이용하여 금속의 게이트를 형성하여 극히 미세한 선폭의 게이트를 전자선 리소그라피를 이용하지 않고도 형성할 수 있게 되어 게이트 길이는 과식각의 정도에 의존하게 되므로 난이한 공정을 거치지 않고 특성이 우수한 금속 반도체 전계효과 트랜지스터를 제조할 수 있다.
이제부터 첨부된 도면을 참조하면서 본 발명에 대해 상세히 설명하면 다음과 같다.
먼저 에피텍셜방법으로 활성층을 형성하거나 P형 매몰층(2)과 활성층(3) 및 소스-드레인영역에 이온주입하여 활성화된 반절연 GaAs기판(1)위에 Si, SiO 또는 SiN등의 절연막으로 하층 박막(4)에 증착한후 Al 또는 W등의 상층박막(5)을 증착하고 포토레지스트막(6)의 패턴을 제1도와 같이 형성한다.
이어서 포토레지스트막(6)을 식각의 마스크로 이용하여 상층박막(5)을 식각한다.
이때 포토레지스트막(6) 바로 아래의 상층박막(5)은 포토레지스트막(6)의 가장자리에서 안쪽으로 제2도와 같이 과식각할 수 있으며 과식각된 정도는 박막의 종류 및 식각조건에 따라 쉽게 조절할 수 있다.
이어서 제3도와 같이 방향성을 갖는 증착방법으로 방향성 박막(7)을 증착하고 포토레지스트막(6)을 리프트-오프(lift-off)함으로써 상층박막(5)의 미세한 패턴을 형성할 수 있는데 이때 형성된 패턴의 크기는 상층박막(5)의 과식각된 정도이므로 식각의 정도에 따라 극히 미세한 패턴의 형성이 가능하다.
여기서 상층박막(5)은 식각과 증착, 하층박막(4)과의 식각선택성 등에 따라 적합한 박막을 선택할 수 있으며 하층의 절연막을 SiN 또는 SiO2등으로 할 경우 Al 또는 W등을 이용할 수 있다.
Al은 H3PO4등을 기본으로 한 식각용액에 의해 쉽게 식각이 가능하며 W은 H2O2등에 의해 식각이 가능하다.
이들은 또 건식식각이 가능하며 식각의 정도를 정확히 조절할 수 있다.
이어서 상층박막(5)을 마스크로 이용하여 제4도와 같이 하층박막(4)을 식각하는데, 이때 하층박막(4)이 식각된 영역은 GaAs기판(1)의 활성층(3)이 노출되므로 기판의 리세스식각이 가능하다.
제5도는 노출된 GaAs기판(1)의 활성층(3)위에 WSi, WN 또는 WSiN등의 게이트금속막(8)을 증착하고 게이트의 저항을 감소시키기 위해 Au등의 저저항금속(9)을 증착한 것을 나타낸 것이다.
이들 금속은 모두 방향성을 갖도록 증착하며 증착후 하층절연박막(4)의 식각에 의해 상층박막(5) 및 그 위에 증착된 금속들이 들뜨게 되므로 쉽게 제거할 수 있다.
여기서 상층박막(5)의 가장자리에서 하층박막(4)의 과식각된 부분까지가 선폭으로 정의되며, 식각특성 및 박막의 두께등에 따라 언더컷의 조절이 용이하므로 충분히 작은 패턴을 정의할 수 있다.
게이트를 증착하기전 GaAs기판(1)의 채널층은 저저항영역을 형성하거나 적절한 채널특성을 나타내도록 리세스식각을 할 수 있으며, 특히, 고전자이동도 트랜지스터(HEMT)의 제작시 N+캡 (cap)층을 제거하기 위해 리세스식각을 할 필요가 있다. 리세스되는 영역은 하층박막(4)의 식각정도에 의해 정해지므로 소스-게이트 또는 드레인-게이트 사이의 특성에 따라 적정화할 수 있다.
게이트 패턴의 형성을 위한 리프트-오프 후 게이트금속(8)은 저저항금속을 마스크로 GaAs기판(1)과 접촉되는 WN등의 게이트금속을 식각하면 제6도와 같이 더욱 더 정확한 게이트를 정의할 수 있으며, T-형 게이트의 형성도 가능하다.
제7도는 게이트 형성후 소스와 드레인의 저항성 접촉 형성을 나타낸 것이다.
저항성금속(9)은 보통 AuGe/Ni/Au의 증착과 열처리에 의해 형성되는데 패턴의 형성은 절연막 보조 리프트-오프방법이나 돌출(over-hang)형태 또는 음의 기울기를 갖는 레지스트막을 이용한 리프트-오프를 이용하며, 400℃ 정도의 온도에서 열처리함으로서 1E-16ohm-cm2이내의 저저항접촉의 형성이 가능하다.
제8도는 본 발병에 의해 제작되는 미세한 게이트길이의 금속반도체 전계효과 트랜지스터(MESFET) 단면을 보인 것이다. 본 명세서에서 제시한 방법은 MESFET의 제작뿐아니라 HEMT의 제작과 다른 미세한 패턴을 필요로 하는 소자의 제작에 이용할 수 있다.
이상에서 설명된 바와 같은 본 발명에 따르면 게이트의 길이가 리소그라피의 해상도에 의존하지 않으므로 미세한 게이트의 형성이 가능할 뿐만 아니라, 게이트영역의 리세스식각범위를 조절할 수 있어 우수한 특성의 MESFET 또는 HEMT를 제작할 수 있다.
또한, 제작공정이 간단해짐에 따라 양산성 및 재현성과 경제성이 개선될 수 있다.

Claims (4)

  1. 갈륨비소 전계효과 트랜지스터를 제조하는 방법에 있어서, 반절연기판(1)에 P형 매몰층(2)과 활성층(3)을 형성하고 하층박막(4)과 상층박막(5)을 순차로 증착하는 단계와, 상기 상층박막(5)상에 포토레지스트막(6)의 패턴을 형성한 후 마스크로서 사용하여 상기 상층박막(5)을 과식각 하는 단계와, 방향성박막(7)을 증착하고 상기 포토레지스트막(6)을 리프트-오프하여 상기 상층박막(5)의 미세패턴을 형성하는 단계와, 상기 하층박막(4)을 식각하여 노출되는 상기 반절연기판(1) 위에 게이트금속(8)을 증착한 후 게이트저항의 감소를 위한 저저항금속(9)을 증착하는 단계와, 게이트 패턴의 형성을 위한 리프트-오프를 수행한 후 상기 저저항금속(9)을 마스크로서 사용하여 상기 게이트금속(8)을 식각하는 단계를 포함하는 것을 특징으로 하는 갈륨비소의 전계효과 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 하층박막(4)은 Si,SiO,SiN 또는 SiO2와 같은 절연물로 이루어지는 것을 특징으로 하는 갈륨비소의 전계효파 트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 저저항금속(9)은 AuGe/Ni/Au의 증착과 열처리공정에 의해 형성되고, 절연막 보조 리프트-오프공정 또는 포토레지스트막을 이용한 리프트-오프공정에 의해 패턴이 형성되는 것을 특징으로 하는 갈륨비소의 전계효과 트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 열처리공정은 400℃의 온도에서 수행되고, 상기 포토레지스트막은 돌출형태 또는 음의 기울기를 갖는 것을 특징으로 하는 갈륨비소의 전계효과 트랜지스터의 제조방법.
KR1019920024462A 1992-12-16 1992-12-16 갈륨비소 전계효과 트랜지스터의 제조방법 KR950008264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024462A KR950008264B1 (ko) 1992-12-16 1992-12-16 갈륨비소 전계효과 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024462A KR950008264B1 (ko) 1992-12-16 1992-12-16 갈륨비소 전계효과 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR940016952A KR940016952A (ko) 1994-07-25
KR950008264B1 true KR950008264B1 (ko) 1995-07-26

Family

ID=19345746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024462A KR950008264B1 (ko) 1992-12-16 1992-12-16 갈륨비소 전계효과 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR950008264B1 (ko)

Also Published As

Publication number Publication date
KR940016952A (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
US4711858A (en) Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer
JP2778600B2 (ja) 半導体装置の製造方法
US5510280A (en) Method of making an asymmetrical MESFET having a single sidewall spacer
US4472872A (en) Method of fabricating a Schottky gate field effect transistor
JPH0260217B2 (ko)
JP3233207B2 (ja) 電界効果トランジスタの製造方法
US5182218A (en) Production methods for compound semiconductor device having lightly doped drain structure
US4616400A (en) Process for fabricating a double recess channel field effect transistor
GB2230899A (en) Method of producing a gate
KR0179116B1 (ko) 자가정렬형 티형 게이트 제조방법
KR950008264B1 (ko) 갈륨비소 전계효과 트랜지스터의 제조방법
KR100276077B1 (ko) 미세 티자형 게이트 전극의 제작방법
JPH06168962A (ja) 電界効果型半導体装置及びその製造方法
KR100324208B1 (ko) 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법
US6051506A (en) Method of fabrication ultra-frequency semiconductor device
KR100383663B1 (ko) 계단형 리쎄스 게이트 구조를 갖는 자기 정렬 화합물반도체 소자 제조 방법
JP2893776B2 (ja) 半導体装置の製造方法
KR100366422B1 (ko) 금속트랜지스터제조방법
JPS6323669B2 (ko)
KR100239902B1 (ko) 갈륨비소 메스펫의 평탄화방법
KR0141780B1 (ko) 반도체소자 제조방법
KR950003945B1 (ko) 화합물반도체장치의 제조방법
JPH05275464A (ja) 化合物半導体集積回路装置の製造方法
KR100264532B1 (ko) 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법
KR100266560B1 (ko) 박막트랜지스터제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee