KR100633211B1 - 수소화 실세스퀴옥산을 이용한 게이트의 제조방법 및 그에의해 제조된 게이트 - Google Patents
수소화 실세스퀴옥산을 이용한 게이트의 제조방법 및 그에의해 제조된 게이트 Download PDFInfo
- Publication number
- KR100633211B1 KR100633211B1 KR1020040077431A KR20040077431A KR100633211B1 KR 100633211 B1 KR100633211 B1 KR 100633211B1 KR 1020040077431 A KR1020040077431 A KR 1020040077431A KR 20040077431 A KR20040077431 A KR 20040077431A KR 100633211 B1 KR100633211 B1 KR 100633211B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- hydrogenated silsesquioxane
- manufacturing
- hydrogenated
- silsesquioxane
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title 1
- 229910052739 hydrogen Inorganic materials 0.000 title 1
- 239000001257 hydrogen Substances 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims description 22
- 238000010894 electron beam technology Methods 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 abstract description 4
- 230000007261 regionalization Effects 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 abstract 2
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000018109 developmental process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000029087 digestion Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 초고주파 및 밀리미터파 용 전계효과 트랜지스터(FET) 제조에 있어서 수소화 실세스퀴옥산을 이용한 게이트 및 그 제조방법에 관한 것이다. 전계효과 트랜지스터의 제조에 있어서 소자의 고속 동작 특성을 평가하는 전류 이득 차단 주파수(current gain cut-off frequency)를 결정하는 주된 요인은 소자의 게이트 길이(gate length)이며, 게이트 길이가 짧아질수록 전류 이득 차단 주파수는 증가하게 된다. 이러한 특성을 위해 기존의 제조 방법에 의하여 게이트 길이를 짧게 하면 그 수율이 떨어지게 되며 재현성도 낮아지게 된다.
본 발명은 게이트 길이를 최소화하기 위한 것으로, 미세 패턴 형성이 가능하다고 알려진 수소화 실세스퀴옥산(HSQ)를 이용하여 다층구조 T형 게이트를 제조하여 게이트 길이를 최소화 한다.
본 발명에 의한 수소화 실세스퀴옥산을 이용한 게이트 및 그 제조방법에 따르면, 게이트 길이를 매우 짧게 만들 수 있으며, 건식 식각 같은 공정이 필요 없어 비교적 간단히 제조 가능하며, 또한 음성 레지스터의 특성상 전자를 맞는 부분이 남기 때문에 게이트 다리 형성시 수소화 실세스퀴옥산 패드가 남아 보호막의 역할을 같이 수행하게 되기도 하며, 제조과정의 단순화 및 높은 신뢰도 및 재현성을 얻을 수 있다.
초고주파 반도체 소자, 게이트, 수소화 실세스퀴옥산.
Description
도 1은 종래의 유전체를 이용한 게이트 제조 순서도,
도 1(a)는 에피층이 형성된 반도체 기판 위에 오믹 금속층을 형성하는 공정,
도 1(b)는 유전체 적층 후 고해상도의 양성 레지스트를 도포하는 공정,
도 1(c)는 게이트다리 패턴을 형성하는 공정,
도 1(d)는 2층 구조의 양성 레지스트 도포 후 게이트 머리 패턴을 형성하는 공정,
도 1(e)는 게이트 금속(20) 증착 후 레지스트를 제거하는 공정,
도 2는 본 발명에 따른 수소화 실세스퀴옥산을 이용한 게이트의 제조 순서도,
도 2(a)는 에피층이 형성된 반도체 기판 위에 오믹 금속층을 형성하는 공정,
도 2(b)는 수소화 실세스퀴옥산을 적층하는 공정,
도 2(c)는 수소화 실세스퀴옥산에 전자선 노광하는 공정,
도 2(d)는 노광된 수소화 실세스퀴옥산을 현상하는 공정,
도 2(e)는 3층 구조의 양성 레지스트를 도포하는 공정,
도 2(f)는 게이트 머리 패턴을 형성하는 공정,
도 2(g)는 게이트 다리 패턴을 형성하는 공정,
도 2(h)는 게이트 금속 증착 후 레지스트를 제거하는 공정.
<도면의 주요부분에 대한 부호의 설명>
11, 21 : 반도체 기판 12, 22 : 에피층
13, 23 : 오믹 금속층 14 : 유전체
15 : 고해상도 레지스트 16, 31 : 게이트 다리 패턴
17, 28 : 양성 레지스트 2 18, 29 : 양성 레지스트 3
19, 30 : 게이트 머리 패턴 20, 32 : 게이트 금속
24 : 수소화 실세스퀴옥산 25 : 전자선
26 : 수소화 실세스퀴옥산 패턴 27 : 양성 레지스트 1
본 발명은 수소화 실세스퀴옥산을 이용한 게이트 및 그 제조방법에 관한 것으로, 보다 상세히 말하면 초고주파 반도체 소자 제조에 있어서, 음성의 성질을 가진 전자선 반응성 수소화 실세스퀴옥산(hydrogen silesquioxane, HSQ)을 소스 전극 및 드레인 전극 등의 오믹 금속층 사이에 적층한 후 전자선 묘화 공정을 이용하여 나노미터 급의 게이트 길이를 갖도록 하는 수소화 실세스퀴옥산을 이용한 게이트 및 그 제조방법에 대한 것이다.
초고주파 반도체 소자의 우수성을 판단하는 기준으로는 제조된 반도체 소자의 이득 특성, 잡음 특성 및 주파수 특성 등이 있다. 잡음은 낮고 이득은 높으며 높은 주파수에서 사용 가능한 특성을 나타내는 반도체 소자가 우수하다고 할 수 있다. 이들 특성 중에서 가장 중요한 특성은 주파수 특성으로 사용 주파수가 높으면 이득 및 잡음 특성이 우수하다. 이러한 초고주파 반도체 소자의 주파수 특성중에 가장 결정적인 것은 전류 이득 차단 주파수(current gain cut-off frequency)이다. 전류 이득 차단 주파수가 높은 소자일수록 이득 및 잡음 특성이 우수한 경향을 나타낸다. 초고주파 반도체 소자의 전류 이득 차단 주파수를 결정하는 소자 구성에서의 가장 큰 변수는 게이트 길이이다. 게이트 길이가 작을수록 전류 이득 차단 주파수는 높아진다. 그러나 게이트 길이가 짧아지면서 게이트 자체의 저항이 증가하여 특성 저하의 문제가 나타나게 되어, 이를 위한 해결책으로 짧은 게이트 길이를 가지면서도 게이트 단면적을 증가시키는 2층 또는 3층 구조의 선택도가 레지스트를 T형 또는 Γ형의 게이트를 개발하였다. 그러나 반도체 소자의 사용 주파수가 증가함에 따라 게이트 길이는 감소하면서 나노미터(nanometer, 1 nm = 10-9 m) 급의 게이트 길이가 요구되고 있다. 이러한 나노미터 급의 게이트 길이를 갖는 게이트를 제조하기 위해서는 높은 해상도를 갖는 고가의 묘화 장치를 필요로 하고, 게이트 제조에 사용되는 레지스트 또한 해상도가 높아야한다. 현재 개발되어 있는 묘화 장치 및 레지스트의 해상도는 나노미터에 달해져 있으나, 이를 2층 또는 3층의 다층 구조를 사용하면 노광 공정에서 상호 간섭으로 인해 나노미터의 해상도를 기대할 수 없다.
이러한 이유로 초고주파 반도체 소자를 연구하는 많은 연구소에서 나노미터 급의 게이트 길이를 가지는 게이트 제조 방법에 대한 연구가 진행 중에 있으며, 그 방법 또한 다양하다. 그중 대표적인 방법으로 산화규소(SiO₂) 및 질화규소(Si₃N₄) 등의 유전체를 이용한 방법이 있다. 유전체를 적층하여 고해상도의 레지스트를 단독으로 사용하여 패턴을 형성한 후 유전체를 식각하여 나노미터 급의 게이트 길이를 확보하는 방법을 사용한다. 이러한 방법에는 반도체 소자가 유전체 식각 과정에서 사용되는 플라즈마에 의해 손상을 받아 소자의 특성이 조금 감소하는 문제점이 있었다.
본 발명은 종래 방법에서의 상기와 같은 문제점을 해소하기 위하여 개발된 것으로, 초고주파 반도체 소자 제조에 있어서, 음성의 성질을 가진 전자선 반응성 수소화 실세스퀴옥산(hydrogen silesquioxane, HSQ)을 소스 전극 및 드레인 전극 등의 오믹 금속층 사이에 적층한 후 전자선 묘화 공정을 이용하여 나노미터 급의 게이트 길이를 갖도록 하였다.
수소화 실세스퀴옥산은 전자선에 음성의 성질을 가지고 반응하는 고분자 중합체로 묘화 공정만으로 나노미터 급의 게이트 길이 확보가 가능하여 플라즈마에 의한 소자의 손실이 없다. 또한 초고주파 반도체 소자의 보호를 위한 패시베이션 공정을 게이트 제조와 동시에 이룰 수 있다.
본 발명은 초고주파 반도체 소자 제조에 있어서, 음성의 성질을 가진 전자선 반응성 수소화 실세스퀴옥산(hydrogen silesquioxane, HSQ)을 소스 전극 및 드레인 전극 등의 오믹 금속층 사이에 적층한 후 전자선 묘화 공정을 이용하여 나노미터 급의 게이트 길이를 갖도록 하는 수소화 실세스퀴옥산을 이용한 게이트 및 그 제조방법에 대한 것이다.
이하 첨부된 도면을 참조하여 본 발명의 특징적인 구성과 작용효과를 상세히 설명한다.
도 1은 종래의 유전체를 사용한 나노미터 급 게이트 제조 방법을 나타낸 것으로, 도 1(a)는 에피층(12)이 형성된 반도체 기판(11) 위에 오믹 금속층(13)을 형성한 것이고, 도 1(b)는 유전체(14)를 적층하여 고해상도의 양성 레지스트(15)를 도포한 것이며, 도 1(c)는 1차 노광 및 현상 과정 후 유전체를 식각하여 게이트 다리 패턴(16)을 형성한 후 레지스트를 제거한 것을 나타내며, 도 1(d)는 선택도가 다른 2층 구조의 양성 레지스트 2(17), 레지스트 3(18)을 도포한 후 2차 노광 및 현상 과정으로 게이트 머리 패턴(19)을 형성한 것을 도시한 것이고, 도 1(e)는 게이트 금속(20)을 증착한 후 레지스트 1과 레지스트 2를 제거함으로써 나노미터 급의 게이트를 제조한 모습을 도시한 것이다.
상기 도 1(c)에서 게이트 다리 패턴 형성을 위한 유전체 식각은 건식 식각 공정으로 이루어지며, 건식 식각에서 사용되는 플라즈마로 인해 에피층이 손상을 입어 소자의 특성이 저하되는 단점을 가지고 있다.
이러한 단점을 보완하기 위해 본 발명에서는 건식 식각을 사용하지 않고 수 소화 실세스퀴옥산을 사용하여 나노미터 급의 게이트를 제조한다.
도 2는 본 발명에 따른 수소화 실세스퀴옥산을 이용한 나노미터 급 게이트 제조 순서를 나타낸 것으로, 에피층이 형성된 반도체 기판 위에 초고주파 반도체 소자의 소스 전극 및 드레인 전극용 오믹 금속층을 형성하는 제 1단계; 소스 전극 및 드레인 전극 사이에 회전식 도포 방법을 사용하여 수소화 실세스퀴옥산을 적층하는 제 2단계; 전자선 묘화 장비를 이용하여 게이트 다리 패턴 부분을 제외한 전면에 수소화 실세스퀴옥산에 전자선을 노광하는 제 3단계; 노광된 수소화 실세스퀴옥산을 현상하여 수소화 실세스퀴옥산 패턴을 형성하는 제 4단계; 반도체 기판 전면에 게이트 패턴 형성을 위한 3층 구조의 양성 레지스트를 도포하는 제 5단계; 1차 노광 및 현상과정으로 게이트 머리 패턴을 형성하는 제 6단계; 2차 노광 및 현상과정으로 게이트 다리 패턴을 형성하는 제 7단계; 게이트 금속 증착 후 레지스트를 제거하는 제 8단계의 과정을 거쳐 제조된다. 본 발명의 수소화 실세스퀴옥산을 이용한 나노미터 급 게이트 제조 방법을 이하의 도면을 참조하여 자세히 설명한다.
도 2(a)는 전자가 이동할 수 있는 에피층(22)이 형성된 반도체 기판(21) 위에 초고주파 반도체 소자의 소스 전극 및 드레인 전극용 오믹 금속층(23)을 형성하는 제 1단계를 나타낸 것이다. 오믹 금속층은 반도체와 도체간의 전류의 흐름을 원활하게 하여 초고주파 반도체 소자의 소스 전극과 드레인 전극에 사용되며, 패턴 형성 후 금속을 증착함으로써 형성된다.
도 2(b)는 소스 전극 및 드레인 전극 등의 오믹 금속층 사이에 회전식 도포 방법을 사용하여 수소화 실세스퀴옥산(24)을 적층하는 제 2단계를 나타낸 것이다. 수소화 실세스퀴옥산은 유전율이 3.4 정도이고 전자빔에 민감한 반응성을 갖고 있어 전자빔에 노출된 부분이 특정한 화공약품으로 현상하는 과정에서 남게 되는 음성의 성질을 가지고 있다. 또한 전자빔에 의해 자연 경화(curing)가 이루어지기 때문에 특별한 경화 공정이 필요 없고, 해상도가 30 nm에서 50 nm 정도로 미세한 패턴 형성에 유리하다.
도 2(c)는 전자선 묘화 장비를 이용하여 게이트 다리 패턴 부분을 제외한 전면에 수소화 실세스퀴옥산에 전자선(25)을 노광하는 제 3단계를 나타낸 것이다. 수소화 실세스퀴옥산은 음성의 성질을 가지고 있기 때문에 게이트 다리를 형성하게 되는 부분을 제외한 전면에 걸쳐 노광하여 준다.
도 2(d)는 노광된 수소화 실세스퀴옥산을 현상하여 수소화 실세스퀴옥산 패턴(26)을 형성하는 제 4단계를 나타낸 것으로, 특정한 화공 약품을 사용하여 수소화 실세스퀴옥산을 현상한다. 현상용 화공 약품의 예로는 MF312가 있다. 이때 현상된 수소화 실세스퀴옥산 패턴의 크기는 수십 nm 정도이다.
도 2(e)는 게이트 패턴 형성을 위해 반도체 기판 전면에 3층 구조의 선택도가 다른 양성 레지스트 1(27), 레지스트 2(28), 레지스트 3(29)을 도포하는 제 5단계를 나타낸 것이다.
도 2(f)는 1차 노광 및 현상과정으로 게이트 머리 패턴(30)을 형성하는 제 6단계를 나타낸 것으로, 게이트 머리 패턴 형성을 위한 1차 노광 후 각기 다른 현상액을 이용하여 양성 레지스트 2(28)와 레지스트 3(29)을 현상함으로써 게이트 머리 패턴을 얻을 수 있다.
도 2(g)는 2차 노광 및 현상과정으로 게이트 다리 패턴(31)을 형성하는 제 7단계를 나타낸 것이다. 게이트 다리 패턴 형성을 위한 2차 노광 후 현상액을 이용하여 레지스트 1을 현상함으로써 게이트 머리 패턴을 얻을 수 있다. 레지스트 1의 해상도는 수소화 실세스퀴옥산의 해상도보다 낮기 때문에, 현상된 레지스트 1 패턴의 크기는 상기 4단계에서 현상된 수소화 실세스퀴옥산 패턴(26)보다 크다. 이러한 이유로 게이트 다리 패턴은 수소화 실세스퀴옥산 패턴으로 인해 수십 나노미터의 게이트 길이를 갖도록 형성할 수 있다.
도 2(h)는 게이트 금속(32)을 증착한 후 모든 양성 레지스트를 제거하여 최종 게이트를 형성하는 제 8단계를 나타낸 것이다. 반도체 소자를 제어하는 게이트를 형성하기 위해 상기 1단계에서 7단계까지에서 형성된 패턴에 게이트 금속을 증착하고 유기 용매를 이용한 양성 레지스트 제거를 통해 게이트가 형성되어진다.
상기의 수소화 실세스퀴옥산은 유기 용매에 제거되지 않기 때문에 게이트 금속 증착 후 레지스트 제거 과정에서 그대로 남아있게 되어 반도체 소자 보호를 위한 패시베이션용으로도 사용할 수 있다. 초고주파 반도체 소자는 사용 시간에 따라 소자의 특성이 저하되는 현상을 막기 위해 산화막 또는 질화막을 이용하여 패시베이션 공정을 수행한다. 이들 패시베이션 공정은 화학 기상 증착(chemical vapor deposition: CVD) 방법을 이용하여 적층되며, 게이트 제조 공정 후에 이러한 패시베이션 공정이 수행되어 반도체 소자 제조비용 및 소요 시간이 증가된다. 그러나 본 발명에 의한 수소화 실세스퀴옥산을 이용한 게이트 제조 방법은 수소화 실세스퀴옥산을 적층하여 초고주파 반도체 소자의 나노미터 급의 게이트를 제작하고, 추 가적인 패시베이션 공정 없이 수소화 실세스퀴옥산을 패시베이션용 유전 박막으로 사용함으로써 게이트 제조 공정과정에서 패시베이션 공정을 동시에 수행할 수 있어 소자 제조비용과 소요 시간을 줄일 수 있다.
또한 수소화 실세스퀴옥산의 고해상도 특성으로 30-50 nm 정도의 나노미터 급 게이트 형성이 가능하므로 높은 전류이득 차단 주파수를 갖는 소자의 제조가 용이하며, 공정이 비교적 간단하므로 매우 재현성 있고, 안정적인 게이트 제조를 가능케 한다.
이상에서 상술한 바와 같이 본 발명에 의한 수소화 실세스퀴옥산을 이용한 게이트 및 그 제조방법은 초고주파 반도체 소자의 게이트에 있어서, 음성의 성질을 가진 전자선 반응성 수소화 실세스퀴옥산을 소스 전극 및 드레인 전극 등의 오믹 금속층 사이에 적층한 후 전자선 묘화 공정을 이용하여 게이트 길이를 효과적으로 감소시켜 나노미터 급의 게이트 길이를 갖을 수 있으며, 수소화 실세스퀴옥산을 패시베이션 용도로 사용할 수 있다.
또한 공정을 비교적 간단하게 만들어 시간 및 비용절감을 통해 최대 이윤 창출이 실현 가능하며, 이러한 게이트 제조 방법은 게이트의 길이 축소가 유리하여 고성능 초고속 소자제조가 가능하며, 비용절감, 신뢰성 및 재현성에 우수한 효과가 있다.
Claims (3)
- 에피층(22)이 형성된 반도체 기판(21) 위에 초고주파 반도체 소자의 소스 전극 및 드레인 전극용 오믹 금속층(23)을 형성하는 제 1단계;소스 전극 및 드레인 전극 등의 오믹 전극 사이에 회전식 도포 방법을 사용하여 수소화 실세스퀴옥산(24)을 적층하는 제 2단계;전자선 묘화 장비를 이용하여 게이트 다리 패턴 부분을 제외한 전면에 수소화 실세스퀴옥산에 전자선(25)을 노광하는 제 3단계;노광된 수소화 실세스퀴옥산을 현상하여 수소화 실세스퀴옥산 패턴(26)을 형성하는 제 4단계;반도체 기판 전면에 3층 구조의 양성 레지스트(27)(28)(29)를 도포하는 제 5단계;1차 노광 및 현상과정으로 게이트 머리 패턴(30)을 형성하는 제 6단계;2차 노광 및 현상과정으로 게이트 다리 패턴(31)을 형성하는 제 7단계;게이트 금속(32) 증착 후 레지스트를 제거하는 제 8단계의 과정을 거쳐 제조되는 것을 특징으로 하는 수소화 실세스퀴옥산을 이용한 게이트의 제조방법.
- 제 1항에 있어서, 상기 2단계에서 수소화 실세스퀴옥산(24)을 적층하여 초고주파 반도체 소자의 나노미터 급의 게이트(32)를 제작하고, 추가적인 패시베이션 공정 없이 수소화 실세스퀴옥산을 패시베이션용 유전 박막으로 사용함으로써 초고 주파 반도체 소자의 게이트 제조와 패시베이션 공정을 동시에 수행하는 것을 특징으로 하는 수소화 실세스퀴옥산을 이용한 게이트의 제조방법.
- 청구항 제 1항 또는 제 2항에 따라 제조되어 수소화 실세스퀴옥산 패턴(26)에 맞는 게이트 길이를 갖는 것을 특징으로 하는 수소화 실세스퀴옥산을 이용한 게이트.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040077431A KR100633211B1 (ko) | 2004-09-24 | 2004-09-24 | 수소화 실세스퀴옥산을 이용한 게이트의 제조방법 및 그에의해 제조된 게이트 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040077431A KR100633211B1 (ko) | 2004-09-24 | 2004-09-24 | 수소화 실세스퀴옥산을 이용한 게이트의 제조방법 및 그에의해 제조된 게이트 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060028325A KR20060028325A (ko) | 2006-03-29 |
| KR100633211B1 true KR100633211B1 (ko) | 2006-10-11 |
Family
ID=37139117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040077431A KR100633211B1 (ko) | 2004-09-24 | 2004-09-24 | 수소화 실세스퀴옥산을 이용한 게이트의 제조방법 및 그에의해 제조된 게이트 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100633211B1 (ko) |
-
2004
- 2004-09-24 KR KR1020040077431A patent/KR100633211B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060028325A (ko) | 2006-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716761B2 (en) | Method of forming fine patterns | |
| JP4237203B2 (ja) | 不定形高電子移動度トランジスタの製造方法 | |
| KR100620393B1 (ko) | 전계효과 트랜지스터 및 그의 제조 방법 | |
| US7973368B2 (en) | Semiconductor device with T-gate electrode | |
| KR101775560B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| WO2006028577A2 (en) | Using different gate dielectrics with nmos and pmos transistors of a complementary metal oxide semiconductor integrated circuit | |
| US9711611B2 (en) | Modified self-aligned contact process and semiconductor device | |
| KR20100099335A (ko) | 무반사 유전체를 포함하는 집적회로 커패시터 및 그 제조방법 | |
| US20180175063A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100633211B1 (ko) | 수소화 실세스퀴옥산을 이용한 게이트의 제조방법 및 그에의해 제조된 게이트 | |
| US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
| KR100436566B1 (ko) | 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 | |
| KR100703998B1 (ko) | 넓은 머리를 갖는 게이트의 제조방법 | |
| KR100662118B1 (ko) | 구조물을 이용한 게이트 및 그 제조방법 | |
| KR20100000586A (ko) | 전계효과트랜지스터(초고주파 집적회로소자)의제조방법 | |
| CN115799059B (zh) | 一种GaN HEMT BCB介质双层栅制作方法 | |
| KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
| WO2023205936A1 (zh) | 半导体器件及其制备方法 | |
| JP3226808B2 (ja) | 集積回路チップを製造する方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPH07193088A (ja) | 電界効果トランジスタの製造方法 | |
| JP2004055677A (ja) | 電界効果トランジスタのゲート電極とその作製方法 | |
| KR20100067262A (ko) | 전계트랜지스터(초고주파 집적회로소자)의 제조방법 | |
| JPH038344A (ja) | 半導体装置の製造方法及びそれにより製造された半導体装置 | |
| JPS63122244A (ja) | 半導体装置における配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120910 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130927 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150828 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160905 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170904 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 13 |