JP3226808B2 - 集積回路チップを製造する方法 - Google Patents
集積回路チップを製造する方法Info
- Publication number
- JP3226808B2 JP3226808B2 JP31467196A JP31467196A JP3226808B2 JP 3226808 B2 JP3226808 B2 JP 3226808B2 JP 31467196 A JP31467196 A JP 31467196A JP 31467196 A JP31467196 A JP 31467196A JP 3226808 B2 JP3226808 B2 JP 3226808B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- gate electrode
- cvd
- integrated circuit
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
り、特に集積回路(IC)を有するサブミクロンサイズ
の半導体素子に不動態化薄膜を堆積する方法に関する。
は、半導体素子を製造するのに広く使用されている。こ
のようなプロセスは組成を制御して低温(摂氏約300
度)で非晶質誘電体被膜を生成できる。例えばSilicon
Processing for the VLSI Era,Vol. 1, "Processes Tec
hnology" ,Luttice Press, Calif.(1986) には
典型的なPECVDプロセスが詳細に記述されている。
等方性不動態化薄膜の堆積は、実用的な各種の半導体素
子の製造において必要なプロセスである。それ故、例え
ば3―5族化合物高速電子移動トランジスタの窒化珪素
不動態化膜が採用され、このようなトランジスタの長期
間特性の安定を保証している。HEMT素子の高周波動
作は、そのゲート電極に堆積する誘電体の厚さの関数で
ある。この厚さが増加するとトランジスタ素子の高周波
特性は、ゲートキャパシタンスの増加のため低下する。
約摂氏300度で行われる従来のPECVDプロセスに
おいて、ゲート電極の誘電体の厚さは、ゲート不動態化
ステップ中に堆積される膜厚だけで決定されるものでは
ない。最終的誘電体の膜厚は、製造プロセスの他のPE
CVDステップで堆積し追加された誘電性材料の厚さで
決定される。従って、例えば誘電体が堆積され、ICチ
ップ上にコンデンサが形成されるとき、この追加の材料
で最適な高周波特性用に必要とされる厚さよりも厚い不
動態化膜の厚さを追加しゲート電極を形成することにな
ってしまう(好ましくない)。非常な高周波で動作する
ようにデザインされたHEMT素子において、素子のゲ
ート電極は、サブミクロン範囲の幅しか有さない(例え
ばわずか0.1―1μmの範囲)。このような小さなゲ
ート電極の抵抗を減じ、それによりその高周波の特性を
保持するために、典型的な電極は、例えばマッシュルー
ム状に形成されている。しかし、実際には、PECVD
で堆積された不動態化膜でそのような不規則形状のゲー
ト電極の全表面を完全に当方的に被覆することは、困難
である。そしてこのような完全な不動態化なしには、例
えばゲートの非被覆部分はその後侵食され酸化されそれ
のより最終的には素子の特性に有害な影響を与えしま
う。
る。図1は従来のICチップの一部を図式的に示す。特
に図1はこのようなチップを有する従来のHEMT素子
を示している。このようなHEMT素子は3−5族化合
物半導体からなる基板を有している。さらにこの素子は
当業者に周知のように、基板を被覆する3−5族化合物
材料の層を有している。図1において、上述基板とその
上の層は参照数字10で一括して表示される。図1の周
知のHEMT素子は、InGaAs等の3―5族材料で
作られた層12も有する。
05―0.1μmである。標準の技術では、層12に開
口が゛作られて、その後従来のゲート電極14が構造の上
表面に形成される。例示の方法でゲート電極14は底部
から頂上部までチタン(Ti)、プラチナ(Pt)、金
(Au)の連続した3層で構成されている。このような
3層電極構造は当該技術分野では標準的なものである。
図1の素子は、また例えば従来の金/ゲルマニウム合金
で作られた抵抗性コンタクト16、18を有している。
コンタクト16、18は描かれたトランジスタ素子の個
々のソースとドレンコンタクトとして働く。
間のインタフェーイスの幅あるいはX方向の大きさが約
1μmより大きい場合には図1に示されるように長方形
の輪郭を有するゲート電極は十分に低い抵抗率を持ち素
子の良好な特性を達成できる。しかし、より高い周波数
(約2ギガヘルツ以上)でHEMT素子を動作させるた
め典型的にはサブミクロン幅のゲート電極が必要であ
る。しかし、このようなより高い周波数動作のためにサ
ブミクロン幅のゲート電極を有するトランジスタ素子の
デザインでは通常所望の高周波での動作を確実にできる
ような非常に高い抵抗率を呈する。これらの場合、図2
に示される一般的なタイプのゲート電極の輪郭をたより
にし必要な低抵抗率を達成する。
0と層12は図1での対応して付された番号のエレメン
トとほぼ同様である。両者間の唯一の違いは図2の層1
2の開口の幅が図1の層12の開口の幅より小さいこと
である。次に約2ギガヘルツ以上の非常に高速のトラン
ジスタに適するゲート電極20が図2の構造10の上表
面に形成される。また、図2にはソース及びドレイン電
極16と18が示されている。説明用として構造10の
表面を有するインタフェースでゲート電極20(図2)
はサブミクロンの範囲にある(約0.1―1.0μmの
範囲)。そのような狭いゲ―ト電極が十分低い抵抗率を
示し要求された高周波動作を達成することを保証するた
め拡張された部分で電極を形成することは通常用いられ
る技術である。
いサブミクロン幅のステム部分、及び拡大されあるいは
また球根状の上部部分を有する一般的にほぼマッシュル
ーム形状のゲート電極20は非常に高速なトランジスタ
動作に適する低抵抗率ゲート電極を達成するための効果
的デザインを構成する。このデザインの電極は、例えば
多層レジストを利用する周知の電子ビーム直接描画技術
によって製造される。実際には、等方性膜は図2の非常
に高周波なHEMT素子に堆積されるものである。この
ような素子、特に小さな不規則な形状のゲート電極の全
表面を被覆することは相当に難しい課題である。さらに
事実、従来のPECVDプロセスによる図2の電極20
を不動態化する試みは電極の表面を部分的にだけ被覆す
る結果になった。
膜22は、例えば従来のPECVDステップにおいて描
画された素子に堆積されたシリコン窒化物から作られ
る。例えば、膜22は約0.08μmの厚みを有する。
図に示されるように、不動態化膜22はゲート電極20
の全表面を当方的には被覆しない。特に、膜22がマッ
シュルーム形状のゲート電極20のステム部分及び球状
部分の下部を被覆することに失敗した様子を示してい
る。さらに、従来のPECVDステップにおける図2の
誘電体膜22の堆積は一般に使われていたレジスト材の
ガラス遷移温度(典型的には約摂氏130度未満)を超
えている温度(例えば約摂氏300度)で典型的には行
われる。従って、誘電性材料料の相対的に厚い追加の層
が描画されたICチップの他の部分に堆積される次のP
ECVDプロセスの間にゲート電圧20を有するHEM
T素子を従来のレジスト材で被覆することは現実的でな
い。
終的な厚さはもとから堆積されている膜の厚さを超える
のはさけ難い。従って、例えPECVDプロセスでゲー
ト電圧20を完全に当方的に被覆することが達成できて
も、誘電体により素子を被覆するのに十分に薄い最終的
誘電体の厚さを達成し、非常に高速の動作を保証するこ
とは不可能である。
性不動態化薄膜をサブミクロンの素子に堆積する他の方
法を考案する努力を続けている。もしそのような努力が
成功するなら、この努力により非常な高周波で動作する
ようにデザインされた素子の特性と信頼性は改善され
る。
電子サイクロトロン共鳴(ECR)の原理に基づく高イ
オン密度ソースは、ICチップの半導体素子上に不動態
化膜を当方的に堆積するCVDプロセスに用いられる。
このECR−CVDプロセスは、プロセスに採用される
レジスト材のガラス遷移温度(典型的には摂氏約130
度未満)未満の温度で実行される。結果として不動態化
膜を含みレジスト材を素子をマスクするのに使用でき、
一方追加の誘電体がECR−CVDプロセスでICチッ
プに堆積される。後に、従来のリフトオフステップにお
いて、レジストとレジストの上に被覆される追加の誘電
性材料を除去することができる。
−CVDシステムでサブミクロンサイズのゲート電極を
有する素子に等方性不動態化薄膜を堆積させる。説明用
としてゲート電極はマッシュルーム形状で具体化されて
いる。また、ICチップの他のパーツにおいて必要な追
加の誘電体層もECR―により堆積されている。さら
に、相対的に低い温度(例えば室温摂氏約100度)で
ECR―CVDステップを実行できるで、約摂氏130
度未満のガラス遷移温度を有する周知の多種多様のフォ
トレジスト、電子ビームレジスト、またはX線レジスト
を追加の誘電性材料をリング堆積するのに用いることが
できる。そのようなレジスト材は標準のリフトオフプロ
セスにおいて後に取り去ることができる。そのような方
法において、非常に高速な素子動作に適する等方性不動
態化薄膜を堅実に実現できる。
エレメントは、図2で示される構造と同一で同じ部分に
は同じ参照数字が付されて明示されている。さらに、図
3には、例えばシリコン窒化物、すなわちSiNxでx
は約1.2から1.4の間の値を持つような適当な誘電
性材料で作られている。SiNxで作られたこのような
膜、あるいは例えばシリコン、二酸化シリコン、シリコ
ン酸沸化物、シリコン酸窒化物で作られた誘電体膜が等
方性の目的のため半導体技術分野では広く用いられてい
る。本発明によると、図3において示されたSiNxの
一群はECR−CVDステップでICチップの全ての上
表面に堆積される。
にデザインされた特定の説明用HEMT素子は等方性膜
24の厚さがわずか約80nmである。図3のゲート電
極20のステムと下部の表面は図2に対応する部分と違
って、完全に等方性薄膜により覆われている。先に述べ
たようにECR−CVDは、典型的には従来のECR−
CVDプロセスと関連する低温で特徴付けられた堆積プ
ロセスである。また、ECR−CVDは、典型的にPE
CVDより数倍大きい振幅である有利なイオン密度で特
徴付けられ、一方PECVDよりずっと低い電子とイオ
ンエネルギーを呈する。ECR−CVDはPECVDに
関係する低圧のプロセスであり、またPECVDより少
なくとも2桁大きい振幅の命令であるイオン平均自由パ
スにより特徴付られている。
Dにより堆積された誘電性薄膜10は不規則形状の素子
さえ確実に等方性に被覆し、一方下表面への損害は最小
限にとどめる。例示の方法によれば、図3の構造の上表
面に完全に等方性膜24を堆積するのに用いられるCV
Dプロセスは、約1―2ミリトールの範囲の圧力で実施
され、上述のように重要なのは室温―約摂氏100度の
範囲で実行されることである。説明用として、被覆され
る素子は従来のECR−CVDの反応室の陰極に固定さ
れたクゥーツキャリアに置かれる。イオンエネルギーは
13.56メガヘルツバイアスを素子に重ね合わせるこ
とで制御できる。
ガヘルツで約100―1000ワットに設定されたマイ
クロ波パワーによって操作される。これら特有の説明の
ための条件のもとでは、窒素、構成ガスとして窒素、ヘ
リウム、アルゴンで希釈されたシラン、 SiNxを用
いることで1分あたり約4―8nmの割合で堆積され
る。前記のECR―CVDステップの後に、図3の等方
性膜24が従来の技術によりパターン化される。特に膜
24はエッチングされ、そこから活性素子を被覆してい
ない部分を除去する。その結果、図4に示されるように
エッチングの後残留する図3の膜24の一部は電極1
6、18、20を有するHEMT素子を被覆する。図4
において、この不動態化膜24の残留部分は参照数字2
6によって明示される。
で表される部分的なICチップの層12に作ると仮定す
る。その目的のために、標準の金属被覆構造が従来周知
の技術で形成される。金属被覆膜構造が図5に図示さ
れ、参照番号28で示される。この部分28は上述コン
デンサの1個のプレ―トを構成している。説明のため、
プレート28のY―方向の厚さは約1μmである。ま
た、例えばプレート28は底部から頂上部までTi,P
t、Auの連続した従来の3層を有している。次に、本
発明によれば、上述注目のコンデンサの誘電体を形成す
る前に、約摂氏130度未満のガラス遷移温度を有する
標準レジスト材の層はICチップの活性素子を被覆する
従来の方法で形成される。
電極16、18、20を有するHEMT素子を被覆し、
完全に包囲する。後に、標準の誘電性材料料の被覆層3
2は図5の構造の上表面に堆積されている。この材料の
部分は描画されたICチップに形成されたコンデンサの
誘電体層を構成している。この層32の厚さは例えば約
150nmである。本発明によれば、追加された比較的
厚い誘電体の層32が前述のタイプのECR−CVDス
テップで堆積される。
されるので活性素子を被覆する保護レジスト部分は堆積
中そっくりそのまま保たれる。その結果追加の誘電体層
32は描画された活性的な素子を被覆する事前に形成さ
れた不動態化薄膜26と分離されており、かつこの薄膜
26に加算されない。次に例えばアセトンのような溶媒
を用いて図5のレジスト部分30とこの部分30を被覆
する誘電体層32は従来のリフトオフステップで除去さ
れる。リフトオフステップ後に残留する誘電体層32の
部分は図6の参照番号34で示される。前に示したよう
に、この残留部分34は、前記導電性プレート28を有
するコンデンサの誘電体を構成している。
術により注目のコンデンサの他の導電性の電極36が形
成されている。説明用としてTi、Pt及びAuを有す
る従来の3層に金属被覆された構造を有する電極36を
有する。例えば電極36は全体の厚さ約1―2umであ
る。従って、本発明によれば、特定し説明に役立つよう
詳述したように、等方性不動態化誘電性薄膜がECR−
CVDで不規則な形状のサブミクロンサイズのゲート電
極を有する非常に高周波のHEMT素子に堆積される。
さらに、適切な追加の誘電性薄膜がそのような素子を有
するICチップ上にECR−CVDでその後に堆積され
たときでも、不動態化薄膜がレジスト被覆により効果的
に保護され、またそれにより追加の堆積ステップ中に厚
みを増すことのを抑制する。
で除去される。ECR−CVDステップ中に平板にシリ
コン窒化物の層を堆積するのに適する広範な条件は、"K
inetics and Compositional Dependence on the Microw
ave Power and SiH4/N2, FlowRatio of Silicon Nitrid
e Deposited by Electron Cyclotron Resonance Plasma
s" by M. J. Hernandez et al, J, Electrochem. Sec.,
Vol. 141,No. I I, November 1994, pages 3234-3237.
に詳述されている。
物の等方性不導態化誘電性薄膜を十分低い温度(室温な
いし摂氏約100度)で、不規則な形状のサブミクロン
幅のゲート電極の全面に堆積できECR−CVDプロセ
スでその後堆積から膜を保護するのに従来のレジスト材
を使用して誘電体のが可能になり、そしてレジスト材は
後のリフトオフステップで除去されるという創造的発見
を示唆するものはそこにはない。
らゆる不規則な形状のサブミクロンサイズの素子に非常
な等方性誘電体の薄膜を形成することが可能である。
子の簡素化した概略図である。
略図で、素子臨界部分をPECVD堆積不動態化膜で被
覆するのに失敗した例を説明するものである。
に示す高周波用半導体素子に堆積した等方性不動態化膜
を示す。
の後のステップを図式的に示す。
の後のステップを図式的に示す。
の後のステップを図式的に示す。
の後のステップを図式的に示す。
Claims (7)
- 【請求項1】 サブミクロンサイズの不規則形状のエレ
メントを有する半導体素子を具備した集積回路チップを
製造する方法において、 (A) ECR−CVDにより、等方性誘電体膜(2
4)を堆積し、エレメント(16,18,20)の全表
面を被覆するステップ(図3)と、 (B) 前記誘電体膜にパターン化されたレジストを形
成するステップ(図4)と、 (C) 前記レジストのガラス遷移温度未満の温度で、
前記パターン化されたレジスト表面を有する全表面にE
CR−CVDにより追加の誘電体層を堆積するステップ
とを有することを特徴とする集積回路チップを製造する
方法。 - 【請求項2】 (D) パターン化されたレジストをリ
フトオフするステップを更に有し、前記レジスト表面上
の追加の誘電性材料を除去することを特徴とする請求項
1の方法。 - 【請求項3】 前記半導体素子のエレメントが、HEM
T素子のゲート電極を有することを特徴とする請求項2
の方法。 - 【請求項4】 前記ゲート電極は、ステム部分と球根状
の部分を有し、前記ステム部分は、0.1―1μmの範
囲の幅を有することを特徴とする請求項3の方法。 - 【請求項5】 前記誘電体膜は、SiNxを含有し、x
が1.2―1.4の値を有することを特徴とする請求項
4の方法。 - 【請求項6】 前記(D)リフトオフステップ後、前記
半導体素子表面に残留する追加の誘電体層がコンデンサ
誘電体を構成することを特徴とする請求項5の方法。 - 【請求項7】 複数の素子を有し、この各々の素子がサ
ブミクロン幅のステム部分を持ったゲート電極を有する
集積回路チップを製造する方法において、 (A) ゲート電極の全表面にECR−CVDにより等
方性不動態化誘電体膜を堆積するステップと、 (B) 前記各々のゲート電極を被覆しパターン化され
たレジストを有する保護層を形成するステップと、 (C) 前記レジストのガラス遷移温度未満の温度で、
ECR−CVDにより、前記集積回路チップの全表面に
追加の誘電体材料を堆積するステップと、 (D) 前記レジストを被覆する追加の誘電体材料と一
緒にパタン化されたレジストを前記集積回路チップから
除去するリフトオフステップとを有することを特徴とす
る集積回路チップを製造する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31467196A JP3226808B2 (ja) | 1996-11-26 | 1996-11-26 | 集積回路チップを製造する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31467196A JP3226808B2 (ja) | 1996-11-26 | 1996-11-26 | 集積回路チップを製造する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163196A JPH10163196A (ja) | 1998-06-19 |
JP3226808B2 true JP3226808B2 (ja) | 2001-11-05 |
Family
ID=18056153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31467196A Expired - Lifetime JP3226808B2 (ja) | 1996-11-26 | 1996-11-26 | 集積回路チップを製造する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3226808B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008282997A (ja) * | 2007-05-10 | 2008-11-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1996
- 1996-11-26 JP JP31467196A patent/JP3226808B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008282997A (ja) * | 2007-05-10 | 2008-11-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH10163196A (ja) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
JP3553535B2 (ja) | 容量素子及びその製造方法 | |
US5812364A (en) | Capacitor | |
JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
CA1307054C (en) | Field effect transistor and method of forming a mask pattern for the production of transistor | |
US5702566A (en) | Conductive photoresist to mitigate antenna effect | |
US6596609B2 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
US4892845A (en) | Method for forming contacts through a thick oxide layer on a semiconductive device | |
US5620909A (en) | Method of depositing thin passivating film on microminiature semiconductor devices | |
US6251796B1 (en) | Method for fabrication of ceramic tantalum nitride and improved structures based thereon | |
JP3202657B2 (ja) | 半導体装置の製造方法 | |
JP3226808B2 (ja) | 集積回路チップを製造する方法 | |
JPH07176544A (ja) | 半導体装置およびその製造方法 | |
US20030077898A1 (en) | Self-aligned fabrication method for a semiconductor device | |
KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
CN110047799A (zh) | 半导体器件的制造方法及半导体器件 | |
WO2023205936A1 (zh) | 半导体器件及其制备方法 | |
JP3532812B2 (ja) | 化合物半導体装置及びその製造方法 | |
KR100668221B1 (ko) | Mim 캐패시터 형성 방법 | |
JP2950059B2 (ja) | 半導体装置の製造方法 | |
US20050136664A1 (en) | Novel process for improved hot carrier injection | |
JPH11233527A (ja) | 半導体装置及びその製造方法 | |
JPS62299033A (ja) | 半導体装置の製造方法 | |
JPH03135071A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |