TWI517350B - 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法 - Google Patents

用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法 Download PDF

Info

Publication number
TWI517350B
TWI517350B TW098142870A TW98142870A TWI517350B TW I517350 B TWI517350 B TW I517350B TW 098142870 A TW098142870 A TW 098142870A TW 98142870 A TW98142870 A TW 98142870A TW I517350 B TWI517350 B TW I517350B
Authority
TW
Taiwan
Prior art keywords
wires
high power
semiconductor device
semiconductor substrate
dielectric layer
Prior art date
Application number
TW098142870A
Other languages
English (en)
Other versions
TW201030933A (en
Inventor
珍Ｍ 鮑雷
阿雅德 葛漢南
Original Assignee
飛思卡爾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 飛思卡爾半導體公司 filed Critical 飛思卡爾半導體公司
Publication of TW201030933A publication Critical patent/TW201030933A/zh
Application granted granted Critical
Publication of TWI517350B publication Critical patent/TWI517350B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Description

用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法 發明領域
此發明有關於用於無線應用之高功率半導體裝置及用以形成用於無線應用之高功率半導體裝置之方法。
 發明背景
高功率半導體裝置，諸如高功率電晶體裝置及高功率積體電路(IC)，用於要求在高功率下操作的無線裝置及系統。例如，高功率射頻(RF)電晶體裝置用於一蜂巢式網路之基站之功率放大器裝置中且被要求具有從大於5瓦特至幾百瓦特的一操作範圍且頻率從幾MHz至幾GHz。
傳統地，該高功率射頻電晶體裝置之主動區域在一半導體基板上形成且線或線結合用以將該裝置之該主動區域連接至形成該裝置之外部的連接之輸入及輸出引線且連接至輸出與輸入阻抗匹配網路中的阻抗匹配組件。該等阻抗匹配網路用以增加該功率射頻電晶體裝置之該等輸入及輸出阻抗且提供給它們盡可能接近操作功率及頻率範圍所要求的阻抗(50Ω)。典型地，阻抗匹配網路包括一般被印刷在一半導體或絕緣基板上的電容器及在該等輸出與輸入阻抗匹配網路中不僅作為連接體而且作為電感器的該等線結合。一線結合之電感藉由該線結合的長度、高度和形狀及鄰近的線結合之間的耦接被判定。因此，該等線結合之組態與其他阻抗匹配組件之組態一起被選定以確保該功率射頻電晶體裝置之該輸入與輸出處之合適的阻抗匹配。例如，一功率為120/150W之功率電晶體裝置在2GHz下通常需要多於100個具有預定的高度、長度及形狀之線結合。
在高功率及頻率下，藉由各該線結合及與鄰近的線結合之耦接而形成的每個電感器之實際值中的任何變化，可影響藉由該等阻抗匹配網路所提供的該阻抗匹配且因而影響該功率裝置之性能。因此，為了最佳化一功率裝置之性能，該等線結合之該組態(例如，高度、長度及形狀)需要在製造期間被良好地控制。
隨著新無線通訊系統要求更嚴格的且更高可重複性的性能以處理線性化及高效率放大器架構，為了符合此等系統之該等需求，由於製造公差所引起的此等線結合之該實際電感的可接受的變化的量將降低。例如，藉由具有一公差為+/-50μm(針對目前的工具該公差不是公差的一非典型位準)的一線結合工具而形成的線結合之電感中的變化可導致該裝置不能滿足新系統之該等需求。
在Microwave Symposium Digest,1999 IEEE MTT-S international，第4卷，發行1999，第1897-1900頁中的由NJ. Pulsford、JTM. van Beek、MHWM. van Delden、A. Boogaard及RF. Milsom所著的名稱為「Passive Integration on Si for RF Circuits in Wireless Applications」的一文獻描述了將高品質因數電感器及電容器整合在一高歐姆矽基板上以形成一被動整合晶粒以便在射頻無線應用中提供整合低損耗共振器及匹配電路之可能性。此配置包括在該高歐姆矽基板上形成的一底部金屬層(200nm)、一薄電介質層(200nm)及覆蓋該電介質層而形成的一頂部金屬層(7μm)。無主動裝置在該高歐姆矽基板內被整合。該被動整合晶粒使用標準多晶粒封裝技術與該主動矽晶粒相組合。
藉由將一單獨的高歐姆晶粒上的該等電感器及電容器整合至該主動區域，改進裝置性能的一較高的Q因數可被實現。但是，此配置需要兩個單獨的晶粒，其中一晶粒由高歐姆矽形成。這增加了製造此裝置的成本及複雜性。此外，當該操作功率低時(<3W)，所描述的該整合配置由於該高歐姆基板而提供足夠低的損耗性能，但是由於透過該200nm電介質層及7μm金屬線的該等損耗，此配置的電介質及電阻性損耗對於較高的功率(>5W)將過高，因此將電感器整合在一晶粒上之此配置不能用於在大於5W的功率下操作的高功率裝置。
由J. Hacker、W. Ha、C. Hillman、M. Urteaga、R. Pierson及B. Brar所著的名稱為「Compact InP HBT Power Amplifiers Using Integrated Thick BCB Dielectrics」的一文獻描述了使用15μm厚層的苯并環丁烷(BCB)電介質以提供具有與習知的被直接置於該半導體基板上的微帶傳輸線相比更小尺寸的低損耗毫米波傳輸線。所描述的該技術用於低功率(1.1W)積體電路且不能用於高功率裝置(>5W)因為由於該等薄金屬層(μm範圍或更小)，電阻性損耗將過高。因此，此種配置無法用於在大於5W之功率下操作之高功率裝置。
 發明概要
本發明提供在附加的申請專利範圍中所描述的用於無線應用的一高功率半導體裝置及用以形成用於無線應用的一高功率半導體裝置的一方法。
本發明之特定實施例在該等附屬申請專利範圍中提出。
參照本文所描述的該等實施例，本揭露之此等層面及其他層面將變得顯而易見且被明瞭。
圖式簡單說明
本揭露之進一步的細節、層面及實施例將參閱圖式僅以舉例的方式被描述。該等圖中的元件被簡單而清晰地說明且不一定依比例來繪製。
第1圖是一已知的高功率半導體裝置的部分的一俯視圖的一簡化圖。
第2圖是在第1圖中所顯示的該高功率半導體裝置的一簡化的等效電路圖。
第3圖是在第1圖中所顯示的該高功率半導體裝置的一部分的一簡化的截面圖。
第4圖是依據本揭露的一實施例的一示範性高功率半導體裝置的一部分的一簡化的截面圖。
第5圖是依據本揭露的一實施例的該示範性高功率半導體裝置的部分的一俯視圖的一簡化圖，其部分顯示於第4圖中。
第6圖是在第4圖中所顯示的該高功率半導體裝置的部分的範例的一簡化的俯視圖，其顯示具有不同形狀的導線。
第7-11圖是依據依據本揭露的一實施例的一示範性方法的在不同的製造階段的第4圖的該高功率半導體裝置的一部分的示意截面圖。
第12圖是一圖形，其顯示依據在第7-11圖中所顯示的該方法所形成的一導線的Q因數隨頻率的變化。
 較佳實施例之詳細說明
在隨後的描述及該等圖中，某些區作為一特定的材料、傳導性及/或類型被識別。但是，這僅為了方便解釋且不欲被限制。熟於此技者將基於本文所給定的描述了解各種半導體材料可被使用且該裝置之各種區之摻雜可被改變以獲得不同的裝置功能。
本揭露將參照一高功率射頻電晶體裝置被描述。將了解的是本揭露既不限於電晶體裝置，也不限於射頻裝置且同樣適用於其他高功率半導體裝置，諸如一高功率射頻或微波積體電路，其包括，例如在相同基板上的兩個或多個高功率電晶體裝置。
首先參閱第1圖，一傳統的高功率電晶體裝置100包括一主動區域或晶粒102、用以使該裝置能夠耦接至外部組件的一輸入引線104及一輸出引線106、作為輸入與輸出阻抗匹配網路的一部分的電容器裝置108、109及將該主動區域102耦接至該等電容器裝置108、109之線結合110、111、將該主動區域102耦接至該輸出引線106之線結合112，及將該電容器裝置108耦接至該輸入引線104之線結合114。主動區域或晶粒102、電容器108及109附接在一金屬及傳導表面103上。在某些實例中，電容器108及109可如該主動區域102一樣在相同的半導體基板上形成。
第2圖顯示在第1圖中所顯示的該高功率電晶體裝置100的該部分的一簡化的等效電路圖。該等線結合114、110在也包括電容器108的一輸入阻抗匹配網路200中作為電感器214、210。該等線結合111及112在也包括電容器109的一輸出阻抗匹配網路202中作為電感器211、212。
第3圖是第1圖之該高功率電晶體裝置100的部分的一示意截面圖。該主動區域或晶粒102及該電容器109均附接(例如，焊接)至該金屬及傳導表面103。該主動區域或晶粒102包括提供藉由該功率電晶體裝置100的第2圖中的電晶體220表示的該等電晶體功能的各種材料的區及/或層。線結合111在該主動區域或晶粒(例如，該電晶體裝置220之汲極區)與該電容器109之間提供一連接。該等線結合111提供該裝置100的該輸出阻抗匹配的一電感部分。
當該電晶體裝置100操作功率增加時，該功率裝置之該阻抗降低，因此針對高功率裝置，改進性能可藉由安排該阻抗匹配以從該裝置100之該主動區域102附近開始而實現。這意味著該等線結合110、111及112之電感的該等變化與在該等線結合114中的變化相比，對該阻抗匹配具有一較大的影響。此外，與該等引線(如線114)之連接，實際上可被製成很短以至於它們在電感的變化可忽略不計。
如介紹中所論述的，該等線結合之該電感取決於該等線結合之該組態：即該等線結合之該高度、長度、形狀及鄰近的或相鄰的線結合之間的該耦接。該製造裝置中的該等線結合之該電感的該實際值可由於，例如製造差異化而改變且可影響該裝置100內的該阻抗匹配。為了確保可靠的裝置性能，該等線結合之該製造，特別是作為阻抗匹配組件而使用的該等線結合之該製造，應被精確地控制。
現在參見第4圖，其顯示依據本揭露的一實施例之用於無線應用的一高功率半導體裝置400的一範例的部分。在第4圖中所顯示的該高功率半導體裝置包含一半導體基板402，該半導體基板402包括該高功率半導體裝置的一主動區域404。在第4圖中所顯示的該範例中，該高功率半導體裝置400是一射頻功率電晶體裝置，其中該主動區域404包括提供藉由該功率電晶體裝置400的第4圖中的該電晶體符號406所表示的該等電晶體功能的在該半導體基板402中形成的各種材料的區及/或層。
在一範例中，一傳導層425，諸如一金屬層，在該半導體基板402的一底表面上被提供且該金屬層425被焊接或以其他方式耦接至一傳導層403。該傳導層403可以是該高功率電晶體裝置的一金屬凸緣。該金屬層425可以是一接地平面。
如本文所描述的，高功率裝置包括可在大於5瓦特功率位準下操作且可用於從幾MHz至幾GHz的無線應用操作的裝置。
該高功率半導體裝置400進一步包含在該半導體基板上形成的接觸區408、409，該等接觸區408、409提供與該高功率半導體裝置之該主動區域之接觸。在第4圖中所顯示的該接觸區408可以是，例如一汲極接觸區且接觸區409可以是一閘極接觸區。各該接觸區408、409可包含在該半導體基板402的一上表面410上形成的一金屬接觸墊。該高功率半導體裝置400可進一步包含摻雜區(未顯示)，其在該半導體基板402內形成，從位於上表面410的該等接觸區408、409延伸以提供改進的歐姆接觸。該高功率半導體裝置400進一步包含覆蓋該半導體基板的一部分而形成的一電介質層412、用以將一外部的連接提供給該高功率半導體裝置400的一引線或至少一引線(例如，在第5圖中所顯示的引線500，及/或引線502)及在該半導體基板402上形成的且在該高功率半導體裝置的該主動區域404與該引線500、502之間的一阻抗匹配網路510、512。該阻抗匹配網路510、512包括導線414，第4圖中僅顯示該等導線414中的一引線，該等導線414在該電介質層412上形成且耦接至該等接觸區408，用以提供對該主動區域404之該等接觸區408之高功率連接且針對阻抗匹配具有一預定的電感。
在第4圖中所顯示的該範例中，該導線414藉由在該電介質層412中形成的延伸至該接觸區408的一開口或介層孔418電氣連接至該接觸區408。在該開口418內形成的傳導材料，諸如一金屬，提供將該導線414耦接至該接觸區408的一傳導區。
該高功率半導體裝置400可進一步包含一屏蔽層416，該屏蔽層416在該半導體基板402與該電介質層412之間形成，以降低經過該半導體基板402的EM損耗。在一範例中，該屏蔽層416是一金屬層，諸如一鋁層，具有大約1微米的一厚度。該屏蔽層416可使用與針對該高功率半導體裝置400用於頂部金屬化相同的該等相同的製程步驟(例如，用以形成該等接觸區的該金屬2製程)或與用以形成該等導線414相同的該等相同的製程步驟在該半導體基板402的該上表面410上形成。該屏蔽層416可或可不連接至該底傳導層425。在一些實例中，藉由將該屏蔽層416連接至作為一接地平面的該底傳導層425，該半導體基板402與該等導線之隔離可被改進，有助於降低EM損耗。
在第4圖中所顯示的該範例中，該阻抗匹配網路進一步包含另一阻抗匹配組件，該阻抗匹配組件在該半導體基板402上形成且在該引線500、502與該等接觸區408之間。該導線414至少在該等接觸區408與該阻抗匹配組件之間延伸。在一範例中，該阻抗匹配組件包括一電容器，該電容器在該半導體基板402上形成或作為該半導體基板402的一部分而形成且藉由該電容器符號422來表示。該導線414在該主動區域404之該接觸區408與該電容器422的一接觸區420之間提供一連接。應了解的是該等導線414可在該主動區域404之該等接觸區408與該阻抗匹配網路的至少另一組件及/或該引線500、502之間提供高功率連接，該引線500、502提供一外部的連接給該高功率半導體裝置用以使該裝置耦接至外部組件。因此，該等導線414覆蓋該半導體基板402之該上表面410的一部分而延伸且不延伸超出該半導體基板之該上表面或不延伸至該半導體基板之該上表面以外。該部分的範圍將取決於該等導線414是否剛好在該等接觸區408與該阻抗匹配網路之其他組件之間形成，或在該等接觸區408與該引線500、502之間形成，或在該等接觸區408與該阻抗匹配網路之其他組件之間形成且在該阻抗匹配網路之該等其他組件與該引線500、502之間形成。儘管未在第4圖中顯示，以與導線414相似的方式在一電介質層上形成且耦接至該主動區域404之該等接觸區409之導線可在該等接觸區409與阻抗匹配網路之組件及/或將一外部的連接提供給該高功率半導體裝置的一引線之間提供高功率連接。該電介質層412可或可不覆蓋該裝置400之該主動區域404。
為了降低經過該電介質層412及該半導體基板402的該等損耗及經過在高功率下的該等導線414的該等損耗，各該電介質層412及導線414之組態參數被選定以至於該等導線414之該Q因數可在功率大於5瓦特且在2GHz下超過40，例如，該等導線中的至少一導線具有小於1nH(毫微亨利)的一電感。該電介質層412之該等組態參數對該Q因數產生影響，該等組態參數包括，例如，該電介質層412之厚度413、形成該電介質層的該材料之電容率，及該電介質層412之損耗正切。該厚度被判定，例如，藉由模擬。該等導線414之該等組態參數對該Q因數產生影響，該等組態參數包括，例如，該等導線414之面積(例如，厚度415)，及形成該等導線的該材料之電阻率。例如，該等導線414之該材料被選定以至於該電阻率盡可能低。該厚度被判定，例如，藉由模擬。針對該電介質層412及該等導線414之該等組態參數的需求可做為該半導體基板402之該電阻率之一函數而改變。
在將在下文中更加詳細地描述的一範例中，該電介質層412可在一矽基板上形成且可包含具有大於60微米的一厚度的一層SU-8電介質材料(基於藉由MicroChem公司所供應的EPON SU-8環氧樹脂的一環氧型近-紫外線負光阻)且該等導線414由銅形成且至少一導線具有大於30微米的一厚度。在這種情況下，在2GHz下為40的一Q因數甚至可在一很低電阻率的半導體基板(小於0.05ohm cm)上且針對功率位準超過100瓦特實現。
第5圖是一高功率半導體裝置400的一範例的一簡化的透視圖，其部分在第4圖中顯示，依據可包括封裝及構裝的最終製程步驟之前的本揭露的一實施例。在第5圖中所顯示的該範例中，該高功率半導體裝置包含將外部的連接提供給該裝置400的一輸入引線500及一輸出引線502、在該輸入引線500與該裝置400之該主動區域404之間形成的阻抗匹配網路512，及在該裝置之該主動區域404與該輸出引線502之間形成的阻抗匹配網路510。在一範例中，該等阻抗匹配網路510及512藉由諸如第4圖中的線414的導線連接至該主動區域404之該等接觸區408、409(在第4圖中所顯示)。由於該等導線414之該電感，該等導線414是該等阻抗匹配網路510、512之組件。該等阻抗匹配網路510、512每個可進一步包括至少一其他阻抗匹配組件，諸如在第4圖中所顯示的電容器422及/或其他導線，諸如導線414。該等阻抗匹配組件可包括，附加地或可選擇地，在該半導體基板402上形成的電容器422、未在第5圖中所顯示的其他組件，諸如在該基板402上形成的其他電容器。在第5圖中所顯示的該範例中，該等阻抗匹配網路510、512分別經由線結合504及506連接至該輸入引線500及輸出引線502。但是，如上所述的該等導線414可在該主動區域404之該等接觸區與該等網路510、512之其他阻抗匹配組件及/或該等輸入引線500及/或輸出引線502之間提供高功率連接。
在該等阻抗匹配網路510及512與該等輸入引線500及輸出引線502之間之該等連接被定位在遠離該裝置之該主動區域404，因此，對該阻抗匹配無影響或產生較小影響。此外，此等線可被製成很短，以進一步降低它們的影響。因此，線結合可被用於此等連接或如上所述，此等連接還可藉由導線或藉由其他方式而形成。但是，該等導線414不延伸超出該半導體基板402之該上表面410之外或不延伸至向該半導體基板402之該上表面410以外。
作為線結合的另一配置，一示範性配置(未顯示)可使該引線覆蓋該高功率半導體裝置之該半導體基板之該上表面的一部分而延伸且超出該上表面之外或向該上表面外面延伸以提供一外部的連接。該引線與該半導體基板重疊的部分可接著耦接至該半導體基板，例如耦接至該阻抗匹配網路(例如，該阻抗匹配網路之該等導線或該等其他組件)，該阻抗匹配網路耦接至該等接觸區。在該引線與半導體基板(例如，該阻抗匹配網路)之間的該耦接可經由帶狀物、塊狀物(例如，如在覆晶配置中)或藉由一力(例如，壓力)維持該引線與該阻抗匹配網路之一組件接觸或藉由任何其他合適的耦接方式。
每一導線，諸如在第5圖中的該等阻抗匹配網路510及512中所使用的導線414，具有某一電感，如藉由在第4圖中所使用的該電感器符號所示。因此，該等導線作為連接至該裝置之該主動區域404之連接而使用且還作為電感阻抗匹配組件而使用，若其與其他阻抗匹配組件(諸如該等電容器422)一起使用可提供阻抗匹配。該等導線因此被配置以具有用於阻抗匹配之一預定的電感。藉由該等導線414所提供的該預定的電感可能取決於所使用的該等導線的數目、每一導線覆蓋該電介質層412而延伸的每一導線的形狀、每一導線的大小(例如，每一導線的寬度及長度)及該電介質層412的性質及厚度。例如，該等導線414中的至少一導線可具有小於1毫微亨利的一預定的電感。該等導線414中的至少一導線之該預定的電感可在100pH(微微亨利)範圍內。
第6圖顯示當該等導線414覆蓋該電介質層412而延伸時可用於第4圖之該等導線414的不同形狀的範例。導線602連接至半導體裝置600之主動區域604。所使用的該形狀可被選定以最佳化鄰近的導線之間的耦接以提供該預定的電感。眾所周知，線與導線之間的耦接可對一裝置之性能產生影響。典型地，為了最佳化裝置性能，鄰近的線或導線之間的組態被配置使得鄰近的不同的線或導線之間的該耦接基於需求可增加或減少。同樣地，不同功能及承載不同電流或信號的線之間的耦接根據需求可被調整以改進裝置性能。例如，針對藉由第6圖中的參考編號606所表示的該功率半導體裝置，至少兩鄰近的導線602位在附近且具有實質地相同的形狀，使得該等導線602橫跨該電介質層以一s形蜿蜒路徑一起延伸。該等導線602之相互靠近及該s形蜿蜒路徑在此範例中使用以增加該等導線602之間的耦接。
依據本揭露的一實施例形成用於無線應用的一高功率半導體裝置的一方法的一範例現在將進一步參閱第7-11圖而被描述。為了簡化，僅用以耦接至該裝置之該主動區域之接觸區的在一電介質層上形成導線將被描述。將了解的是在一功率半導體裝置之製造中使用的其他步驟，諸如形成該裝置之該主動區域，是眾所周知的，因此將不在本文進一步描述。
如第7圖中所示，一半導體基板700被提供，其包括一高功率半導體裝置的一主動區域。該主動區域藉由第7圖中的該參考數字702被標示。在一範例中，當該高功率半導體裝置是一射頻功率電晶體裝置時，該主動區域702包括在該半導體裝置700內形成的提供該等電晶體功能的各種材料的區及/或層。本文所描述的該半導體基板可以是任何半導體材料或材料的組合，諸如氮化鎵、碳化矽、砷化鎵、絕緣層上覆矽、矽、單晶矽，或任何其他類型的半導體材料，及上述之組合。一摻雜區704可在該半導體基板700內形成，從該半導體基板700的一表面706延伸。在一範例中且如第7圖中所示，一保護層708，可以是一氮化矽層或相似層，覆蓋該半導體基板700之該表面706而形成以作為一絕緣體且被圖形化及蝕刻以提供延伸至該摻雜區704的一開口710。金屬接著沈積進入該開口710以便提供一接觸區712，其提供與該主動區域702的接觸。將了解的是儘管第7圖中僅顯示一接觸區，多個這樣的接觸區712可覆蓋該半導體基板700之該表面706而形成。
第8圖中，一電介質層714接著覆蓋該半導體基板700及接觸區712而形成。該電介質層714可由諸如SU-8的電介質材料的一層而形成，該SU-8電介質材料是基於藉由MicroChem公司供應的EPON SU-8環氧樹脂的一環氧型近-紫外線負光阻且可在該半導體基板700上旋塗或在該半導體基板700上成長。其他電介質材料可被使用，諸如正光阻材料。
當導線靠近一半導體基板而形成時，由於經過該半導體基板的電介質損耗且由於該等導線的歐姆損耗之EM損耗，可顯著地影響裝置性能。為了降低經過該半導體基板700的EM損耗，該電介質層714被配置為一厚層。在使用具有一相對較低的電阻率為10毫歐姆cm的一矽基板的一範例中，該電介質層714可具有大於60微米的一厚度715。該電介質層714的最小厚度，被要求以確保該裝置符合基於EM損耗的該等性能需求(例如，藉由該等導線所形成的該等電感器的該Q因數足夠高)可取決於該半導體基板700之該材料。若該半導體基板700之電阻率可增加，該電介質層之該厚度可降低。因此，針對不同的基板，該電介質層714可以不需要厚如60微米。除了SU-8之外，可提供厚電介質層的電介質材料來替代使用。例如，包含在一材料中所形成的一空氣隙或多個空氣隙的一電介質層可被使用。
如第9圖中所示，該電介質層714接著被圖形化且蝕刻以提供一開口或介層孔716，該開口或介層孔716延伸經過該電介質層714而至該接觸區712。多個開口716在該半導體基板700之需進行與該主動區域702的連接的位置形成。第10圖中，傳導材料720接著在該等開口716內形成。該傳導材料可包括一金屬，諸如銅、金、鋁或金屬合金，且可藉由沈積、蒸鍍、濺射、透過電解或無電製程之電鍍或其他相似的技術形成。為了確保該傳導材料720一旦在該開口716中形成時，與該電介質層714的一上表面718等高，該傳導材料720可被輕拍以提供經過該電介質層714延伸的一乾淨的傳導區720。其他製程可被用以提供相同的結果。
一遮罩(未顯示)，諸如一光阻遮罩，接著覆蓋該半導體基板700而形成。此遮罩用以界定該半導體基板700上的該等導線的位置，導線藉由該等傳導區720提供與該主動區域702之該等接觸區712之高功率連接。一傳導材料接著在該電介質層714上藉由遮罩所界定的該等位置內形成以形成導線722。該傳導材料可包括一金屬，諸如銅、金、鋁或金屬合金，且可藉由沈積、蒸鍍、濺射、透過電解或無電製程之電鍍或其他相似的技術形成。在一範例中，該等導線722被印刷在該電介質層714上且由銅形成且該等導線中的至少一導線具有大於30微米的一厚度724。較厚的導線具有降低的電阻率，其降低由於歐姆損耗所致的該等EM損耗且因此改進裝置性能(例如，藉由增加藉由該等導線所形成的該等電感器之該Q因數)。
因此，該等導線722在該電介質層714上形成且藉由該等傳導區720耦接至該主動區域702之該等接觸區712以提供對該等接觸區之高功率連接。
在具有包含一空氣隙或多個空氣隙的一電介質層412的一範例中，進一步的步驟可被執行以移除該SU-8電介質層412的全部或一部分以便提供具有多個空氣隙的一電介質層或一「空氣」電介質層。
第12圖是一圖形，其顯示在一60微米的SU-8電介質層上形成且以一蜿蜒形橫跨該電介質層的一距離而延伸(諸如在第6圖的該裝置606中所顯示的該等導線)的一35微米導線在2.5GHz下的該Q因數的變化。曲線140表示該被模擬的Q因數且曲線142顯示該被量測的Q因數。從第12圖中，可看出在2GHz下在40範圍內的Q因數可被獲得，其與針對大於5瓦特功率下的高功率射頻電晶體裝置的該等需求一致。
因此，上述該高功率半導體裝置使用在一半導體基板上形成的整合的導線以提供與該裝置之該主動區域的連接且作為用於阻抗匹配之阻抗匹配組件，因此，避免針對至少與該裝置之該主動區域的連接使用線結合的需求。藉由將該等導線整合或印刷在一半導體基板上，與形成線結合連接相比，該等導線之製造更簡單且更易控制(例如，該等公差更小且諸如該等導線之厚度的參數可更易被控制)。例如，如第6圖中所示，與線結合相比，針對印刷導線，不同的形狀更易被實現以最佳化鄰近的導線之間的該耦接。因為該等導線之該製造與線結合之製造相比更易被控制，更易符合針對裝置性能的更高的規格且與使用線結合連接至該主動區域的裝置相比，降低從裝置到裝置的性能變化。此外，與使用可能要求更複雜的線路的線結合之裝置相比，在一半導體基板上所形成的該等導線之使用使該高功率半導體裝置與其他組件(例如，切換組件、數位組件)的結合更容易。
在一範例中，該等導線在一厚(大於50微米)電介質層上形成且至少一導線是厚的，具有大於30微米的一厚度，其降低該等EM損耗且使得該等導線在一高功率下且在頻率從幾MHz至幾GHz的範圍下具有一高Q因數。
將了解的是本發明可用於任何無線應用中，諸如射頻或微波，諸如電信應用、雷達應用、加熱應用、醫學應用，需要具有低損耗且符合阻抗匹配的該等需求的高功率半導體裝置中。
在前述說明書中，本發明已參照本發明之實施例之特定的範例被描述。但是，將顯而易見的是各種修改及變化可無需背離如後附申請專利範圍中所提出的本發明的更廣闊的範圍而由本文產生。
本文所描述的該等導線可參照作為一單一的導線，或承載相同的或不同的電流或信號的多個導線被說明或描述。但是，不同的實施例可改變該等導線的實施態樣。根據一應用之功能、電流處理能力需求、可用的空間及耦接策略，多個導線可由一單一的較寬的導線所代替。同樣地，單一的導線可被劃分為承載該信號的子集的各個不同的導線。
但是，其他修改、變化及可替代物也是可能的。說明書及圖式因此被視為說明性的而不是限制性的意義。
在申請專利範圍中，被置於括弧之間的任何參考符號不應被理解為限制申請專利範圍。詞「包含」不排除在一申請專利範圍中所列出者以外的其他元件或步驟的存在。此外，如本文所用之用語「一」，被定義為一個或多於一個。而且，申請專利範圍中的諸如「至少一個」及「一個或多個」的介紹性片語的使用，不應被理解為暗示，藉由不定冠詞「一」，另一申請專利範圍元件的引入將含有如此引入的申請專利範圍元件之任何特定的申請專利範圍限制到僅含有一個此種元件，甚至當相同的申請專利範圍包括該介紹性片語「一個或多個」或「至少一個」及諸如「一」的不定冠詞。其同樣適用於定冠詞的使用。除非另外說明，否則諸如「第一」及「第二」之用語用於任意地區分此等用語所描述的該等元件。因此，此等用語不一定企圖指示此等元件之時間或其他優先次序。某些措施在彼此不同的申請專利範圍中被列出的僅僅這一事實並不表示此等措施的結合不能被使用以獲益。
100．．．傳統的高功率電晶體裝置/高功率電晶體裝置/功率電晶體裝置/裝置/電晶體裝置
102．．．主動區域/晶粒
103．．．金屬及傳導表面
104、500．．．輸入引線
106、502．．．輸出引線
108、109．．．電容器裝置/電容器
110、111、112、114、504、506．．．線結合
114．．．線
140、142．．．曲線
200．．．輸入阻抗匹配網路
202．．．輸出阻抗匹配網路
211、212、214．．．電感器
220．．．電晶體/電晶體裝置
400．．．高功率半導體裝置/功率電晶體裝置/裝置
402、700．．．半導體基板
402．．．半導體基板/基板
403．．．傳導層
404、604、702．．．主動區域
406．．．電晶體符號
408、409、420、712．．．接觸區
410、718．．．上表面
412、714．．．電介質層
413、415、715、724．．．厚度
414、722．．．導線
414．．．導線/線
416．．．屏蔽層
418、716、710．．．開口
418、716．．．開口/介層孔
422．．．電容器符號/電容器
425．．．傳導層/金屬層/底傳導層
500、502．．．引線
500．．．引線/輸入引線
502．．．引線/輸出引線
510、512．．．阻抗匹配網路/網路
600．．．半導體裝置
602．．．鄰近的導線/導線
606．．．參考編號/裝置
702．．．參考數字/主動區域
704．．．摻雜區
706．．．表面
708．．．保護層
720．．．傳導材料/乾淨的傳導區/傳導區
第1圖是一已知的高功率半導體裝置的部分的一俯視圖的一簡化圖。
第2圖是在第1圖中所顯示的該高功率半導體裝置的一簡化的等效電路圖。
第3圖是在第1圖中所顯示的該高功率半導體裝置的一部分的一簡化的截面圖。
第4圖是依據本揭露的一實施例的一示範性高功率半導體裝置的一部分的一簡化的截面圖。
第5圖是依據本揭露的一實施例的該示範性高功率半導體裝置的部分的一俯視圖的一簡化圖，其部分顯示於第4圖中。
第6圖是在第4圖中所顯示的該高功率半導體裝置的部分的範例的一簡化的俯視圖，其顯示具有不同形狀的導線。
第7-11圖是依據依據本揭露的一實施例的一示範性方法的在不同的製造階段的第4圖的該高功率半導體裝置的一部分的示意截面圖。
第12圖是一圖形，其顯示依據在第7-11圖中所顯示的該方法所形成的一導線的Q因數隨頻率的變化。
400．．．高功率半導體裝置/功率電晶體裝置/裝置
402．．．半導體基板
403．．．傳導層
404．．．主動區域
406．．．電晶體符號
408、409、420．．．接觸區
410．．．上表面
412．．．電介質層
413、415．．．厚度
414．．．導線/線
416．．．屏蔽層
418．．．開口/介層孔
422．．．電容器符號/電容器
425．．．傳導層/金屬層/底傳導層

Claims (18)

  1. 一種高功率半導體裝置，其用於無線應用，在功率大於5瓦特下操作，其包含：包含一半導體材料之一半導體基板，該半導體基板包括該高功率半導體裝置的一作動區域；接觸區，其在該半導體基板上形成，提供與該高功率半導體裝置之該作動區域之接觸；一電介質層，其於該半導體基板的一部分上方形成；一引線，其用以將一外部的連接提供給該高功率半導體裝置；一阻抗匹配網路，其在該半導體基板上形成，在該高功率半導體裝置之該作動區域與該引線之間，其中該阻抗匹配網路包括形成於該電介質層上且耦接至該等接觸區的導線，以提供與該作動區域之該等接觸區之高功率連接，該等導線具有用於阻抗匹配之一預定電感。
  2. 如申請專利範圍第1項所述之高功率半導體裝置，其中該等導線具有一Q因數，其在功率大於5瓦特且在2GHz下操作的裝置中大於40，其中該等導線中的至少一導線之該預定電感小於1毫微亨利。
  3. 如申請專利範圍第1或2項所述之高功率半導體裝置，其中該等導線在該作動區域之該等接觸區與該引線之間延伸。
  4. 如申請專利範圍第1或2項所述之高功率半導體裝置，其中 該阻抗匹配網路進一步包含於該半導體基板上在該引線與該等接觸區之間形成的另一阻抗匹配組件，其中該等導線至少在該等接觸區與該阻抗匹配組件之間延伸。
  5. 如申請專利範圍第4項所述之高功率半導體裝置，其中該阻抗匹配組件包括一電容器，該電容器在該半導體基板上形成。
  6. 如申請專利範圍第1或2項所述之高功率半導體裝置，其中各該導線配置成具有於該電介質層上方延伸的一預定形狀，其中該預定形狀係選定以最佳化鄰近導線之間的耦合，以便控制該等導線之該電感且提供該預定電感。
  7. 如申請專利範圍第1或2項所述之高功率半導體裝置，其中該等導線於該半導體基板的一上表面的一部分上方延伸且不超出該半導體基板之該上表面之外而延伸。
  8. 如申請專利範圍第1或2項所述之高功率半導體裝置，其進一步包含經過該電介質層延伸至該等接觸區的傳導區，用以將該等導線耦接至該等接觸區。
  9. 如申請專利範圍第1或2項所述之高功率半導體裝置，其進一步包含一屏蔽層，該屏蔽層在該半導體基板與該電介質層之間形成。
  10. 如申請專利範圍第9項所述之高功率半導體裝置，其進一步包含一傳導層，該傳導層在該半導體基板的一底表面上形成，且其中該屏蔽層耦接至該傳導層。
  11. 如申請專利範圍第1或2項所述之高功率半導體裝置，其 中該等導線中的至少一導線具有大於30微米的一厚度。
  12. 一種形成用於無線應用以在功率大於5瓦特下操作的高功率半導體裝置之方法，其包含下列步驟：提供包含一半導體材料之一半導體基板，該半導體基板包括該高功率半導體裝置的一作動區域，以及在該半導體基板上形成以提供與該高功率半導體裝置之該作動區域之接觸的接觸區；於該半導體基板的部分及接觸區上方形成一電介質層；在該半導體基板上形成一阻抗匹配網路；以及形成一引線，用以將一外部連接提供給該高功率半導體裝置，其中該阻抗匹配網路在該高功率半導體裝置之該作動區域與該引線之間形成，且其中形成一阻抗匹配網路包含形成在該電介質層上耦接至該等接觸區以提供與該作動區域之該等接觸區之高功率連接的導線，該等導線具有用於阻抗匹配之一預定電感。
  13. 如申請專利範圍第12項所述之方法，其中形成多個導線包括將該等多個導線印刷在該電介質層上。
  14. 如申請專利範圍第12或13項所述之方法，其進一步包含選擇該電介質層及該等導線之組配參數，使得該等導線具有在2GHz下大於40的一Q因數，其中該等導線中的至少一導線之該預定電感小於1毫微亨利，其中該電介質層之該等組配參數包括形成該電介質層的材料的電容率、該電介質層的一厚度及該電介質層之損耗正切，且 該等導線之該等組配參數包括形成該等導線的材料之電阻率以及該等導線的一截面面積。
  15. 如申請專利範圍第14項所述之方法，其中該電介質層及該等導線之該等選擇的組配參數取決於形成該半導體基板的材料之電阻率。
  16. 如申請專利範圍第12或13項所述之方法，其中形成導線包含形成在該電介質層上於該半導體基板的一上表面的一部分上方延伸且不超出該半導體基板之該上表面之外延伸的導線。
  17. 如申請專利範圍第12或13項所述之方法，其進一步包含在該半導體基板與該電介質層之間形成一屏蔽層。
  18. 如申請專利範圍第12或13項所述之方法，其進一步包含在該半導體基板的一底表面上形成一傳導層，且其中有屏蔽層耦接至該傳導層。
TW098142870A 2008-12-16 2009-12-15 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法 TWI517350B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2008/055675 WO2010070390A1 (en) 2008-12-16 2008-12-16 High power semiconductor device for wireless applictions and method of forming a high power semiconductor device

Publications (2)

Publication Number Publication Date
TW201030933A TW201030933A (en) 2010-08-16
TWI517350B true TWI517350B (zh) 2016-01-11

Family

ID=40897706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142870A TWI517350B (zh) 2008-12-16 2009-12-15 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法

Country Status (5)

Country Link
US (1) US8669638B2 (zh)
EP (1) EP2380197B1 (zh)
JP (1) JP5522858B2 (zh)
TW (1) TWI517350B (zh)
WO (2) WO2010070390A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010070390A1 (en) 2008-12-16 2010-06-24 Freescale Semiconductor, Inc. High power semiconductor device for wireless applictions and method of forming a high power semiconductor device
US8611834B2 (en) * 2010-11-01 2013-12-17 Cree, Inc. Matching network for transmission circuitry
WO2014073134A1 (ja) 2012-11-09 2014-05-15 パナソニック株式会社 半導体装置
CN102956605B (zh) * 2012-11-19 2016-03-23 苏州远创达科技有限公司 一种半导体部件及其制作方法
EP2830089B1 (en) * 2013-07-25 2017-07-12 Ampleon Netherlands B.V. RF power device
US9245837B1 (en) 2014-07-07 2016-01-26 Infineon Technologies Ag Radio frequency power device
US9893025B2 (en) * 2014-10-01 2018-02-13 Analog Devices Global High isolation wideband switch
US9515035B2 (en) * 2014-12-19 2016-12-06 International Business Machines Corporation Three-dimensional integrated circuit integration
RU2615313C1 (ru) * 2015-11-05 2017-04-04 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Мощный свч-транзистор
CN111510074B (zh) * 2019-01-31 2023-06-23 苏州远创达科技有限公司 一种高视频带宽的射频功率放大器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3093805A (en) * 1957-07-26 1963-06-11 Osifchin Nicholas Coaxial transmission line
US3969752A (en) * 1973-12-03 1976-07-13 Power Hybrids, Inc. Hybrid transistor
JPS6271904U (zh) * 1985-10-23 1987-05-08
US4750262A (en) * 1986-05-01 1988-06-14 International Business Machines Corp. Method of fabricating a printed circuitry substrate
JP2594558B2 (ja) 1987-04-30 1997-03-26 日本電気株式会社 電界効果型トランジスタ
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
JPH06326330A (ja) 1993-05-13 1994-11-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology
JP3189691B2 (ja) * 1996-07-10 2001-07-16 株式会社村田製作所 高周波半導体デバイス
JP3178598B2 (ja) 1998-04-09 2001-06-18 日本電気株式会社 電力増幅器
JP2004039657A (ja) 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
US6982483B2 (en) 2003-05-30 2006-01-03 Freescale Semiconductor, Inc. High impedance radio frequency power plastic package
WO2010070390A1 (en) 2008-12-16 2010-06-24 Freescale Semiconductor, Inc. High power semiconductor device for wireless applictions and method of forming a high power semiconductor device

Also Published As

Publication number Publication date
WO2010070626A1 (en) 2010-06-24
US20110221033A1 (en) 2011-09-15
TW201030933A (en) 2010-08-16
EP2380197B1 (en) 2017-07-26
JP2012512556A (ja) 2012-05-31
US8669638B2 (en) 2014-03-11
WO2010070390A1 (en) 2010-06-24
EP2380197A1 (en) 2011-10-26
JP5522858B2 (ja) 2014-06-18

Similar Documents

Publication Publication Date Title
TWI517350B (zh) 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法
US10630246B2 (en) Methods of manufacturing encapsulated semiconductor device package with heatsink opening
EP3160044B1 (en) Rf power transistors with impedance matching circuits, and methods of manufacture thereof
US9692363B2 (en) RF power transistors with video bandwidth circuits, and methods of manufacture thereof
EP1573813B1 (en) Rf power transistor with internal bias feed
US7763976B2 (en) Integrated circuit module with integrated passive device
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
US10951180B2 (en) RF power transistors with impedance matching circuits, and methods of manufacture thereof
US7935607B2 (en) Integrated passive device with a high resistivity substrate and method for forming the same
US10574198B2 (en) Integrated circuit devices with selectively arranged through substrate vias and method of manufacture thereof
US7667334B2 (en) Integrated matching networks and RF devices that include an integrated matching network
CN108376679B (zh) 大功率rf晶体管的嵌入式谐波端子
US8492895B2 (en) Semiconductor device with grounding conductor film formed on upper surface of dielectric film formed above integrated circuit
CN115050539A (zh) 基于ipd具有超高自谐振频率的3d电感器及其应用
CN109830471B (zh) 用于基带终止和rf性能增强的硅屏蔽件
JP3455413B2 (ja) 半導体装置
US20240145414A1 (en) Rf amplifiers with improved stability by source inductance adjustment
JPH11346105A (ja) マイクロ波平面回路
JP2024056865A (ja) 高周波パワートランジスタと高周波電力増幅器
JPH0758526A (ja) 集積回路
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
JP2010219653A (ja) 半導体装置