CN108376679B - 大功率rf晶体管的嵌入式谐波端子 - Google Patents
大功率rf晶体管的嵌入式谐波端子 Download PDFInfo
- Publication number
- CN108376679B CN108376679B CN201810103428.7A CN201810103428A CN108376679B CN 108376679 B CN108376679 B CN 108376679B CN 201810103428 A CN201810103428 A CN 201810103428A CN 108376679 B CN108376679 B CN 108376679B
- Authority
- CN
- China
- Prior art keywords
- reference potential
- metallization layer
- output terminal
- terminal
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001465 metallisation Methods 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 238000001914 filtration Methods 0.000 description 7
- 239000010754 BS 2869 Class F Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 gallium nitride metal oxide Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/142—HF devices
- H01L2924/1421—RF devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
半导体包括具有第一表面和相对面向的第二表面的半导体衬底。放大器设备形成在半导体衬底中，放大器设备被配置成在基本频率处放大RF信号。在衬底的第一表面上形成第一介电层。第一金属化层形成在第一介电层上。第一金属化层与衬底通过第一介电层间隔开。第一金属化层包括与第一参考电位板相互交叉的第一细长指状件。第一细长指状件与第一参考电位板物理地断开。第一参考电位板包括没有金属化的第一图案化形状。第一图案化形状具有过滤基本频率的谐波分量的几何结构。
Description
技术领域
本申请涉及RF(射频)放大器，并且具体地涉及用于RF放大器的阻抗匹配网络。
背景技术
RF功率放大器被用于各种应用中，诸如用于无线通信系统的基站等。由RF功率放大器放大的信号通常包括具有频率范围在400兆赫(MHz)至60千兆赫(GHz)的高频调制载波的信号。调制载波的基带信号通常处于相对较低的频率，并且取决于应用，可以达到300MHz或更高。许多RF功率放大器设计利用半导体开关设备作为放大设备。这些开关设备的示例包括功率晶体管设备，诸如MOSFET(金属氧化物半导体场效应晶体管)、DMOS(双扩散金属氧化物半导体) 晶体管、GaN HEMT(氮化镓高电子迁移率晶体管)、GaN MESFET (氮化镓金属半导体场效应晶体管)、LDMOS晶体管等。
归因于它们高效的操作，F类放大器配置在现代RF应用中受到越来越多的青睐。在F类操作中，开关设备(例如，栅极)的输入被调制，而开关设备(例如，源极)的参考端子被维持在固定的电位。在开关设备的ON状态期间，跨开关设备的输出标称地为零，而跨开关设备的输出端子上存在正弦开关电流。相反地，在开关设备的OFF 状态期间，跨开关设备的输出上的电流标称地为零，而在开关设备的输出端子处出现半方波电压。理论上，没有功率损耗，因为两个状态由零IV表征。实际上，当电流正弦波与电压方波之间存在重叠时，在ON和OFF状态之间的转换处发生功率损耗，并且因此电流和电压同时出现在输出端子。通过使这种重叠最小化来获得高效的F类操作。
一种用于使F类放大器中的电流-电压重叠最小化的技术涉及谐波滤波。通过缓解设备输出处的谐波振荡，电压和电流波形的形状被有利地改善为最小的重叠。标称地，放大器的输出应该呈现基本频率 F0的偶数阶谐波(例如2F0、4F0、6F0等)，即被放大的RF信号的频率的短路路径。另外，放大器的输出应该向基本RF频率F0的奇数阶谐波(例如3F0、5F0、7F0等)标称地呈现开路。
用于F类放大器的谐波调谐的已知技术包括将滤波器并入连接到放大器设备的输入和输出端子的阻抗匹配网络中。这些阻抗匹配网络可以提供在容纳封装的放大器设备的印刷电路板(PCB)上。备选地或附加地，通过在集成电路与封装引线之间放置分立的电容器和电感器，可以将滤波器并入到封装放大器设备本身中。在任一种情况下，阻抗匹配网络可以包括被调谐到基本频率F0的谐波的LC滤波器，以便提供电短路或开路(视情况而定)。可以在PCB中使用微带线几何结构(诸如四分之一波长传输线、开短截线、径向短截线等)来代替LC组件来提供期望的频率响应。
传统的谐波调谐设计的一个缺点是随着与电流源分离的增加，高阶谐波越来越难以滤波。例如，在上文所描述的配置中，封装级和板级导体的寄生电抗基本上影响较高频率信号的传播。因此，在现代 RF应用中，调谐出可能在范围为6GHz的三阶谐波的能力在封装级或板级非常有限。
发明内容
公开了一种半导体设备。根据一个实施例，该半导体设备包括具有第一表面和相对面向的第二表面的半导体衬底。放大器设备形成在半导体衬底中，放大器设备被配置成在基本频率处放大RF信号。在衬底的第一表面上形成第一介电层。第一金属化层形成在第一介电层上。第一金属化层与衬底通过第一介电层间隔开。第一金属化层包括与第一参考电位板相互交叉的第一细长指状件。第一细长指状件与第一参考电位板物理地断开连接。第一参考电位板包括没有金属化的第一图案化形状。第一个图案化形状具有过滤基本频率的谐波分量的几何结构。
公开了一种集成电路。根据一个实施例，集成电路包括具有第一表面和相对面向的第二表面的半导体衬底。在半导体衬底中形成RF 晶体管。RF晶体管被配置成以基本频率运行，并且包括控制端子、输出端子和参考电位端子。外部可接入控制端子电连接到控制端子。外部可接入输出端子电连接到输出端子。外部可接入参考电位电连接到参考电位。在集成电路的线金属化层的后端中形成没有金属化的第一图案化形状。第一个图案化形状具有过滤基本频率的谐波分量的几何结构。
公开了一种形成半导体设备的方法。根据一个实施例，该方法包括提供具有第一表面和相对面向的第二表面的半导体衬底以及被配置成在基本频率运行的放大器设备。该放大器设备包括控制端子、输出端子和参考电位端子。线金属化层的后端形成在半导体衬底上。在线金属化层的后端中形成第一图案化形状。第一个图案化形状具有过滤基本频率的谐波分量的几何结构。
本领域技术人员根据阅读下面的详细描述以及根据查看附图将认识到附加的特征和优点。
附图说明
附图的元件不一定相对于彼此成比例。相同的附图标记指定相应的类似部件。各个图示实施例的特征可以被组合，除非它们彼此排斥。实施例在附图中被示出并且在下面的描述中详细说明。
图1示出了根据一个实施例的具有半导体衬底、线部分的后端和外部可接入端子的集成电路。
图2示出了根据一个实施例的代表集成电路的线部分的后端中的第一金属化层的平面图。
图3示出了根据一个实施例的图2的集成电路的截面图。
图4示出了根据一个实施例的代表第一金属化层的平面图，该第一金属化层包括图案化形状，该图案化形状被配置成过滤在集成电路的线部分的后端中形成的RF信号的谐波分量。
图5示出了根据一个实施例的图4的集成电路的截面图。
图6示出了根据一个实施例的被配置成过滤RF信号的谐波分量的图案化形状的特写平面图。
图7示出了根据一个实施例的被配置成过滤RF信号的谐波分量的图案化形状的特写平面图。
图8示出了根据一个实施例的被配置成过滤RF信号的谐波分量的图案化形状的特写平面图。
图9示出了根据一个实施例的具有图案化形状的集成电路的截面图，该图案化形状被配置成过滤在第一和第二金属化层中形成的RF 信号的谐波分量。
图10示出了根据一个实施例的具有图案化形状的集成电路的截面图，该图案化形状被配置成过滤设置在衬底的背侧的第三金属化层形成的RF信号的谐波分量。
具体实施方式
根据本文描述的实施例，集成电路包括在半导体本体中形成的放大器设备以及并入集成电路的线金属化的后端中的谐波滤波结构。放大器设备以基本频率F0运行。线金属化的后端以这样的方式构造，以便提供被调谐到基本频率F0的非线性阻抗响应。根据一个特定实施例，线金属化的后端被构造成向基本频率F0的二阶谐波2F0提供低阻抗，并且向基本频率F0的三阶谐波3F0提供高阻抗。
可以利用所谓的共面波导配置在线金属化的后端形成谐波滤波结构。在这种配置中，单个金属化层包括与金属板相互交叉的细长指状件。细长的指状件携带来自晶体管设备的输出传播的RF信号，并且金属板连接到参考电位(例如，接地)。图案化形状形成在金属板中以破坏共面波导的接地平面，并且因此提供对放大器的输出响应的频率依赖阻抗。有利地，通过将谐波调谐滤波器直接并入到集成电路中，因为寄生效应最小，可以获得优异的性能。而且，与其他技术相比，在线金属化的后端形成谐波调谐滤波器提供了低成本和简单的解决方案。
参照图1，示意性地图示了集成电路100。集成电路100可以被用作RF功率放大器应用中的放大器设备。集成电路100包括具有第一表面104和相对面向的第二表面106的半导体衬底102。一般地，半导体衬底102可以包括用于形成集成半导体设备的各种半导体材料中的任何一种或它们的组合，例如诸如硅(Si)、硅锗(SiGe)、碳化硅(SiC)、氮化镓(GaN)、氮化镓铝(GaAlN)等。
在半导体衬底102中形成至少一个放大器设备108。该放大器设备108在附图中示意性地示出。一般而言，放大器设备108可以是在输入和输出端子之间提供电流或电压增益的任何种类的半导体设备。根据图1中所示出的实施例，放大器设备108是晶体管。各种各样的晶体管类型适合于放大器设备108。这些晶体管类型的示例包括功率晶体管，如MOSFET(金属氧化物半导体场效应晶体管)、DMOS(双扩散金属氧化物半导体)设备、GaN HEMT(氮化镓高电子迁移率晶体管)、GaN MESFET(氮化镓金属半导体场效应晶体管)、LDMOS (横向扩散金属氧化物半导体)设备等。该晶体管可以被配置为横向设备，即，一种设备，该设备被配置成控制在平行于第一表面104和第二表面106的方向上流动的传导性电流，或者被配置为垂直设备，即，一种设备，该设备被配置成控制在垂直于第一表面104和第二表面106的方向上流动的传导性电流。在所示出的实施例中，晶体管被配置为n型增强MOSFET。备选地，晶体管可以是p型设备和/或耗尽模式设备。
放大器设备108被配置成放大在输入端子与输出端子之间的RF 信号。也就是说，施加到输入端子的RF信号的电流和/或电压的大小在输出端子处较大。在所示出的示例中，输入端子是晶体管的栅极，并且输出端子是晶体管的漏极。晶体管的源极被保持在固定的参考电位(例如GND)。放大器设备108被配置成运行在被放大的RF信号的基本频率。一般而言，RF信号的基本频率可以在兆赫(MHz)到千兆赫(GHz)范围内的任何处。根据更特别的实施例，RF信号处于低千兆赫(GHz)范围内，并且甚至更特别地在范围为1.8GHz至 2.2GHz，中心频率为大约2.0GHz。在任何情况下，设备的物理参数 (例如，通道尺寸、栅极电容等)使得放大器设备108可以在该基本频率下切换，并且优选地以高增益切换。
集成电路100附加地包括形成在衬底的第一表面104和第二表面 106上的BEOL(线的后端)部分110、112。如本领域中通常理解的， BEOL指的是在FEOL(线的前端)半导体制造之后发生的半导体制造的第二步骤。集成电路100的FEOL部分包括半导体衬底102和在其中形成的半导体设备(晶体管、电容器、电阻器、沟槽、边缘端子结构等)。衬底的BEOL部分是指在半导体衬底102上以及在其中形成的半导体设备上形成的元件。这些元件的示例包括金属化层、介电层以及传导性过孔结构。
集成电路100包括在衬底的第一表面104上形成的上BEOL部分 110。上BEOL部分110可以包括由诸如铜、铝及其合金的电传导性材料形成的任何数目的金属化层(例如，M1、M2、M3等)。这些金属化层通过电绝缘层彼此分离。这些层的示例性材料包括氧化硅(SiO2)、氮化硅(SiN)和氮氧化硅(SiOxNx)。传导性过孔结构可以被用于在各种金属化层之间连接并且与半导体设备连接。例如，这些过孔结构可以由钨或铜制成。
上BEOL部分110被构造成提供晶体管的第一表面104级设备端子与外部可接入端子之间的电连通性。第一表面104级设备端子指的是晶体管设备的衬底级端子(例如，源极区域和漏极区域以及栅极电极)。外部可接入端子指的是设置在BEOL部分110、112的最外侧处的传导性结构(例如，接合焊盘)，并且可用于电连接到例如传导性接合导线或封装引线。在所示出的示例中，外部可接入控制端子114 经由上BEOL部分110电连接到第一表面104级控制端子116，并且外部可接入输出端子118经由上BEOL部分110电连接到第一表面104级输出端子119。
集成电路100附加地包括形成在衬底的第二表面106上的下 BEOL部分112。类似于上BEOL部分110，下BEOL部分112可以包括金属化层、介电层和传导性过孔。此外，可以在下BEOL部分 112的外侧上提供外部可接入端子，以在集成电路100的下侧提供电连通性。在所示出的示例中，外部可接入参考电位端子120经由下 BEOL部分112电连接到第二表面106级控制端子参考电位端子122。
BEOL部分提供的外部可接入端子的布置和电连通性可以适合地适用于满足特定的设备类型或封装配置。例如，在横向设备的情况下，即一种设备，该设备被配置成在平行于第一表面104和第二表面106 的方向上传导，每个表面级端子116、119、122(例如，晶体管的栅极、源极和漏极端子)被设置在衬底的第一表面104上。上BEOL部分110可以被构造成在上BEOL部分110的外侧处的这些表面级端子 116、119、122中的每一个与外部可接入端子之间提供电连通性。许多RF封装采用双侧连接方案，其中在集成电路100的底侧处实行至少一个连接(例如，源极/GND)。在横向设备的情况下，可以使用硅通孔(TSV)来提供表面级端子122与第二表面106之间的电连接，该表面级端子122被设置在衬底的第一表面104上，并且下BEOL将硅通孔(TSV)连接到外部参考电位端子120。在垂直设备的情况下，即，一个设备，该设备被配置成在垂直于第一表面104和第二表面106 的方向上传导，输出端子之一(例如，源极端子)已经存在于衬底的第二表面106，并且因此TSV不是必需的。
参照图2，根据一个实施例，示出了集成电路100的上BEOL的第一金属化层130的平面图。上BEOL部分110包括彼此电隔离的三个不同的金属板。特别地，上BEOL部分110包括控制端子板124、参考电位板126和输出端子板128。控制端子板124电连接到表面级控制端子116和外部控制端子114，参考电位板126电连接到表面电平参考电位端子122和外部参考电位端子120，并且输出端子板128 电连接到晶体管的表面级输出端子122和外部输出端子120。
第一金属化层130已经被构造成包括直接连接到输出端子板128 的多个细长指状件132。该细长指状件132延伸到参考电位板126中的空隙134中。因此，细长指状件132与参考电位板126相互交叉。如本文所使用的，相互交叉是指两个分离的结构的重叠布置，其中单个平面与一个结构相交至少一次并且与另一结构至少相交一次。例如，如图2中所示，线136与细长指状件132中的一个相交，并且与细长指状件132的任一侧上的参考电位板126的相邻部分相交。
细长指状件132的宽度以及细长指状件132与参考电位板126之间的分离距离可以处于BEOL过程的最小距离能力。同时，参考电位板126的相邻部分的宽度可以大得多，例如BEOL过程的最小距离能力的至少10倍。
细长指状件132和参考电位板126的相互交叉配置产生共面的波导。一般而言，共面波导指的是一种类型的传输线结构，其中窄传导性轨道与两个大得多的传导性平面分离，随着传导性轨道和传导性平面在同一平面上并且在电介质上方。电信号沿着中心传导性轨道传输，并且相邻的传导性平面用作返回路径。标称地，传导性平面表现为无限的接地平面。在这个示例中，由细长指状件132提供的中心传导性轨道携带在表面级输出端子119与外部输出端子118之间传输的 RF信号。连接到外部参考电位端子120的参考电位板126提供接地平面。
参照图3，根据一个实施例，示出了沿线A-A'的图2的集成电路 100的截面图。在该图中，示出了如参考图1所描述的示意性表示的具有晶体管的衬底。
在上BEOL部分110中，在衬底102上形成第一介电层138，并且在第一介电层138上形成第一金属化层130。因此，第一金属化层 130与衬底102间隔开并且通过第一介电层138与衬底102电隔离。上BEOL部分110附加地包括在第一介电层138的开口中形成的电传导性过孔结构。第一过孔140将晶体管的第一表面104级输出端子119 电连接到细长指状件132中的一个。第二过孔142将晶体管的第一表面104级参考电位端子122电连接到第一参考电位板126。
下BEOL部分112包括形成在第二表面106上的第三金属化层 144。根据一个实施例，第三金属化层144是下BEOL部分112中的唯一层。在该配置中，第三金属化层144是外部可接入的并且因此提供外部参考电位端子。
参照图4至图5，根据另一个实施例示出了集成电路100。除了图案化形状146已经形成在参考电位板126中之外，图4和图5的实施例与图2和图3的实施例完全相同。图案化形状146对应于已经去除了第一金属化层130的区域。也就是说，图案化形状146没有金属化。因此，由细长指状件132和参考电位板126形成的共面波导的接地平面。根据一个实施例，图案化形状146包括延伸到参考电位板126 面向细长指状件132的细长侧的连接区段148。如图5中所示，提供图案化形状146的第一金属化层130中的空隙可以填充有介电材料。
可以调制图案化形状146的几何结构以影响由细长指状件和参考电位板126形成的共面波导的频率响应。这个概念的一个示例在J-S Hong和B.Karyamapudi，“平面传输线中缺陷接地结构的一般电路模型”中描述(“A General Circuit Model for DefectedGround Structures in Planar Transmission Lines,”IEEE Microw.WirelessComp.Lett.,vol. 15,no.10,pp.706–708,October 2004)。为了简要地总结这个概念，共面波导的接地平面可以被图案化以形成所谓的有缺陷的接地结构。这种有缺陷的接地结构改变了对沿着共面波导的传导性轨道行进的 AC信号的阻抗响应。所谓的有缺陷的接地结构的频率响应可以被建模为包括LC谐振器和/或串联LC电路的等效LC电路。该LC电路的参数取决于有缺陷的接地结构的几何结构，即，已被去除的接地平面部分的轮廓。因此，通过调制图案化形状146的几何结构(即，有缺陷的接地结构)，期望的频率依赖阻抗可以被呈现给沿着细长指状件行进的RF信号。
根据一个实施例，图案化形状146的几何结构被选择以过滤放大器设备的基本频率的谐波分量。也就是说，图案化形状146具有一种几何结构，该几何结构对于基本频率的谐波呈现比谐波之外的频率范围更高或更低的阻抗。例如，图案化的形状可以被配置成完全地或部分地阻挡(即呈现非常高的阻抗)到某些更高阶谐波和/或完全或部分地短接(即呈现非常低的阻抗)到某些更高阶谐波。根据一个更特别的实施例，图案化形状146具有一种几何结构，该几何结构在基本频率的二阶谐波处呈现最小阻抗，并且在基本频率的三阶谐波处呈现最大阻抗。例如，如果基本频率为2.0GHz，这意味着携带放大版本的 RF信号的共面波导在4.0GHz处出现为对接地电短路，并且在6.0 GHz处出现为电开路。相应地，获得放大器设备108的F类放大器谐波滤波。这些值仅仅表示一个示例，并且通过调整图案化形状146的几何结构可以获得各种不同的频率和/或频率响应。
参照图6至图8示出了图案化形状146的不同示例性几何结构的特写视图。在图6中，图案化形状146具有螺旋的几何结构。在图7 中，图案化形状146具有H形几何结构。在图8中，图案化形状146 具有U形几何结构。这三种几何结构仅代表图案化形状146的各种各样可能配置中的几种。一般而言，图案化形状146可以具有在共面波导中产生频率依赖阻抗响应的任何几何结构。
参照图9，根据另一个实施例，示出了集成电路100。图9的实施例与图4和图5的实施例完全相同，除了共面波导和有缺陷的接地结构概念已经延伸到第二级金属化。更具体地，在第一金属化层130 上形成第二介电层150，并且在第二介电层150上形成第二金属化层 152。第二金属化层152与第一金属化层130通过第二介电层150间隔开并且与第一金属化层130通过第二介电层150电隔离。
第二金属化层152已经以与先前描述的第一金属化层130完全相同的方式被图案化。也就是说，当从上方看时，第二金属化层152具有与图4中所示的第一金属化层130相同的外观。因此，第二金属化层152包括与第二参考电位板156相互交叉的第二细长指状件154，以及没有金属化的第二图案化形状。而且，第二金属化层152的特征与第一金属化层130的特征对准，使得第二金属化层152中的第二细长指状件154和图案化形状158直接形成在第一金属化层130的图案化形状146和第一细长指状件132的上方。第二组过孔结构160用于在第一细长指状件132和第二细长指状件154之间以及在第一参考电位板126与第二参考电位板156之间提供电连接。在该实施例中，第一金属化层130和第二金属化层152共同地提供本文描述的共面波导和谐波滤波。当然，归因于例如电阻、电磁效应等的差异，这种配置的行为与参考图4所描述的单个金属化层实施例不同。然而，这些效果可以被考虑和建模以提供期望的频率响应。
参照图10，根据另一个实施例，示出了集成电路100。除了图案化形状146没有形成在参考电位板126中之外，图10的实施例与图4 和图5的实施例完全相同。相反，图案化形状146形成在输出端子板 128中。
图10中所示的图案化形状146是所谓的方形环分裂谐振器。该几何结构仅表示图案化形状146到输出端子板128的可能形状的一个示例。一般地，输出端子板128中的图案化形状146的几何结构可以根据先前描述的技术建模为等效LC电路，以提供期望的频率响应。
在上文所描述的实施例中，集成电路包括提供谐波滤波的图案化形状，并且形成在第一级金属化层(图5)以及也在第二级金属化层 (图9)中。这个原理不限于这些特定的金属化配置。更一般地，集成电路可以包括任何数目的金属化层，例如三、四、五等等，并且可以在这些金属化层中的一个、一个以上或全部中形成提供谐波滤波的图案化形状。例如，不包括图案化形状的金属化层可以用于不期望或者需要频率依赖阻抗响应的其他电连接。而且，图案化形状不一定必须在各种金属化层中具有相同的几何结构或位置。可以在分离的金属化层中提供多于一个图案化形状以提供两个不同的频率响应。
本文描述的集成电路的BEOL部分可以根据任何常规已知的技术形成。例如，介电层和金属化层可以通过常规已知的沉积技术形成。在沉积之后，可以使用常规已知的光刻技术(包括掩模蚀刻)来构造这些层。一般地，图案化形状的几何结构被限制在这些图案化技术的能力内的任何几何结构。
术语“电连接”描述了电连接元件之间的永久的低欧姆(即低电阻)连接，例如相关元件之间的导线连接。电气连接标称地是零阻抗连接。相反地，术语“电耦合”设想了一种连接，其中耦合元件之间不一定存在标称为零的阻抗连接。例如，诸如晶体管的有源元件以及诸如电感器、电容器、二极管、电阻器等的无源元件可以将两个元件电耦合在一起。
如本文所使用的诸如“相同”和“匹配”等术语旨在意指完全相同的、几乎相同的或近似的，从而在不脱离本发明的精神的情况下可以设想到一些合理的变化量。术语“常数”意味着不改变或变化，或者再次稍微改变或变化，使得在不脱离本发明的精神的情况下可以设想到一些合理的变化量。进一步，诸如“第一”、“第二”等的术语被用于描述各种元件、区域、区段等，并且也不旨在是限制性的。在整个说明书中，同样的术语指代同样的元件。
诸如“在...之下”、“在...下方”、“下”、“在...之上”、“上”等的空间相对术语被用于容易说明以解释一个元件相对于第二元件的定位。这些术语旨在包含除了在附图中示出的不同方位之外的设备的不同方位。进一步，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、区段等，并且也不旨在是限制性的。在整个说明书中，同样的术语指代同样的元件。
如本文所使用的，术语“具有”、“包含”、“包括”、“包括……”等是指示存在所陈述元件或特征，但不排除附加的元件或特征的开放式术语。除非上下文另外清楚地指示，否则词语“一”、“一个”和“该”旨在包括多个以及单个。
考虑到上文范围的变化和应用，应理解的是，本发明不受前面描述的限制，也不受附图的限制。相反，本发明仅由所附权利要求及它们的法定等同物限制。
Claims (17)
1.一种半导体设备，包括：
半导体衬底，包括第一表面和相对面向的第二表面；
放大器设备，形成在所述半导体衬底中，所述放大器设备在基本频率处放大RF信号；
第一介电层，形成在所述衬底的所述第一表面上；
第一金属化层，形成在所述第一介电层上，所述第一金属化层与所述衬底通过所述第一介电层间隔开，
其中所述第一金属化层包括与第一参考电位板相互交叉的第一细长指状件，所述第一细长指状件与所述第一参考电位板物理地断开连接，
其中所述第一参考电位板包括没有金属化的第一图案化形状，以及
其中所述第一图案化形状具有过滤所述基本频率的谐波分量的几何结构。
2.根据权利要求1所述的半导体设备，其中所述放大器设备是包括输入端子、输出端子和参考电位端子的晶体管，其中所述细长指状件电连接到所述输出端子，并且其中所述第一参考电位板电连接到所述参考电位端子。
3.根据权利要求2所述的半导体设备，其中所述第一图案化形状连接到所述第一参考电位板的细长侧中的至少一个，并且远离所述第一参考电位板的细长侧中的至少一个延伸。
4.根据权利要求3所述的半导体设备，其中所述图案化形状包括至少以下之一：螺旋形、H形和U形。
5.根据权利要求2所述的半导体设备，其中所述半导体设备进一步包括外部可接入的输入端子板、外部可接入的输出端子板和外部可接入的参考电位板，其中所述细长指状件电连接到所述晶体管的所述输出端子和所述外部可接入的输出端子板，并且其中所述参考电位板电连接到所述外部可接入的参考电位板和所述参考电位端子。
6.根据权利要求2所述的半导体设备，进一步包括：
第二介电层，形成在所述第一金属化层上；
第二金属化层，形成在所述第二介电层上，所述第二金属化层与所述第一金属化层通过所述第二介电层间隔开，
其中所述第二金属化层包括与第二参考电位板相互交叉的第二细长指状件，
其中所述第二参考电位板包括没有金属化的第二图案化形状，
并且其中所述第二细长指状件和所述第二图案化形状直接形成在所述第一图案化形状和所述第一细长指状件之上并且具有与所述第一图案化形状和所述第一细长指状件相同的几何结构。
7.根据权利要求2所述的半导体设备，其中所述第一图案化形状具有一种几何结构，该几何结构在所述基本频率的二阶谐波处呈现最小阻抗，并且在所述基本频率的三阶谐波处呈现最大阻抗。
8.一种集成电路，包括：
半导体衬底，包括第一表面和相对面向的第二表面；
RF晶体管，形成在所述半导体衬底中，所述RF晶体管被配置成以基本频率运行，并且包括控制端子、输出端子和参考电位端子；
电连接到所述控制端子的外部可接入控制端子、电连接到所述输出端子的外部可接入输出端子以及电连接到所述参考电位端子的外部可接入参考电位端子；
第一图案化形状，所述第一图案化形状没有金属化，形成在所述集成电路的线金属化层的后端中，
其中所述第一图案化形状具有过滤所述基本频率的谐波分量的几何结构。
9.根据权利要求8所述的集成电路，进一步包括：
第一介电层，形成在所述衬底的所述第一表面上；
第一金属化层，形成在所述第一介电层上，所述第一金属化层与所述衬底通过所述第一介电层间隔开，
第一参考电位板、第一输出端子板、第一控制端子板和第一细长指状件，
其中所述第一参考电位板、所述第一输出端子板、所述第一控制端子板以及所述第一细长指状件每个均形成在所述第一金属化层中，
其中所述第一参考电位板电连接到所述参考电位端子和所述外部可接入参考电位端子，
其中所述第一输出端子板电连接到所述输出端子和所述外部可接入输出端子，
其中所述控制端子板电连接到所述控制端子和所述外部可接入控制端子，并且
其中所述第一细长指状件物理地连接到所述第一输出端子板并且与所述第一参考电位板相互交叉。
10.根据权利要求9所述的集成电路，其中所述第一图案化形状形成于所述第一参考电位板中。
11.根据权利要求10所述的集成电路，其中所述第一图案化形状形成于所述第一输出端子板中。
12.一种形成半导体设备的方法，包括：
提供包括第一表面和相对面向的第二表面的半导体衬底以及被配置成以基本频率运行的放大器设备，所述放大器设备包括控制端子、输出端子和参考电位端子，并且所述放大器设备形成在所述半导体衬底中；
在所述半导体衬底上形成线金属化层的后端；
在所述线金属化层的所述后端中形成第一图案化形状，
其中所述第一图案化形状具有过滤所述基本频率的谐波分量的几何结构。
13.根据权利要求12所述的方法，其中形成所述线金属化层的所述后端包括沉积所述线金属化层的所述后端，并且其中形成所述第一图案化形状包括在沉积所述线金属化层的所述后端之后将所述线金属化层的所述后端的部分蚀刻掉。
14.根据权利要求12所述的方法，其中所述第一图案化形状具有一种几何结构，该几何结构在所述基本频率的二阶谐波处呈现最小阻抗，并且在所述基本频率的三阶谐波处呈现最大阻抗。
15.根据权利要求12所述的方法，进一步包括：
在所述衬底的所述第一表面上形成第一介电层；
在所述第一介电层上形成第一金属化层，所述第一金属化层与所述衬底通过所述第一介电层间隔开，
在所述第一金属化层中形成第一参考电位板、第一输出端子板、第一控制端子板和第一细长指状件，
其中所述第一参考电位板电连接到所述参考电位端子，
其中所述第一输出端子板电连接到所述输出端子，
其中所述控制端子板电连接到所述控制端子，并且
其中所述第一细长指状件物理地连接到所述第一输出端子板并且与所述第一参考电位板相互交叉。
16.根据权利要求15所述的方法，其中所述第一图案化形状形成于所述第一参考电位板中。
17.根据权利要求15所述的方法，其中所述第一图案化形状形成于所述第一输出端子板中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/421,567 US9899967B1 (en) | 2017-02-01 | 2017-02-01 | Embedded harmonic termination on high power RF transistor |
| US15/421,567 | 2017-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108376679A CN108376679A (zh) | 2018-08-07 |
| CN108376679B true CN108376679B (zh) | 2021-08-10 |
Family
ID=61189079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810103428.7A Active CN108376679B (zh) | 2017-02-01 | 2018-02-01 | 大功率rf晶体管的嵌入式谐波端子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9899967B1 (zh) |
| KR (1) | KR102081497B1 (zh) |
| CN (1) | CN108376679B (zh) |
| DE (1) | DE102018201492B4 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10332847B2 (en) * | 2017-06-01 | 2019-06-25 | Infineon Technologies Ag | Semiconductor package with integrated harmonic termination feature |
| US10411659B2 (en) | 2018-01-25 | 2019-09-10 | Cree, Inc. | RF power amplifier with frequency selective impedance matching network |
| US10855244B2 (en) | 2018-10-19 | 2020-12-01 | Cree, Inc. | Transistor level input and output harmonic terminations |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939941A (en) * | 1997-09-25 | 1999-08-17 | Motorola, Inc. | High efficiency power amplifier using HITFET driver circuit |
| CN1331493A (zh) * | 2000-06-20 | 2002-01-16 | 皇家菲利浦电子有限公司 | 包含高品质因数的电感元件的极小型集成电路 |
| US20020020894A1 (en) * | 2000-08-15 | 2002-02-21 | Masaaki Nishijima | RF passive circuit and RF amplifier with via-holes |
| CN102946231A (zh) * | 2012-12-06 | 2013-02-27 | 上海集成电路研发中心有限公司 | 一种低噪声放大器及其制造方法 |
| CN106026935A (zh) * | 2015-03-24 | 2016-10-12 | 飞思卡尔半导体公司 | 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2616464B2 (ja) * | 1994-10-31 | 1997-06-04 | 日本電気株式会社 | 高効率電力増幅回路 |
| US7508021B2 (en) * | 2006-06-12 | 2009-03-24 | Freescale Semiconductor, Inc. | RF power transistor device with high performance shunt capacitor and method thereof |
| US7880549B1 (en) * | 2008-09-30 | 2011-02-01 | Triquint Semiconductor, Inc. | Transistor including intrinsic harmonic trap |
| US9065391B1 (en) | 2012-09-17 | 2015-06-23 | Bae Systems Information And Electronic Systems Integration Inc. | Method of operating a power amplifier in class F/inverse class F |
| US20150243649A1 (en) * | 2014-02-21 | 2015-08-27 | Infineon Technologies Ag | Power Transistor Die with Capacitively Coupled Bond Pad |
-
2017
- 2017-02-01 US US15/421,567 patent/US9899967B1/en active Active
-
2018
- 2018-01-31 DE DE102018201492.2A patent/DE102018201492B4/de active Active
- 2018-02-01 CN CN201810103428.7A patent/CN108376679B/zh active Active
- 2018-02-01 KR KR1020180013016A patent/KR102081497B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939941A (en) * | 1997-09-25 | 1999-08-17 | Motorola, Inc. | High efficiency power amplifier using HITFET driver circuit |
| CN1331493A (zh) * | 2000-06-20 | 2002-01-16 | 皇家菲利浦电子有限公司 | 包含高品质因数的电感元件的极小型集成电路 |
| US20020020894A1 (en) * | 2000-08-15 | 2002-02-21 | Masaaki Nishijima | RF passive circuit and RF amplifier with via-holes |
| CN102946231A (zh) * | 2012-12-06 | 2013-02-27 | 上海集成电路研发中心有限公司 | 一种低噪声放大器及其制造方法 |
| CN106026935A (zh) * | 2015-03-24 | 2016-10-12 | 飞思卡尔半导体公司 | 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102018201492B4 (de) | 2021-12-09 |
| DE102018201492A1 (de) | 2018-08-02 |
| KR102081497B1 (ko) | 2020-02-25 |
| DE102018201492A8 (de) | 2018-10-18 |
| KR20180089873A (ko) | 2018-08-09 |
| US9899967B1 (en) | 2018-02-20 |
| CN108376679A (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106505962B (zh) | 具有经耦合谐振器结构的阻抗匹配装置 | |
| CN106941083B (zh) | 具有散热片开口的包封半导体装置封装以及其制造方法 | |
| EP3073639B1 (en) | Rf amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof | |
| US9589927B2 (en) | Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof | |
| CN108233881B (zh) | 放大器电路和经封装的放大器电路 | |
| US9337774B2 (en) | Packaged RF amplifier devices and methods of manufacture thereof | |
| KR102632903B1 (ko) | 트랜지스터 레벨 입력 및 출력 고조파 종단들 | |
| JP2015015496A (ja) | 高周波半導体装置 | |
| JP5522858B2 (ja) | 無線アプリケーション用高出力半導体素子および高出力半導体素子の製造方法 | |
| EP3460843B1 (en) | Transistor with shield structure, packaged device, and method of manufacture | |
| CN108376679B (zh) | 大功率rf晶体管的嵌入式谐波端子 | |
| CN110034736B (zh) | 封装式射频功率放大器 | |
| EP3462481A1 (en) | Transistor die with drain and gate interconnect arrangement, and method of manufacture thereof | |
| US9331642B2 (en) | Monolithic transistor circuits with tapered feedback resistors, RF amplifier devices, and methods of manufacture thereof | |
| US7391067B1 (en) | Hybrid microwave integrated circuit | |
| US6313512B1 (en) | Low source inductance compact FET topology for power amplifiers | |
| CN108987379B (zh) | 具有集成谐波终止特征的半导体封装件 | |
| JP2002252302A (ja) | 高周波用回路基板およびこれを用いた半導体装置 | |
| CN109830471B (zh) | 用于基带终止和rf性能增强的硅屏蔽件 | |
| US11049837B2 (en) | Bond wire array for packaged semiconductor device | |
| US20230260935A1 (en) | Transistor with integrated passive components | |
| Dunleavy | Monolithic microwave IC technology | |
| JP2021125713A (ja) | 高周波半導体装置 | |
| CA3122012A1 (en) | High-frequency power transistor and high-frequency power amplifier | |
| JP2004112426A (ja) | 高周波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: North Carolina Patentee after: Wofu Semiconductor Co.,Ltd. Address before: North Carolina Patentee before: CREE, Inc. |