JP2015015496A - 高周波半導体装置 - Google Patents

高周波半導体装置 Download PDF

Info

Publication number
JP2015015496A
JP2015015496A JP2014191127A JP2014191127A JP2015015496A JP 2015015496 A JP2015015496 A JP 2015015496A JP 2014191127 A JP2014191127 A JP 2014191127A JP 2014191127 A JP2014191127 A JP 2014191127A JP 2015015496 A JP2015015496 A JP 2015015496A
Authority
JP
Japan
Prior art keywords
input
output
bonding wires
semiconductor device
frequency semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014191127A
Other languages
English (en)
Inventor
一考 高木
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014191127A priority Critical patent/JP2015015496A/ja
Publication of JP2015015496A publication Critical patent/JP2015015496A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Waveguide Connection Structure (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】入出力ボンディングワイヤ若しくは入出力伝送線路のインダクタンス分布を調整して、信号位相を同相化し、利得および出力電力を向上させ、かつ各ＦＥＴセルのアンバランス動作による発振を抑制する。
【解決手段】ゲート端子電極Ｇ１〜Ｇ１０、ソース端子電極Ｓ１〜Ｓ１１およびドレイン端子電極Ｄを有するＦＥＴ２４と、ＦＥＴに隣接する入力回路パターン１７，出力回路パターン１８と、ゲート端子電極Ｇ１〜Ｇ１０と入力回路パターン１７とを接続する複数の入力ボンディングワイヤ１２，１２Ｌと、ドレイン端子電極Ｄと出力回路パターン１８とを接続する複数の出力ボンディングワイヤ１４，１４Ｌとを備え、複数の入力ボンディングワイヤ１２，１２Ｌのインダクタンス分布を調整して、入力信号の位相を同相化し、かつ複数の出力ボンディングワイヤ１４，１４Ｌのインダクタンス分布を調整して、出力信号の位相を同相化した高周波半導体装置２５。
【選択図】図１

Description

本発明は、高周波半導体装置に関し、特に、複数の入出力ボンディングワイヤ若しくは入出力伝送線路のインダクタンス分布を調整する高周波半導体装置に関する。
電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）とマイクロ波伝送線路の接続手段として、電流容量を得るためには、同じ形状の複数のボンディングワイヤを近接して並行に配置する工夫が施されている。また、ＦＥＴとマイクロ波伝送線路の接続手段として、インダクタンスを小さくするためにも、同じ形状の複数のワイヤを近接して並行に配置する工夫が施されている。
高周波帯で使用する半導体装置、例えばマイクロ波電力増幅装置は、ＦＥＴなどの能動素子および抵抗やコンデンサなどの受動素子、高周波信号を伝送するマイクロストリップ線路などの回路素子から構成される。このようなマイクロ波電力増幅装置において、ＦＥＴは、例えば、図１８に示すように、半絶縁性基板１００上に形成され、半絶縁性基板１００の第１表面に配置されたゲート端子電極Ｇ、ソース端子電極Ｓおよびドレイン端子電極Ｄとを備える。ゲート端子電極Ｇは、入力ボンディングワイヤ１２によって、ＦＥＴに隣接して配置される誘電体基板２６上の入力回路パターンに接続され、同様に、ドレイン端子電極Ｄも、出力ボンディングワイヤ１４によって、例えば、ＦＥＴに隣接して配置される誘電体基板２８上の出力回路パターンに接続される。
図１８の例では、ソース端子電極Ｓにおいて、半絶縁性基板１００の裏面からヴィアホール（ＶＩＡ：貫通孔）ＳＣが形成されて、半絶縁性基板１００の裏面には接地導体１２５が形成されている。そして、回路素子を接地する場合、半絶縁性基板１００を貫通するＶＩＡホールＳＣを介して、半絶縁性基板１００上に設けた回路素子と半絶縁性基板１００の裏面に形成した接地導体１２５とが電気的に接続される。
一方、マルチフィンガー構造のＦＥＴにおいては、ゲートフィンガー電極、ドレインフィンガー電極は同電位に結線されていることが望ましい。つまり、各ゲートフィンガー電極に印加されるマイクロ波などの入力信号の位相が揃っていること、ドレインフィンガー電極から出力されるマイクロ波などの出力信号の位相が揃っていることが望ましい。各ゲートフィンガー電極に印加される入力信号の位相を揃えることと、ドレインフィンガー電極から出力されるマイクロ波などの出力信号の位相を揃えることにより、マイクロ波などの入力信号および出力信号の分配合成効率が高くなるからである。
しかしながら、ＦＥＴとマイクロ波伝送線路の接続手段として用いられる複数のボンディングワイヤは近接するボンディングワイヤ間に生じる相互インダクタンス、すなわちカップリングため、個々のインダクタンスは大きくなる。
ＦＥＴとマイクロ波伝送線路との間に並行に配置する複数のボンディングワイヤにおいて、カップリングの影響が小さい端部のボンディングワイヤとカップリングの影響が大きい端部以外の部分のボンディングワイヤではインダクタンスの値が異なってくる。
すなわち、ＦＥＴとマイクロ波伝送線路との間に並行に配置する複数のボンディングワイヤにおいて、端部のボンディングワイヤのインダクタンスの値に対して、端部以外の部分のボンディングワイヤのインダクタンスの値は大きくなる。このようなインダクタンスの値の差は、各ゲートフィンガー電極間での入力信号の位相ずれを発生する。同様に、各ドレインフィンガー電極間での出力信号の位相ずれを発生する。
位相差が生じることで、ＦＥＴの利得の低下および出力電力の低下、さらには各ＦＥＴセルのアンバランス動作による発振が生じる。
ボンディングワイヤの長さを調整することによって、ボンディングワイヤのインダクタンスを変調するマイクロ波増幅器については、既に提案されている（例えば、特許文献１参照。）。
しかしながら、特許文献１のマイクロ波増幅器においては、ボンディングワイヤの接点の位置を変えてボンディングワイヤの長さを調節しているため、入力端子上および出力端子上において、ボンディングワイヤの接点が揃わず、この部分で電界分布が乱れてしまう。
特開平１１−２３８８５１号公報
本発明の目的は、複数の入出力ボンディングワイヤ若しくは入出力伝送線路のインダクタンス分布を調整して、入出力信号位相を同相化し、利得および出力電力を向上させ、かつ各ＦＥＴセルのアンバランス動作による発振を抑制する高周波半導体装置を提供することにある。
上記目的を達成するための本発明の一態様によれば、半絶縁性基板と、前記半絶縁性基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記半絶縁性基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極、前記ソース端子電極の下部に配置されたＶＩＡホールと、前記半絶縁性基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極とを有する電界効果トランジスタと、前記電界効果トランジスタに隣接して配置された入力回路パターンおよび出力回路パターンと、前記複数のゲート端子電極と前記入力回路パターンとを接続する入力結合部と、前記ドレイン端子電極と前記出力回路パターンとを接続する出力結合部とを備え、前記入力結合部を構成する複数の入力ボンディングワイヤのそれぞれの接点の位置を変えることなく、前記複数の入力ボンディングワイヤの長さを変えることで、複数の入力ボンディングワイヤの自己インダクタンスの値を調整して前記複数の入力ボンディングワイヤ間の相互インダクタンスの違いを相殺することによって、前記複数の入力ボンディングワイヤのインダクタンスの分布を均一にして、前記入力結合部の前記複数の入力ボンディングワイヤの伝搬信号の位相を前記ゲート端子電極上において同相化し、前記出力結合部を構成する複数の出力ボンディングワイヤのそれぞれの接点の位置を変えることなく、複数の出力ボンディングワイヤの長さを変えることで、前記複数の出力ボンディングワイヤの自己インダクタンスの値を調整して前記複数の出力ボンディングワイヤ間の相互インダクタンスの違いを相殺することによって、前記複数の出力ボンディングワイヤのインダクタンスの分布を均一にして、前記出力結合部の前記複数の出力ボンディングワイヤの伝搬信号の位相を前記出力回路パターンの前記電界効果トランジスタ側の端において同相化した高周波半導体装置が提供される。
本発明の他の態様によれば、半絶縁性基板と、前記半絶縁性基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記半絶縁性基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート引き出し電極、複数のソース端子電極およびドレイン端子電極と、前記ソース端子電極の下部に配置されたＶＩＡホールと、前記半絶縁性基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極とを有する電界効果トランジスタと、前記電界効果トランジスタに隣接して配置され、前記複数のゲート引き出し電極に接続する複数の入力伝送線路と、前記電界効果トランジスタに隣接して配置され、前記ドレイン端子電極に接続する複数の出力伝送線路とを備え、前記複数の入力伝送線路のそれぞれの接点の位置を変えることなく、前記複数の入力伝送線路の長さを変えることで、前記複数の入力伝送線路長を調整して前記複数の入力伝送線路間の結合状態の違いを相殺することによって、前記複数の入力伝送線路の伝搬信号の位相を前記ゲート端子電極上において同相化し、前記複数の出力伝送線路のそれぞれの接点の位置を変えることなく、前記複数の出力伝送線路の長さを変えることで、前記複数の出力伝送線路長を調整して前記複数の出力伝送線路間の結合状態の違いを相殺することによって、前記複数の出力伝送線路の伝搬信号の位相を出力回路の前記電界効果トランジスタ側の端において同相化した高周波半導体装置が提供される。
本発明によれば、複数の入出力ボンディングワイヤ若しくは入出力伝送線路のインダクタンス分布を調整して、入出力信号位相を同相化し、利得および出力電力を向上させ、かつ各ＦＥＴセルのアンバランス動作による発振を抑制する高周波半導体装置を提供することができる。
本発明の第１の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第１の実施の形態に係る高周波半導体装置を実装する高周波パッケージ装置の模式的平面パターン構成図。 本発明の第１の実施の形態に係る高周波半導体装置の模式的鳥瞰図。 相互インダクタンスの効果を説明する模式的回路構成図。 本発明の第１の実施の形態に係る高周波半導体装置において、相互インダクタンスを考慮した模式的回路構成図。 本発明の実験に適用した高周波半導体装置の模式的平面パターン構成において、入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５および出力ボンディングワイヤＢＷＯ１〜ＢＷＯ５の位置の説明図。 本発明の比較例に係る高周波半導体装置において、入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５に対する電圧の振幅（ｄＢ）と周波数（ＧＨｚ）との関係の説明図。 本発明の高周波半導体装置において、インダクタンスの値を調整した入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５に対する電圧の振幅（ｄＢ）と周波数（ＧＨｚ）との関係の説明図。 本発明の第１の実施の形態に係る高周波半導体装置において、入力回路パターンおよび出力回路パターンとして、ウィルキンソン結合回路を適用した模式的回路構成図。 本発明の第１の実施の形態の変形例に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第２の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第３の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第４の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第５の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第６の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 比較例に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第６の実施の形態の変形例に係る高周波半導体装置の模式的平面パターン構成図。 従来例に係る高周波半導体装置の模式的鳥瞰図。
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（高周波半導体装置）
本発明の第１の実施の形態に係る高周波半導体装置２５の模式的平面パターン構成は、図１に示すように表される。また、第１の実施の形態に係る高周波半導体装置を実装する高周波パッケージ装置の模式的平面パターン構成は、図２に示すように表される。また、第１の実施の形態に係る高周波半導体装置の模式的鳥瞰図は、図３に示すように表される。
第１の実施の形態に係る高周波半導体装置は、図１〜図３に示すように、ＦＥＴ２４と、ＦＥＴ２４に隣接して入力端子Ｐ１との間に配置された入力回路パターン１７と、ＦＥＴ２４に隣接して出力端子Ｐ２との間に配置された出力回路パターン１８と、複数のゲート端子電極Ｇ１〜Ｇ１０と入力回路パターン１７とを接続する入力結合部１２０と、ドレイン端子電極Ｄと出力回路パターン１８とを接続する出力結合部１４０とを備える。
第１の実施の形態に係る高周波半導体装置２５において、入力結合部１２０は、複数の入力ボンディングワイヤ１２，１２Ｌで構成され、出力結合部１４０は、複数の出力ボンディングワイヤ１４，１４Ｌで構成される。
第１の実施の形態に係る高周波半導体装置において、ＦＥＴ２４は、半絶縁性基板１００と、半絶縁性基板１００の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２６およびドレインフィンガー電極１２２と、半絶縁性基板１００の第１表面に配置され,ゲートフィンガー電極１２４、ソースフィンガー電極１２６およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ１〜Ｇ１０、複数のソース端子電極Ｓ１〜Ｓ１１およびドレイン端子電極Ｄと、ソース端子電極Ｓ１〜Ｓ１１の下部に配置されたＶＩＡホールＳＣ１〜ＳＣ１１と、半絶縁性基板１００の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１〜Ｓ１１に対してＶＩＡホールＳＣ１〜ＳＣ１１を介して接続された接地導体１２５とを備える。
図１の構成例において、各部の寸法は、例えば、セル幅Ｗ１は約１２０μｍ、Ｗ２は約８０μｍ、セル長Ｗ３は約１００μｍ、Ｗ４およびＷ５は約１２０μｍであり、ゲート幅は全体として１００μｍ×６本×１０セル＝６．０ｍｍ程度である。
第１の実施の形態に係る高周波半導体装置においては、複数の入力ボンディングワイヤ１２，１２Ｌのインダクタンス分布を調整して、複数の入力ボンディングワイヤ１２，１２Ｌの伝搬信号の位相を同相化し、かつ複数の出力ボンディングワイヤ１４，１４Ｌのインダクタンス分布を調整して、複数の出力ボンディングワイヤ１４，１４Ｌの伝搬信号の位相を同相化している。
第１の実施の形態に係る高周波半導体装置２５においては、入力回路パターン１７の端部（複数の入力ボンディングワイヤ配列の端）に接続された入力ボンディングワイヤ１２Ｌのインダクタンスを、入力回路パターン１７の端部以外の部分に接続された入力ボンディングワイヤ１２のインダクタンスに揃えている。また、第１の実施の形態に係る高周波半導体装置２５においては、出力回路パターン１８の端部（複数の出力ボンディングワイヤ配列の端）に接続された出力ボンディングワイヤ１４のインダクタンスを、出力回路パターン１８の端部以外の部分に接続された出力ボンディングワイヤ１４のインダクタンスに揃えている。
さらに、具体的には、第１の実施の形態に係る高周波半導体装置２５においては、入力回路パターン１７の端部に接続された入力ボンディングワイヤ１２Ｌの長さを、入力回路パターン１７の端部以外の部分に接続された入力ボンディングワイヤ１２の長さよりも長く設定し、出力回路パターン１８の端部に接続された出力ボンディングワイヤ１４Ｌの長さを、出力回路パターン１８の端部以外の部分に接続された出力ボンディングワイヤ１４の長さよりも長く設定している。
（高周波パッケージ装置）
第１の実施の形態に係る高周波パッケージ装置の模式的平面パターン構成は、図２に示すように、基板２００と、基板２００上に配置されたＦＥＴ２４と、ＦＥＴ２４の入力端子Ｐ１に配置され、誘電体基板２６上に配置された入力回路パターン１７と、ＦＥＴ２４の出力端子Ｐ２に配置され、誘電体基板２８上に配置された出力回路パターン１８と、入力回路パターン１７に接続され，絶縁層２０上に配置された入力ストリップライン１９ａと出力回路パターン１８に接続され，絶縁層２０上に配置された出力ストリップライン１９ｂと、ＦＥＴ２４，入力回路パターン１７，出力回路パターン１８，および入力ストリップライン１９ａ，出力ストリップライン１９ｂの一部を内包するセラミック壁１６と、セラミック壁１６上にハンダメタル層および金属層パターンを介して配置されたセラミックキャップ１０とを備える。
ＦＥＴ２４と入力回路パターン１７間には、複数の入力ボンディングワイヤ１２，１２Ｌが接続され、ＦＥＴ２４と出力回路パターン１８間には、複数の出力ボンディングワイヤ１４，１４Ｌが接続されている。
（相互インダクタンス）
第１の実施の形態に係る高周波半導体装置においては、略並行に配置される複数の入力ボンディングワイヤ１２，１２Ｌのインダクタンス分布を調整して、複数の入力ボンディングワイヤ１２，１２Ｌの伝搬信号の位相を同相化しており、並行に配置される複数の入力ボンディングワイヤ１２，１２Ｌ間の距離に応じて、相互インダクタンスが変動するため、この距離の調整が重要となる。同様に、第１の実施の形態に係る高周波半導体装置においては、略並行に配置される複数の出力ボンディングワイヤ１４，１４Ｌのインダクタンス分布を調整して、複数の出力ボンディングワイヤ１４，１４Ｌの伝搬信号の位相を同相化しており、並行に配置される複数の出力ボンディングワイヤ１４，１４Ｌ間の距離の調整が重要となる。
相互インダクタンスの効果を説明する模式的回路構成は、図４に示すように、端子Ｐ３および端子Ｐ４間にインダクタンスＬ１，Ｌ２，Ｌ３が並列に配置された例を用いて表される。
まず、相互インダクタンスがない場合には、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ０が成立する。
次に、インダクタンスＬ１とインダクタンスＬ２間に相互インダクタンスＭ１２が存在し、インダクタンスＬ２とインダクタンスＬ３間に相互インダクタンスＭ２３が存在する場合には、Ｌ１＝Ｌ０＋Ｍ１２、Ｌ２＝Ｌ０＋Ｍ１２＋Ｍ２３、Ｌ３＝Ｌ０＋Ｍ２３が成立する。ここで、インダクタンスＬ３とインダクタンスＬ１間の相互インダクタンスＭ３１は、Ｍ１２、Ｍ２３に比べて非常に小さいものとして無視している。
第１の実施の形態に係る高周波半導体装置において、相互インダクタンスを考慮した模式的回路構成例は、図５に示すように、入力端子Ｐ１に接続されたストリップラインＴＬ１と、出力端子Ｐ２に接続されたストリップラインＴＬ２と、入力端子Ｐ１および出力端子Ｐ２間に並列に配置されたＦＥＴ１〜ＦＥＴ４と、ストリップラインＴＬ１とＦＥＴ１〜ＦＥＴ４のゲート間に接続されたインダクタンスＬ４〜Ｌ７と、ＦＥＴ１〜ＦＥＴ４のドレインとストリップラインＴＬ２間に接続されたインダクタンスＬ８〜Ｌ１１とを備える。上記の構成例においては、ＦＥＴが４個並列接続された例が示されているが、ＦＥＴの個数は、４個の限定されるものではなく、高周波半導体装置の電流容量に応じて選ばれる。
まず、相互インダクタンスがない場合には、Ｌ４＝Ｌ５＝Ｌ６＝Ｌ７＝Ｌｉｎ、Ｌ８＝Ｌ９＝Ｌ１０＝Ｌ１１＝Ｌｏｕｔが成立する。
次に、インダクタンスＬ４とインダクタンスＬ５間に相互インダクタンスＭ４５が存在し、インダクタンスＬ５とインダクタンスＬ６間に相互インダクタンスＭ５６が存在し、インダクタンスＬ６とインダクタンスＬ７間に相互インダクタンスＭ６７が存在する場合には、Ｌ４＝Ｌｉｎ＋Ｍ４５、Ｌ５＝Ｌｉｎ＋Ｍ４５＋Ｍ５６、Ｌ６＝Ｌｉｎ＋Ｍ５６＋Ｍ６７、Ｌ７＝Ｌｉｎ＋Ｍ６７が成立する。
同様に、インダクタンスＬ８とインダクタンスＬ９間に相互インダクタンスＭ８９が存在し、インダクタンスＬ９とインダクタンスＬ１０間に相互インダクタンスＭ９１０が存在し、インダクタンスＬ１０とインダクタンスＬ１１間に相互インダクタンスＭ１０１１が存在する場合には、Ｌ８＝Ｌｏｕｔ＋Ｍ８９、Ｌ９＝Ｌｏｕｔ＋Ｍ８９＋Ｍ９１０、Ｌ１０＝Ｌｏｕｔ＋Ｍ９１０＋Ｍ１０１１、Ｌ１１＝Ｌｏｕｔ＋Ｍ１０１１が成立する。ここで、インダクタンスＬ６とインダクタンスＬ４間の相互インダクタンスＭ６４、インダクタンスＬ７とインダクタンスＬ４間の相互インダクタンスＭ７４、およびインダクタンスＬ７とインダクタンスＬ５間の相互インダクタンスＭ７５、或いは、インダクタンスＬ１０とインダクタンスＬ８間の相互インダクタンスＭ１０８、インダクタンスＬ１１とインダクタンスＬ８間の相互インダクタンスＭ１１８、およびインダクタンスＬ１１とインダクタンスＬ９間の相互インダクタンスＭ１１９は、隣接するインダクタンス間の相互インダクタンスに比べて非常に小さいものとして無視している。
第１の実施の形態に係る高周波半導体装置においては、略並行に配置される複数の入力ボンディングワイヤ１２，１２Ｌの相互インダクタンスを考慮して、インダクタンス分布を調整している。同様に、略並行に配置される複数の出力ボンディングワイヤ１４，１４Ｌの相互インダクタンスを考慮して、インダクタンス分布を調整している。
（実験結果）
第１の実施の形態に係る高周波半導体装置の実験に適用した模式的平面パターン構成において、各入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５および各出力ボンディングワイヤＢＷＯ１〜ＢＷＯ５の位置は、図６に示すように表される。
本発明の比較例に係る高周波半導体装置において、各入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５に対する電圧の振幅（ｄＢ）と周波数（ＧＨｚ）との関係は、図７に示すように表される。これに対して、第１の実施の形態に係る高周波半導体装置において、インダクタンスの値を調整した各入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５に対する電圧の振幅（ｄＢ）と周波数（ＧＨｚ）との関係は、図８に示すように表される。
図７に示す比較例おいては、並行に配置される複数の入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５および複数の出力ボンディングワイヤＢＷＯ１〜ＢＷＯ５の相互インダクタンスを考慮したインダクタンス分布調整を実施してはいない。このため、入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５において、位相差が生じている。すなわち、並行に配置される複数の入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５および複数の出力ボンディングワイヤＢＷＯ１〜ＢＷＯ５の内、最端部の入力ボンディングワイヤＢＷＩ１のインダクタンス成分が、他の入力ボンディングワイヤＢＷＩ２〜ＢＷＩ５に比較して、相互インダクタンス成分が実質的に小さいために、小さくなる。このため、入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５および出力ボンディングワイヤＢＷＯ１〜ＢＷＯ５において、インダクタンスのばらつきが発生するため、図７に示すように、入力ボンディングワイヤＢＷＩ１において、顕著な位相差が検出されている。
これに対して、入力ボンディングワイヤＢＷＩ１の長さを他の入力ボンディングワイヤＢＷＩ２〜ＢＷＩ５に比べて、１０％長く設定した例が図８に対応する。図８から明らかなように、入力ボンディングワイヤＢＷＩ１の長さを他の入力ボンディングワイヤＢＷＩ２〜ＢＷＩ５に比べて、１０％長く設定することによって、略並行に配置される複数の入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５および複数の出力ボンディングワイヤＢＷＯ１〜ＢＷＯ５において、相互インダクタンスのばらつきを相殺し、インダクタンス分布を調整することができることがわかる。
複数の入力ボンディングワイヤＢＷＩ１〜ＢＷＩ５の内、入力回路パターン１７の端部に接続された入力ボンディングワイヤＢＷＩ１の長さを、端部以外の部分に接続された入力ボンディングワイヤＢＷＩ２〜ＢＷＩ５の長さよりも１０％長く設定し、かつ出力回路パターン１８の端部に接続された出力ボンディングワイヤＢＷＯ１の長さを、端部以外の部分に接続された出力ボンディングワイヤＢＷＯ２〜ＢＷＯ５の長さよりも１０％長く設定することによって、入出力信号の位相調整を行うことができる。
すなわち、第１の実施の形態に係る高周波半導体装置２５においては、複数の入力ボンディングワイヤ１２の内、端部に接続された入力ボンディングワイヤ１２Ｌの長さを、端部以外の部分に接続された他の入力ボンディングワイヤ１２の長さよりも長く設定しても良い。同様に、複数の出力ボンディングワイヤ１４の内、端部に接続された出力ボンディングワイヤ１４Ｌの長さを、端部以外の部分に接続された他の出力ボンディングワイヤ１４の長さよりも長く設定しても良い。
第１の実施の形態に係る高周波半導体装置２５においては、複数の入力ボンディングワイヤ１２の内、両端部の１本の入力ボンディングワイヤ１２Ｌの長さを、他の入力ボンディングワイヤ１２の長さよりも長く設定しても良い。同様に、複数の出力ボンディングワイヤ１４の内、両端部の１本の出力ボンディングワイヤ１４Ｌの長さを、他の出力ボンディングワイヤ１４の長さよりも長く設定しても良い。
或いは、第１の実施の形態に係る高周波半導体装置２５においては、複数の入力ボンディングワイヤ１２の内、両端部の１本の入力ボンディングワイヤ１２Ｌの長さを、他の入力ボンディングワイヤ１２の長さよりも１０％長く設定しても良い。同様に、複数の出力ボンディングワイヤ１４の内、両端部の１本の出力ボンディングワイヤ１４Ｌの長さを、他の出力ボンディングワイヤ１４の長さよりも１０％長く設定しても良い。
なお、複数の入力ボンディングワイヤ１２の内、両端部の１本の入力ボンディングワイヤ１２Ｌの長さを調整し、複数の出力ボンディングワイヤ１４の内、出力回路パターン１８の両端部の１本の出力ボンディングワイヤ１４Ｌの長さを調整する例を説明したが、調整すべきボンディングワイヤの本数は、１本に限定されるものではない。並列に配置されるボンディングワイヤの間隔が狭くなるにつれて、長さ調整の必要なボンディングワイヤの本数は増加する傾向となるからである。
また、複数の入力ボンディングワイヤ１２の内、両端部の入力ボンディングワイヤ１２Ｌの長さを、他の入力ボンディングワイヤ１２の長さよりも１０％長く設定し、複数の出力ボンディングワイヤ１４の内、両端部の出力ボンディングワイヤ１４Ｌの長さを、他の出力ボンディングワイヤ１４の長さよりも１０％長く設定する例を説明したが、調整すべきボンディングワイヤの長さは１０％に限定されるものではない。並列に配置されるボンディングワイヤの間隔が狭くなるにつれて、相互インダクタンスの値が大きくなるため、長さ調整幅の範囲が増大する傾向となるからである。
第１の実施の形態に係る高周波半導体装置においては、複数の入力ボンディングワイヤ１２，１２Ｌのインダクタンス分布を調整して、複数の入力ボンディングワイヤ１２，１２Ｌの伝搬信号の位相を揃え、かつ複数の出力ボンディングワイヤ１４，１４Ｌのインダクタンス分布を調整して、複数の出力ボンディングワイヤ１４，１４Ｌの伝搬信号の位相を揃えることができる。
また、入力回路パターン１７および出力回路パターン１８は、ＦＥＴ２４に隣接して配置された誘電体基板２６および２８上に設けられたマイクロ波伝送線路によって構成することもできる。
また、第１の実施の形態に係る高周波半導体装置に適用するＦＥＴ２４において、半絶縁性基板１００は、例えば、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかで構成することができる。
（ウィルキンソン結合回路）
第１の実施の形態に係る高周波半導体装置において、入力回路パターン１７をＦＥＴ２４に対するウィルキンソン結合回路で構成しても良い。同様に、出力回路パターン１８をＦＥＴ２４に対するウィルキンソン結合回路で構成しても良い。
第１の実施の形態に係る高周波半導体装置において、誘電体基板２６上に配置される入力回路パターン１７および誘電体基板２８上に配置される出力回路パターン１８として、ウィルキンソン結合回路を適用した模式的回路構成は、図９に示すように表される。
図９に示すように、入力端子Ｐ１とインダクタンスＬ４〜Ｌ７間に接続される入力回路パターン１７を、１／４波長ストリップライン４０からなるウィルキンソン結合回路によって構成することによって、並列接続されたＦＥＴ１〜ＦＥＴ４に対して、５０Ωにインピーダンス変換を行いつつ、入力信号電力を位相同相化して、並列に入力することができる。同様に、出力端子Ｐ２とインダクタンスＬ８〜Ｌ１１間に接続される出力回路パターン１８を、１／４波長ストリップライン４０からなるウィルキンソン結合回路によって構成することによって、並列接続されたＦＥＴ１〜ＦＥＴ４から、５０Ωにインピーダンス変換を行いつつ、出力信号電力を位相同相化して、並列に出力することができる。
（変形例）
第１の実施の形態の変形例に係る高周波半導体装置は、図１０に示すように、ＦＥＴ２４と、ＦＥＴに隣接して配置された入力回路パターン１７および出力回路パターン１８と、複数のゲート端子電極Ｇ１〜Ｇ１０と入力回路パターン１７とを接続する入力結合部１２０と、複数のドレイン端子電極Ｄ１〜Ｄ１０と出力回路パターン１８とを接続する出力結合部１４０とを備える。
第１の実施の形態の変形例に係る高周波半導体装置２５において、入力結合部１２０は、複数の入力ボンディングワイヤ１２，１２Ｌで構成され、出力結合部１４０は、複数の出力ボンディングワイヤ１４，１４Ｌで構成される。
第１の実施の形態の変形例に係る高周波半導体装置２５において、ＦＥＴ２４は、半絶縁性基板１００と、半絶縁性基板１００の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２６およびドレインフィンガー電極１２２と、半絶縁性基板１００の第１表面に配置され,ゲートフィンガー電極１２４、ソースフィンガー電極１２６およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ１〜Ｇ１０、複数のソース端子電極Ｓ１〜Ｓ１１および複数のドレイン端子電極Ｄ１〜Ｄ１０と、ソース端子電極Ｓ１〜Ｓ１１の下部に配置されたＶＩＡホールＳＣ１〜ＳＣ１１と、半絶縁性基板１００の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１〜Ｓ１１に対してＶＩＡホールＳＣ１〜ＳＣ１１を介して接続された接地導体１２５とを備える。
第１の実施の形態の変形例に係る高周波半導体装置２５においては、ドレイン端子電極Ｄ１〜Ｄ１０が分割されている点に特徴があり、その他の構成は第１の実施の形態と同様である。
第１の実施の形態およびその変形例によれば、複数の入出力ボンディングワイヤのインダクタンス分布を調整して、入出力信号位相を同相化し、利得および出力電力の向上、さらには各ＦＥＴセルのアンバランス動作による発振を抑制する高周波半導体装置を提供することができる。
[第２の実施の形態]
第２の実施の形態に係る高周波半導体装置においては、図１１に示すように、入力回路パターン１７の端部に接続された入力ボンディングワイヤ１２Ｍの直径を、端部以外の部分に接続された入力ボンディングワイヤ１２Ｔの直径よりも短く設定し、かつ複数の入力ボンディングワイヤが同じ直径を有する場合に比べ、複数の入力ボンディングワイヤの長さを１０％長く設定している。同様に、出力回路パターン１８の端部に接続された出力ボンディングワイヤ１４Ｍの直径を、端部以外の部分に接続された出力ボンディングワイヤ１４Ｔの直径よりも短く設定し、かつ複数の出力ボンディングワイヤが同じ直径を有する場合に比べ、複数の出力ボンディングワイヤの長さを１０％長く設定している。その他の構成は、第１の実施の形態と同様である。
さらに、第２の実施の形態に係る高周波半導体装置においては、複数の入力ボンディングワイヤの内、両端部の１本の入力ボンディングワイヤ１２Ｍの直径を、他の入力ボンディングワイヤ１２Ｔの直径よりも短く設定しても良い。同様に、複数の出力ボンディングワイヤの内、両端部の１本の出力ボンディングワイヤ１４Ｍの直径を、他の出力ボンディングワイヤ１４Ｔの直径よりも短く設定しても良い。
（ボンディングワイヤ径の設定）
ボンディングワイヤの太さによるインダクタンスの変化は、レッセル線の特性インピーダンスとして概算することができる。
ボンディングワイヤの直径をａ、接地面に対するボンディングワイヤの高さをｄ／２とすると、レッセル線の特性インピーダンスＺは、Ｚ＝１２０ｌｎ（２ｄ／ａ）で表される。
特性インピーダンスＺをインダクタンスＬとキャパシタンスＣで表記すると、Ｚ＝（Ｌ／Ｃ）1/2より、インダクタンスＬ＝Ｚ2・Ｃで表される。
インダクタンスＬと光速ｖは、ｖ＝１／（ＬＣ）1/2、Ｌ＝１／Ｃ・（１／ｖ2）で表されることから、Ｌ＝Ｚ／ｖ＝１／ｖ・１２０ｌｎ（２ｄ／ａ）で表される。
例えば、接地面から１００μｍ程度の高さにある周辺のボンディングワイヤの直径ａが２５μｍのときに、１０％程度インダクタンスを減少するためには、ボンディングワイヤの直径ａを、約３３μｍ程度とすれば良い。
第２の実施の形態によれば、複数の入出力ボンディングワイヤのインダクタンス分布を調整して、入出力信号位相を同相化し、利得および出力電力の向上、さらには各ＦＥＴセルのアンバランス動作による発振を抑制する高周波半導体装置を提供することができる。
[第３の実施の形態]
第３の実施の形態に係る高周波半導体装置の模式的平面パターン構成は、図１２に示すように、複数の入力ボンディングワイヤ１２Ｍ，１２Ｗの内、入力回路パターン１７の端部以外の部分に接続された入力ボンディングワイヤ１２Ｗの本数を、入力回路パターン１７の端部に接続された入力ボンディングワイヤ１２Ｍの本数の２倍の２本とし、複数の出力ボンディングワイヤ１４Ｍ，１４Ｗの内、出力回路パターン１８の端部以外の部分に接続された力ボンディングワイヤ１４Ｗの本数を、出力回路パターン１８の端部に接続された出力ボンディングワイヤ１４Ｍの本数の２倍の２本に設定したことを特徴とする。その他の構成は、第１の実施の形態に係る高周波半導体装置と同様である。
すなわち、第３の実施の形態に係る高周波半導体装置においては、複数の入力ボンディングワイヤの内、両端部の１本の入力ボンディングワイヤ１２Ｍ以外の入力ボンディングワイヤ１２Ｗを２本組みの入力ボンディングワイヤで構成している。同様に、複数の出力ボンディングワイヤの内、両端部の１本の出力ボンディングワイヤ１４Ｍ以外の出力ボンディングワイヤ１４Ｗを２本組みの出力ボンディングワイヤで構成している。
第３の実施の形態に係る高周波半導体装置においては、入力回路パターン１７の端部以外の部分に接続された２本組みの入力ボンディングワイヤ１２Ｗの間隔を入力回路パターン１７の端部に近づくにつれて狭く設定し、出力回路パターン１８の端部以外の部分に接続された２本組みの出力ボンディングワイヤ１４Ｗの間隔を出力回路パターン１８の端部に近づくにつれて狭く設定しても良い。このように設定することによって、複数の入力ボンディングワイヤ１２Ｍ，１２Ｗのインダクタンス分布を調整し、複数の入力ボンディングワイヤ１２Ｍ，１２Ｗを伝搬する入力信号の位相を均一化することができる。同様に、複数の出力ボンディングワイヤ１４Ｍ，１４Ｗのインダクタンス分布を調整し、複数の出力ボンディングワイヤ１４Ｍ，１４Ｗを伝搬する出力信号の位相を均一化することができる。
すなわち、２本組みの入力ボンディングワイヤ１２Ｗの各セットにおいて、その２本組の入力ボンディングワイヤ１２Ｗは、ゲート端子電極Ｇ２〜Ｇ９に対して閉構造で接続され、かつ入力回路パターン１７に対して開構造で接続され、その開構造の間隔は、入力回路パターン１７の端部に近づくにつれて狭くなるように構成されていても良い。同様に、２本組みの出力ボンディングワイヤ１４Ｗの各セットにおいて、その２本組の出力ボンディングワイヤ１４Ｗは、ドレイン端子電極Ｄに対して閉構造で接続され、かつ出力回路パターン１８に対して開構造で接続され、その開構造の間隔は、出力回路パターン１８の端部に近づくにつれて狭くなるように構成されていても良い。
第３の実施の形態によれば、複数の入出力ボンディングワイヤのインダクタンス分布を調整して、入出力信号位相を同相化し、利得および出力電力の向上、さらには各ＦＥＴセルのアンバランス動作による発振を抑制する高周波半導体装置を提供することができる。
[第４の実施の形態]
第４の実施の形態に係る高周波半導体装置の模式的平面パターン構成は、図１３に示すように、入力回路パターン１７および出力回路パターン１８は、端部において、それぞれ波長短縮用マイクロストリップライン１７Ａおよび１８Ａを備えることを特徴とする。その他の構成は、第１の実施の形態に係る高周波半導体装置と同様である。
すなわち、第４の実施の形態に係る高周波半導体装置２５においては、入力回路パターン１７は、その端部において、波長短縮用マイクロストリップライン１７Ａを備えている。同様に、出力回路パターン１８は、その端部において、波長短縮用マイクロストリップライン１８Ａを備えている。
入力回路パターン１７の端部の入力ボンディングワイヤ１２Ｓに対する入力回路パターン１７の接続パターンを延在させて、入力ボンディングワイヤ１２のインダクタンス成分の一部を波長短縮用マイクロストリップライン１７Ａで置き換えることによって、誘電体の波長短縮効果によって、インダクタンス成分を増加させることができる。同様に、出力回路パターン１８の端部の出力ボンディングワイヤ１４Ｓに対する出力回路パターン１８の接続パターンを延在させて、出力ボンディングワイヤ１４のインダクタンス成分の一部を波長短縮用マイクロストリップライン１８Ａで置き換えることによって、誘電体の波長短縮効果によって、インダクタンス成分を増加させることができる。波長短縮用マイクロストリップライン１７Ａおよび１８Ａは、誘電体基板上に形成されるため、この誘電体基板の誘電率を増加させることで、波長短縮効果を増大することができる。
第４の実施の形態に係る高周波半導体装置においては、波長短縮用マイクロストリップライン１７Ａを介して、複数の入力ボンディングワイヤ１２，１２Ｓの内、入力回路パターン１７の両端部の入力ボンディングワイヤ１２Ｓの長さを、入力回路パターン１７の中心部の入力ボンディングワイヤ１２の長さよりも短くするとともに、入力回路パターン１７の両端部の入力ボンディングワイヤ１２Ｓを伝搬する入力信号の波長短縮を実現することができる。同様に、波長短縮用マイクロストリップライン１８Ａを介して、複数の出力ボンディングワイヤ１４，１４Ｓの内、出力回路パターン１８の両端部の出力ボンディングワイヤ１４Ｓの長さを、出力回路パターン１８の中心部の出力ボンディングワイヤ１４の長さよりも短くするとともに、出力回路パターン１８の両端部の出力ボンディングワイヤ１４Ｓを伝搬する出力信号の波長短縮を実現することができる。
第４の実施の形態によれば、複数の入出力ボンディングワイヤのインダクタンス分布を実質的に調整して、入出力信号位相を同相化し、利得および出力電力の向上、さらには各ＦＥＴセルのアンバランス動作による発振を抑制する高周波半導体装置を提供することができる。
[第５の実施の形態]
第５の実施の形態に係る高周波半導体装置の模式的平面パターン構成は、図１４に示すように、ＦＥＴ２４と入力回路パターン１７との間に配置された第１入力側誘電体基板３０Ａおよび第２入力側誘電体基板３０と、ＦＥＴ２４と出力回路パターン１８との間に配置された第１出力側誘電体基板３２Ａおよび第２出力側誘電体基板３２とを備える。その他の構成は、第１の実施の形態に係る高周波半導体装置と同様である。
すなわち、第５の実施の形態に係る高周波半導体装置２５において、入力結合部１２０は、ＦＥＴ２４と入力回路パターン１７との間に配置された２つの第１入力側誘電体基板３０Ａと、ＦＥＴ２４と入力回路パターン１７との間、および２つの第１入力側誘電体基板３０Ａの間に配置された第２入力側誘電体基板３０と、複数のゲート端子電極Ｇ１〜Ｇ１０と第１入力側誘電体基板３０Ａおよび第２入力側誘電体基板３０との間を接続する複数の第１入力ボンディングワイヤ１２ａと、第１入力側誘電体基板３０Ａおよび第２入力側誘電体基板３０と入力回路パターン１７との間を接続する複数の第２入力ボンディングワイヤ１２ｂとを備え、第１入力側誘電体基板３０Ａの誘電体定数を第２入力側誘電体基板３０の誘電体定数よりも高く設定している。
同様に、第５の実施の形態に係る高周波半導体装置２５において、出力結合部１４０は、ＦＥＴ２４と出力回路パターン１８との間に配置された２つの第１出力側誘電体基板３２Ａと、ＦＥＴ２４と出力回路パターン１８との間、および２つの第１出力側誘電体基板３２Ａの間に配置された第２出力側誘電体基板３２と、ドレイン端子電極Ｄと第１出力側誘電体基板３２Ａおよび第２出力側誘電体基板３２との間を接続する複数の第１出力ボンディングワイヤ１４ａと、第１出力側誘電体基板３２Ａおよび第２出力側誘電体基板３２と出力回路パターン１８との間を接続する複数の第２出力ボンディングワイヤ１４ｂとを備え、第１出力側誘電体基板３２Ａの誘電体定数を第２出力側誘電体基板３２の誘電体定数よりも高く設定している。
入力回路パターン１７の端部において、入力ボンディングワイヤ１２ａ，１２ｂに対する接続パターン３６Ａを形成する第１入力側誘電体基板３０Ａの誘電率を、入力回路パターン１７の端部以外の部分において、入力ボンディングワイヤ１２ａ，１２ｂに対する接続パターン３６を形成する第２入力側誘電体基板３０の誘電率よりも高く設定することによって、誘電体の波長短縮率の差から、入力回路パターン１７の端部において、インダクタンスを増加させることができる。
同様に、出力回路パターン１８の端部において、出力ボンディングワイヤ１４ａ，１４ｂに対する接続パターン３８Ａを形成する第１出力側誘電体基板３２Ａの誘電率を、出力回路パターン１８の端部以外の部分において、出力ボンディングワイヤ１４ａ，１４ｂに対する接続パターン３８を形成する第２出力側誘電体基板３２の誘電率よりも高く設定することによって、誘電体の波長短縮率の差から、出力回路パターン１８の端部において、インダクタンスを増加させることができる。
第５の実施の形態によれば、複数の入出力ボンディングワイヤのインダクタンス分布を実質的に調整して、入出力信号位相を同相化し、利得および出力電力の向上、さらには各ＦＥＴセルのアンバランス動作による発振を抑制する高周波半導体装置を提供することができる。
[第６の実施の形態]
第６の実施の形態に係る高周波半導体装置の模式的平面パターン構成は、図１５に示すように、ＦＥＴ２４と、ＦＥＴ２４に隣接して入力端子Ｐ１との間に配置された複数の入力伝送線路（５０，５４，５６）と、ＦＥＴ２４に隣接して出力端子Ｐ２との間に配置された複数の出力伝送線路（６０，６４，６６）とを備える。
第６の実施の形態に係る高周波半導体装置２５において、ＦＥＴ２４は、半絶縁性基板１００と、半絶縁性基板１００の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２６およびドレインフィンガー電極１２２と、半絶縁性基板１００の第１表面に配置され,ゲートフィンガー電極１２４、ソースフィンガー電極１２６およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート引き出し電極ＰＧ１〜ＰＧ８、ソース端子電極Ｓ１〜Ｓ９および複数のドレイン端子電極Ｄ１〜Ｄ８と、ソース端子電極Ｓ１〜Ｓ９の下部に配置されたＶＩＡホールＳＣ１〜ＳＣ９と、半絶縁性基板１００の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１〜Ｓ９に対してＶＩＡホールＳＣ１〜ＳＣ９を介して接続された接地電極とを有する。
ＦＥＴ２４に隣接して配置された複数の入力伝送線路５０は、複数のゲート引き出し電極ＰＧ２〜ＰＧ７に接続され、両端の入力伝送線路５４，５６は、ゲート引き出し電極ＰＧ１およびＰＧ８に接続されている。
ＦＥＴ２４に隣接して配置された複数の出力伝送線路６０は、ドレイン端子電極Ｄ２〜Ｄ７に接続され、両端の出力伝送線路６４，６６は、ドレイン端子電極Ｄ１およびＤ８に接続されている。
第６の実施の形態に係る高周波半導体装置２５においては、複数の入力伝送線路５０，５４，５６のインダクタンス分布を調整して、複数の入力伝送線路５０，５４，５６の伝搬信号の位相を同相化している。
同様に、第６の実施の形態に係る高周波半導体装置２５においては、複数の出力伝送線路６０，６４，６６のインダクタンス分布を調整して、複数の出力伝送線路６０，６４，６６の伝搬信号の位相を同相化している。
図１６は、比較例に係る高周波半導体装置の模式的平面パターン構成を示す。図１６においては、入力伝送線路５０は、複数のゲート引き出し電極ＰＧ２〜ＰＧ７に接続されている。両端の入力伝送線路５２は、ゲート引き出し電極ＰＧ１およびＰＧ８に接続されている。出力伝送線路６０は、ドレイン端子電極Ｄ２〜Ｄ７に接続され、両端の出力伝送線路６２は、ドレイン端子電極Ｄ１およびＤ８に接続されている。図１６の例では、両端の入力伝送線路５２は、λ0／４ストリップラインを構成している。入力伝送線路５０の有するλ／４ストリップラインに比較して、λ0／４＞λ／４の関係にある。同様に、両端の出力伝送線路６２は、λ0／４ストリップラインを構成しており、出力伝送線路６０の有するλ／４ストリップラインに比較して、λ0／４＞λ／４の関係にある。従って、比較例に係る高周波半導体装置においては、両端部の入力伝送線路５２および出力伝送線路６２において、インダクタンス分布が変動し、入出力信号位相を同相化することが難しい。
これに対して、第６の実施の形態に係る高周波半導体装置２５においては、複数の入力伝送線路５０，５４，５６のインダクタンス分布を調整して、複数の入力伝送線路５０，５４，５６の伝搬信号の位相を同相化し、かつ複数の出力伝送線路６０，６４，６６のインダクタンス分布を調整して、複数の出力伝送線路６０，６４，６６の伝搬信号の位相を同相化している。
第６の実施の形態に係る高周波半導体装置２５においては、複数のゲート引き出し電極ＰＧ１〜ＰＧ８の端部に接続された入力伝送線路５６のインダクタンスを、端部以外の部分に接続された入力伝送線路５０のインダクタンスに揃えている。
同様に、複数のドレイン端子電極Ｄ１〜Ｄ８の端部に接続された出力伝送線路６６のインダクタンスを、端部以外の部分に接続された出力伝送線路６０のインダクタンスに揃えている。
複数の入力伝送線路５０，５４，５６の内、端部の入力伝送線路５６の長さを端部以外の部分の入力伝送線路５０の長さよりも長く設定し、複数の出力伝送線路６０，６４，６６の内、端部の出力伝送線路６６の長さを端部以外の部分の出力伝送線路６０の長さよりも長く設定しても良い。
第６の実施の形態に係る高周波半導体装置２５において、複数の入力伝送線路５０，５４，５６の内、両端部の１本の入力伝送線路５４・５６の長さを端部以外の部分の入力伝送線路５０の長さよりも長く設定し、複数の出力伝送線路６０，６４，６６の内、両端部の１本の出力伝送線路６４・６６の長さを端部以外の部分の出力伝送線路６０の長さよりも長く設定しても良い。
すなわち、第６の実施の形態に係る高周波半導体装置２５において、複数のゲート引き出し電極ＰＧ１〜ＰＧ８の端部に接続された入力伝送線路５４および５６は、端部以外の部分に接続された入力伝送線路５０よりも長さを長く設定しても良い。同様に、ドレイン端子電極Ｄ１〜Ｄ８の端部に接続された出力伝送線路６４および６６は、端部以外の部分に接続された出力伝送線路６０よりも長さを長く設定しても良い。
さらに、第６の実施の形態に係る高周波半導体装置２５において、複数のゲート引き出し電極ＰＧ１〜ＰＧ８の端部に接続された１本の入力伝送線路は、他の入力伝送線路５０よりも長さを長く設定しても良い。同様に、ドレイン端子電極Ｄ１〜Ｄ８の端部に接続された１本の出力伝送線路は、他の出力伝送線路６０よりも長さを長く設定しても良い。
第６の実施の形態に係る高周波半導体装置２５において、複数の入力伝送線路５０，５４，５６の内、両端部の１本の入力伝送線路５４・５６の長さを端部以外の部分の入力伝送線路５０の長さよりも１０％長く設定し、複数の出力伝送線路６０，６４，６６の内、両端部の１本の出力伝送線路６４・６６の長さを端部以外の部分の出力伝送線路６０の長さよりも１０％長く設定しても良い。
すなわち、第６の実施の形態に係る高周波半導体装置２５において、複数のゲート引き出し電極ＰＧ１〜ＰＧ８の端部に接続された１本の入力伝送線路は、他の入力伝送線路５０よりも１０％長さを長く設定しても良い。同様に、ドレイン端子電極Ｄ１〜Ｄ８の端部に接続された１本の出力伝送線路は、他の出力伝送線路６０よりも１０％長さを長く設定しても良い。
複数の入力伝送線路５０，５４，５６および複数の出力伝送線路６０，６４，６６は、ＦＥＴ２４に対するウィルキンソン結合回路を構成する。
すなわち、第６の実施の形態に係る高周波半導体装置において、複数の入力伝送線路は、ＦＥＴ２４に対するウィルキンソン結合回路を構成しても良い。同様に、複数の出力伝送線路は、ＦＥＴ２４に対するウィルキンソン結合回路を構成しても良い。
図１５に示すように、入力端子Ｐ１とＦＥＴ２４のゲート引き出し電極ＰＧ１〜ＰＧ８間に接続される入力伝送線路５０，５４・５６を、λ／４ストリップラインからなるウィルキンソン結合回路によって構成することによって、並列接続されたＦＥＴセルに対して、５０Ωにインピーダンス変換を行いつつ、入力信号電力を位相同相化して、並列に入力することができる。同様に、出力端子Ｐ２とドレイン端子電極Ｄ１〜Ｄ８間に接続される出力伝送線路６０，６４・６６を、λ／４ストリップラインからなるウィルキンソン結合回路によって構成することによって、並列接続されたＦＥＴセルから、５０Ωにインピーダンス変換を行いつつ、出力信号電力を位相同相化して、並列に出力することができる。
また、複数の入力伝送線路５０，５４，５６および複数の出力伝送線路６０，６４，６６は、ＦＥＴ２４が形成された半絶縁性基板１００と同一の半絶縁性基板上に設けられ、モノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit）を構成している。
すなわち、第６の実施の形態に係る高周波半導体装置において、複数の入力伝送線路は、ＦＥＴ２４の半絶縁性基板と同じ半絶縁性基板上に配置されていても良い。同様に、複数の出力伝送線路は、ＦＥＴ２４の半絶縁性基板と同じ半絶縁性基板上に配置されていても良い。
また、第６の実施の形態に係る高周波半導体装置２５において、ドレイン端子電極Ｄ１〜Ｄ８は、分割されている。
また、第６の実施の形態に係る高周波半導体装置に適用するＦＥＴ２４において、半絶縁性基板１００は、例えば、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかで構成することができる。
（変形例）
第６の実施の形態の変形例に係る高周波半導体装置２５は、図１７に示すように、ドレイン端子電極Ｄは、共通接続されている。その他の構成は第６の実施の形態と同様である。
第６の実施の形態およびその変形例によれば、複数の入出力伝送線路のインダクタンス分布を実質的に調整して、入出力信号位相を同相化し、利得および出力電力の向上、さらには各ＦＥＴセルのアンバランス動作による発振を抑制する高周波半導体装置を提供することができる。
[その他の実施の形態]
上記のように、本発明は第１〜第５の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
たとえば、第２〜第５の実施の形態に係る高周波半導体装置においても、入力回路パターン１７および出力回路パターン１８は、ＦＥＴ２４に隣接して配置された誘電体基板２６および２８上に設けられたマイクロ波伝送線路によって構成することもできる。
また、第２〜第５の実施の形態に係る高周波半導体装置に適用するＦＥＴ２４において、半絶縁性基板１００は、例えば、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかで構成することができる。
また、第２〜第５の実施の形態に係る高周波半導体装置においても、誘電体基板２６上に配置される入力回路パターン１７および誘電体基板２８上に配置される出力回路パターン１８として、ウィルキンソン結合回路を適用することができる。
また、第２〜第５の実施の形態に係る高周波半導体装置においても、ドレイン端子電極が分割された構成を採用することも可能である。
なお、本発明の高周波半導体装置に適用する素子としては、ＦＥＴに限らず、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）、ＬＤＭＯＳ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）素子なども適用できることは言うまでもない。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の高周波半導体装置は、内部整合型電力増幅素子、電力ＭＭＩＣ、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。
１０…セラミックキャップ
１２，１２Ｌ，１２Ｔ，１２Ｗ，１２Ｓ，１２ａ，１２ｂ…入力ボンディングワイヤ
１４，１４Ｌ，１４Ｔ，１４Ｗ，１４Ｓ，１４ａ，１４ｂ…出力ボンディングワイヤ
１６…セラミック壁
１７…入力回路パターン
１８…出力回路パターン
１７Ａ，１８Ａ…波長短縮用マイクロストリップライン
１９ａ…入力ストリップライン
１９ｂ…出力ストリップライン
２０…絶縁層
２４…電界効果トランジスタ（ＦＥＴ）
２５…高周波半導体装置
２６，２８…誘電体基板
３０Ａ…第１入力側誘電体基板
３０…第２入力側誘電体基板
３２Ａ…第１出力側誘電体基板
３２…第２出力側誘電体基板
３６，３６Ａ，３８，３８Ａ…接続パターン
４０，５０，６０…１／４波長（λ／４）ストリップライン
５２，５４，５６，６２，６４，６６…伝送線路
１００…半絶縁性基板
１２０…入力結合部
１２２…ドレインフィンガー電極
１２４…ゲートフィンガー電極
１２５…接地導体
１２６…ソースフィンガー電極
１４０…出力結合部
Ｐ１…入力端子
Ｐ２…出力端子
Ｇ１，Ｇ２，…，Ｇ１０…ゲート端子電極
Ｓ１，Ｓ２，…，Ｓ１１…ソース端子電極
Ｄ，Ｄ１，Ｄ２，…，Ｄ１０…ドレイン端子電極
ＳＣ１〜ＳＣ１１…ＶＩＡホール
ＢＷＩ１，ＢＷＩ２，…，ＢＷＩ５…入力ボンディングワイヤ
ＢＷＯ１，ＢＷＯ２，…，ＢＷＯ５…出力ボンディングワイヤ
Ｌ１〜Ｌ１１…インダクタンス

Claims (19)

  1. 半絶縁性基板と、前記半絶縁性基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記半絶縁性基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極、前記ソース端子電極の下部に配置されたＶＩＡホールと、前記半絶縁性基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極とを有する電界効果トランジスタと、
    前記電界効果トランジスタに隣接して配置された入力回路パターンおよび出力回路パターンと、
    前記複数のゲート端子電極と前記入力回路パターンとを接続する入力結合部と、
    前記ドレイン端子電極と前記出力回路パターンとを接続する出力結合部と
    を備え、前記入力結合部を構成する複数の入力ボンディングワイヤのそれぞれの接点の位置を変えることなく、前記複数の入力ボンディングワイヤの長さを変えることで、複数の入力ボンディングワイヤの自己インダクタンスの値を調整して前記複数の入力ボンディングワイヤ間の相互インダクタンスの違いを相殺することによって、前記複数の入力ボンディングワイヤのインダクタンスの分布を均一にして、前記入力結合部の前記複数の入力ボンディングワイヤの伝搬信号の位相を前記ゲート端子電極上において同相化し、
    前記出力結合部を構成する複数の出力ボンディングワイヤのそれぞれの接点の位置を変えることなく、複数の出力ボンディングワイヤの長さを変えることで、前記複数の出力ボンディングワイヤの自己インダクタンスの値を調整して前記複数の出力ボンディングワイヤ間の相互インダクタンスの違いを相殺することによって、前記複数の出力ボンディングワイヤのインダクタンスの分布を均一にして、前記出力結合部の前記複数の出力ボンディングワイヤの伝搬信号の位相を前記出力回路パターンの前記電界効果トランジスタ側の端において同相化したことを特徴とする高周波半導体装置。
  2. 前記入力回路パターンの端部に接続された前記入力ボンディングワイヤのインダクタンスを、前記端部以外の部分に接続された前記入力ボンディングワイヤのインダクタンスと揃えることを特徴とする請求項１に記載の高周波半導体装置。
  3. 前記入力回路パターンの端部に接続された前記入力ボンディングワイヤの長さを、前記端部以外の部分に接続された前記入力ボンディングワイヤの長さよりも長く設定したことを特徴とする請求項１に記載の高周波半導体装置。
  4. 前記複数の入力ボンディングワイヤの内、両端の１本の入力ボンディングワイヤの長さを、他の入力ボンディングワイヤの長さよりも長く設定したことを特徴とする請求項３に記載の高周波半導体装置。
  5. 前記複数の入力ボンディングワイヤの内、両端の１本の入力ボンディングワイヤの直径を、他の入力ボンディングワイヤの直径よりも短く設定したことを特徴とする請求項１に記載の高周波半導体装置。
  6. 前記複数の第１ボンディングワイヤの内、両端の１本の第１ボンディングワイヤ以外の第１ボンディングワイヤは、２本組みの第１ボンディングワイヤを備えることを特徴とする請求項１に記載の高周波半導体装置。
  7. 前記２本組みの第１ボンディングワイヤは、前記ゲート端子電極に対して閉構造で接続され、かつ前記第１回路パターンに対して開構造で接続され、前記開構造の間隔は、前記第１回路パターンの端部に近づくにつれて狭くなるように設定したことを特徴とする請求項６に記載の高周波半導体装置。
  8. 前記入力回路パターンは、端部において、波長短縮用マイクロストリップラインを備えることを特徴とする請求項１に記載の高周波半導体装置。
  9. 前記入力結合部は、
    前記電界効果トランジスタと前記入力回路パターンとの間に配置された２つの第１側誘電体基板と、
    前記電界効果トランジスタと前記入力回路パターンとの間、および前記２つの第１側誘電体基板間に配置された第２側誘電体基板と、
    前記複数のゲート端子電極若しくは前記複数のドレイン端子電極の一方と、前記第２側誘電体基板とを接続する複数の入力ボンディングワイヤと、
    前記第１側誘電体基板および前記第２側誘電体基板と、前記入力回路パターンとを接続する複数の出力ボンディングワイヤと
    を備え、前記第１側誘電体基板の誘電体定数を前記第２側誘電体基板の誘電体定数よりも高く設定したことを特徴とする請求項１に記載の高周波半導体装置。
  10. 前記第１回路パターンは、前記電界効果トランジスタに隣接して配置された誘電体基板上に設けられたマイクロ波伝送線路からなることを特徴とする請求項１に記載の高周波半導体装置。
  11. 前記入力回路パターンは、前記電界効果トランジスタに対するウィルキンソン結合回路を構成することを特徴とする請求項１に記載の高周波半導体装置。
  12. 半絶縁性基板と、前記半絶縁性基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記半絶縁性基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート引き出し電極、複数のソース端子電極およびドレイン端子電極と、前記ソース端子電極の下部に配置されたＶＩＡホールと、前記半絶縁性基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極とを有する電界効果トランジスタと、
    前記電界効果トランジスタに隣接して配置され、前記複数のゲート引き出し電極に接続する複数の入力伝送線路と、
    前記電界効果トランジスタに隣接して配置され、前記ドレイン端子電極に接続する複数の出力伝送線路と
    を備え、
    前記複数の入力伝送線路のそれぞれの接点の位置を変えることなく、前記複数の入力伝送線路の長さを変えることで、前記複数の入力伝送線路長を調整して前記複数の入力伝送線路間の結合状態の違いを相殺することによって、前記複数の入力伝送線路の伝搬信号の位相を前記ゲート端子電極上において同相化し、
    前記複数の出力伝送線路のそれぞれの接点の位置を変えることなく、前記複数の出力伝送線路の長さを変えることで、前記複数の出力伝送線路長を調整して前記複数の出力伝送線路間の結合状態の違いを相殺することによって、前記複数の出力伝送線路の伝搬信号の位相を出力回路の前記電界効果トランジスタ側の端において同相化したことを特徴とする高周波半導体装置。
  13. 前記複数のゲート引き出し電極若しくは前記ドレイン端子電極の端部に接続される前記入力伝送線路のインダクタンスを、前記端部以外の部分に接続される前記入力伝送線路のインダクタンスに揃えることを特徴とする請求項１２に記載の高周波半導体装置。
  14. 前記複数のゲート引き出し電極若しくは前記ドレイン端子電極の端部に接続される前記入力伝送線路の長さを、前記端部以外の部分に接続される前記入力伝送線路の長さよりも長く設定したことを特徴とする請求項１２に記載の高周波半導体装置。
  15. 前記複数のゲート引き出し電極若しくは前記ドレイン端子電極の端部に接続される１本の入力伝送線路の長さを、他の入力伝送線路の長さよりも長く設定したことを特徴とする請求項１２に記載の高周波半導体装置。
  16. 前記複数の入力伝送線路は、前記電界効果トランジスタが形成される前記半絶縁性基板と同一の半絶縁性基板上に設けられたことを特徴とする請求項１２に記載の高周波半導体装置。
  17. 前記複数の入力伝送線路はすべて、前記電界効果トランジスタに対するλ／４ストリップラインからなるウィルキンソン結合回路を構成することを特徴とする請求項１２に記載の高周波半導体装置。
  18. 前記ドレイン端子電極は、分割されていることを特徴とする請求項１２に記載の高周波半導体装置。
  19. 前記半絶縁性基板は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかであることを特徴とする請求項１２に記載の高周波半導体装置。
JP2014191127A 2008-12-10 2014-09-19 高周波半導体装置 Pending JP2015015496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014191127A JP2015015496A (ja) 2008-12-10 2014-09-19 高周波半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008314841 2008-12-10
JP2008314841 2008-12-10
JP2014191127A JP2015015496A (ja) 2008-12-10 2014-09-19 高周波半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009269885A Division JP5658874B2 (ja) 2008-12-10 2009-11-27 高周波半導体装置

Publications (1)

Publication Number Publication Date
JP2015015496A true JP2015015496A (ja) 2015-01-22

Family

ID=41716256

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009269885A Active JP5658874B2 (ja) 2008-12-10 2009-11-27 高周波半導体装置
JP2014191127A Pending JP2015015496A (ja) 2008-12-10 2014-09-19 高周波半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009269885A Active JP5658874B2 (ja) 2008-12-10 2009-11-27 高周波半導体装置

Country Status (3)

Country Link
US (1) US8431973B2 (ja)
EP (1) EP2197030B1 (ja)
JP (2) JP5658874B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059650A (ja) * 2015-09-16 2017-03-23 三菱電機株式会社 増幅器
US10290603B2 (en) 2016-11-10 2019-05-14 Mitsubishi Electric Corporation High-frequency circuit
WO2022202326A1 (ja) * 2021-03-22 2022-09-29 株式会社 東芝 半導体装置及びその位相特性調整方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
JP2011171697A (ja) * 2010-01-22 2011-09-01 Toshiba Corp 高周波半導体装置
EP2589105B1 (en) * 2010-07-02 2018-09-05 Nuvotronics LLC Three-dimensional microstructures
JP5663999B2 (ja) * 2010-07-27 2015-02-04 住友電気工業株式会社 半導体装置及びその製造方法
JP5450313B2 (ja) * 2010-08-06 2014-03-26 株式会社東芝 高周波半導体用パッケージおよびその作製方法
JP5487082B2 (ja) * 2010-11-18 2014-05-07 株式会社東芝 高周波回路
JP5547048B2 (ja) * 2010-12-06 2014-07-09 株式会社東芝 電力増幅器用バイアス回路
JP5913816B2 (ja) * 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP5439415B2 (ja) * 2011-03-01 2014-03-12 株式会社東芝 Ｍｍｉｃ用パッケージ
GB201105912D0 (en) * 2011-04-07 2011-05-18 Diamond Microwave Devices Ltd Improved matching techniques for power transistors
JP5734727B2 (ja) * 2011-04-28 2015-06-17 株式会社東芝 半導体装置
JP5361951B2 (ja) * 2011-06-17 2013-12-04 株式会社東芝 半導体電力増幅器
CN102655395B (zh) * 2012-05-23 2014-12-10 中国电子科技集团公司第五十五研究所 一种直流与微波信号交叉布线的放大器电路
KR101991259B1 (ko) * 2012-12-12 2019-06-24 한국전자통신연구원 고전력 소자용 패키지
JP5711778B2 (ja) * 2013-03-06 2015-05-07 株式会社東芝 半導体装置
JP6171427B2 (ja) * 2013-03-13 2017-08-02 三菱電機株式会社 高周波電力増幅器
US9576737B2 (en) 2014-04-14 2017-02-21 Kabushiki Kaisha Toshiba Parallel capacitor and high frequency semiconductor device
CN109065517B (zh) 2014-09-23 2020-12-01 华为技术有限公司 射频功率组件及射频信号收发设备
WO2016098374A1 (ja) * 2014-12-16 2016-06-23 三菱電機株式会社 マルチフィンガトランジスタ及び半導体装置
EP3086369A1 (en) * 2015-04-20 2016-10-26 Kabushiki Kaisha Toshiba Monolithic microwave integrated circuit
JP2016219678A (ja) * 2015-05-25 2016-12-22 株式会社東芝 電界効果トランジスタおよび半導体装置
JP6658429B2 (ja) * 2016-09-27 2020-03-04 三菱電機株式会社 半導体装置
US10340811B2 (en) 2016-11-28 2019-07-02 Ford Global Technologies, Llc Inverter switching devices with gate coils to enhance common source inductance
US10201087B2 (en) * 2017-03-30 2019-02-05 Infineon Technologies Austria Ag Discrete device
US10268789B1 (en) * 2017-10-03 2019-04-23 Cree, Inc. Transistor amplifiers having node splitting for loop stability and related methods
CN112154602B (zh) * 2018-05-28 2023-06-16 三菱电机株式会社 放大器
CN112154603B (zh) * 2018-05-28 2024-09-20 三菱电机株式会社 放大器
US10615510B1 (en) * 2018-09-24 2020-04-07 Nxp Usa, Inc. Feed structure, electrical component including the feed structure, and module
CN110599946B (zh) * 2019-08-08 2021-11-16 长春希达电子技术有限公司 基于tft玻璃基板的高密度led显示箱体及显示屏
US11842996B2 (en) * 2021-11-24 2023-12-12 Nxp Usa, Inc. Transistor with odd-mode oscillation stabilization circuit

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107240A (en) * 1979-02-09 1980-08-16 Nec Corp Connection of circuit element
JPS6114183Y2 (ja) * 1981-02-25 1986-05-02
JPS63160253A (ja) * 1986-12-23 1988-07-04 Nec Corp 半導体装置
JPH054281Y2 (ja) * 1987-09-30 1993-02-02
JPH0715256A (ja) * 1993-06-29 1995-01-17 Mitsubishi Electric Corp マイクロ波増幅器
JPH11238851A (ja) * 1998-02-23 1999-08-31 Hitachi Ltd 集積回路装置およびそれを用いた通信機
JPH11330813A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp 電力分配回路および電力増幅器
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2003110382A (ja) * 2001-09-27 2003-04-11 Mitsubishi Electric Corp マイクロ波半導体増幅器
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
JP2004228989A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp 半導体装置
JP2005110119A (ja) * 2003-10-01 2005-04-21 Mitsubishi Electric Corp 高周波トランジスタ装置
JP5658874B2 (ja) * 2008-12-10 2015-01-28 株式会社東芝 高周波半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US347688A (en) * 1886-08-17 Henry m
US370544A (en) * 1887-09-27 keily
US3893159A (en) 1974-02-26 1975-07-01 Rca Corp Multiple cell high frequency power semiconductor device having bond wires of differing inductance from cell to cell
JPS62291071A (ja) * 1986-06-10 1987-12-17 Nec Corp 電界効果型トランジスタ
JPH04109701A (ja) 1990-08-29 1992-04-10 Toshiba Corp マイクロ波半導体装置
JPH0729918A (ja) * 1993-07-08 1995-01-31 Sumitomo Electric Ind Ltd 高周波電界効果トランジスタ
JPH07321130A (ja) * 1994-05-24 1995-12-08 Japan Energy Corp 半導体装置
JP3364404B2 (ja) 1997-02-12 2003-01-08 株式会社東芝 半導体の入出力接続構造
US5973567A (en) 1997-06-16 1999-10-26 Hughes Electronics Corporation Tunable impedance matching network for a mic power amplifier module
US6297700B1 (en) 2000-02-18 2001-10-02 Ultrarf, Inc. RF power transistor having cascaded cells with phase matching between cells
DE10324069B4 (de) 2003-05-27 2005-06-23 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur leitenden Verbindung von Kontaktflecken bei Halbleiterchips
US7002238B2 (en) 2003-10-23 2006-02-21 Broadcom Corporation Use of a down-bond as a controlled inductor in integrated circuit applications
JP4519637B2 (ja) 2004-12-28 2010-08-04 株式会社東芝 半導体装置
US20060138650A1 (en) 2004-12-28 2006-06-29 Freescale Semiconductor, Inc. Integrated circuit packaging device and method for matching impedance
US7786603B2 (en) 2005-10-28 2010-08-31 Freescale Semiconductor, Inc. Electronic assembly having graded wire bonding
JP2007274182A (ja) 2006-03-30 2007-10-18 Toshiba Corp 高周波回路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107240A (en) * 1979-02-09 1980-08-16 Nec Corp Connection of circuit element
JPS6114183Y2 (ja) * 1981-02-25 1986-05-02
JPS63160253A (ja) * 1986-12-23 1988-07-04 Nec Corp 半導体装置
JPH054281Y2 (ja) * 1987-09-30 1993-02-02
JPH0715256A (ja) * 1993-06-29 1995-01-17 Mitsubishi Electric Corp マイクロ波増幅器
JPH11238851A (ja) * 1998-02-23 1999-08-31 Hitachi Ltd 集積回路装置およびそれを用いた通信機
JPH11330813A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp 電力分配回路および電力増幅器
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2003110382A (ja) * 2001-09-27 2003-04-11 Mitsubishi Electric Corp マイクロ波半導体増幅器
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
JP2004228989A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp 半導体装置
JP2005110119A (ja) * 2003-10-01 2005-04-21 Mitsubishi Electric Corp 高周波トランジスタ装置
JP5658874B2 (ja) * 2008-12-10 2015-01-28 株式会社東芝 高周波半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059650A (ja) * 2015-09-16 2017-03-23 三菱電機株式会社 増幅器
US9627300B2 (en) 2015-09-16 2017-04-18 Mitsubishi Electric Corporation Amplifier package with multiple drain bonding wires
US10290603B2 (en) 2016-11-10 2019-05-14 Mitsubishi Electric Corporation High-frequency circuit
WO2022202326A1 (ja) * 2021-03-22 2022-09-29 株式会社 東芝 半導体装置及びその位相特性調整方法

Also Published As

Publication number Publication date
EP2197030A2 (en) 2010-06-16
EP2197030B1 (en) 2020-11-04
JP5658874B2 (ja) 2015-01-28
US20100140721A1 (en) 2010-06-10
US8431973B2 (en) 2013-04-30
JP2010161348A (ja) 2010-07-22
EP2197030A3 (en) 2010-08-04

Similar Documents

Publication Publication Date Title
JP5658874B2 (ja) 高周波半導体装置
US10593619B1 (en) Transistor shield structure, packaged device, and method of manufacture
AU681050B2 (en) Coplanar waveguide-mounted flip chip
US8487703B2 (en) Radiofrequency amplifier
JP5361934B2 (ja) 電力増幅器
EP3460843B1 (en) Transistor with shield structure, packaged device, and method of manufacture
JP2012182438A (ja) 半導体装置
DE69934717D1 (de) Leistungstransistoranordnung höher frequenz
US20160322942A1 (en) Improved matching techniques for wide-bandgap power transistors
JP2012049909A (ja) 広帯域電力増幅器
JP2011171697A (ja) 高周波半導体装置
KR101148351B1 (ko) 멀티 칩 모듈 구조를 갖는 고주파 회로
KR100335681B1 (ko) 반도체장치
KR102081497B1 (ko) 고출력 rf 트랜지스터 상의 매립형 고조파 종단
KR100381685B1 (ko) 리액티브보상전력트랜지스터회로
JP3850325B2 (ja) マイクロ波集積回路
US20240106396A1 (en) Push-Pull Amplifying Unit and Doherty Amplifier Comprising the Same
US11121072B1 (en) Semiconductor device with isolation structure
JP2010021961A (ja) 増幅器
JP2006020206A (ja) 増幅回路
JP2021125713A (ja) 高周波半導体装置
EP4352786A1 (en) Packaged transistor amplifier with integrated passive device matching structure having distributed shunt inductances
JP3402795B2 (ja) 半導体装置
JP2012013664A (ja) 段間プローブ用パターン構造、段間測定方法、およびマルチチップモジュール高周波回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329