KR101902558B1 - 3차원 마이크로구조체 - Google Patents

3차원 마이크로구조체 Download PDF

Info

Publication number
KR101902558B1
KR101902558B1 KR1020187011442A KR20187011442A KR101902558B1 KR 101902558 B1 KR101902558 B1 KR 101902558B1 KR 1020187011442 A KR1020187011442 A KR 1020187011442A KR 20187011442 A KR20187011442 A KR 20187011442A KR 101902558 B1 KR101902558 B1 KR 101902558B1
Authority
KR
South Korea
Prior art keywords
synthesizer
microstructure
dimensional
divider
dimensional coaxial
Prior art date
Application number
KR1020187011442A
Other languages
English (en)
Other versions
KR20180043852A (ko
Inventor
데이빗 셰어러
진-마크 롤린
케네스 밴힐레
올리버 마르커스
스티븐 에드워드 휴에트너
Original Assignee
누보트로닉스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 누보트로닉스, 인크. filed Critical 누보트로닉스, 인크.
Publication of KR20180043852A publication Critical patent/KR20180043852A/ko
Application granted granted Critical
Publication of KR101902558B1 publication Critical patent/KR101902558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06—Coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/183—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers at least one of the guides being a coaxial line

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

제1 전력 합성기/분할기 네트워크 및 제2 전력 합성기/분할기 네트워크를 포함하는 장치가 개시된다. 제1 전력 합성기/분할기 네트워크는 제1 전자기 신호를 신호 프로세서(들)에 접속 가능한 분할된 신호로 분할한다. 제2 전력 합성기/분할기 네트워크는 프로세싱된 신호를 제2 전자기 신호로 조합한다. 장치는 3차원 동축 마이크로구조체를 포함한다.

Description

3차원 마이크로구조체{THREE-DIMENSIONAL MICROSTRUCTURES}
본 출원은 본 명세서에 그대로 참조로서 포함되어 있는 미국 가특허 출원 제61/361,132호(2010년 7월 2일 출원)를 우선권 주장한다.
본 출원의 요지는 계약 번호 FA8650-10-M-1838 및 F093-148-1611 하에서 미국 공군 방위 연구소(Air Force Research Laboratory)로부터 그리고 계약 번호 S1.02-8761 하에서 미국 항공 우주국(National Aeronautics and Space Administration)으로부터의 정부 지원에 의해 이루어졌다. 정부는 본 출원의 요지에 대한 권리를 가질 수 있다.
실시예는 전기, 전자 및/또는 전자기 디바이스 및/또는 이들의 프로세스에 관한 것이다. 몇몇 실시예는 3차원 마이크로구조체(microstructure) 및/또는 이들의 프로세스, 예를 들어 3차원 동축 마이크로구조체 합성기(combiner)/분할기(divider), 네트워크 및/또는 이들의 프로세스에 관한 것이다. 몇몇 실시예는 전자기 신호를 프로세싱하는 것, 예를 들어 전자기 신호를 증폭하는 것에 관한 것이다.
다수의 마이크로파 용례는 예를 들어 위성 통신 시스템에서 경량의 신뢰적인 및/또는 효율적인 부품을 요구한다. 신뢰적이고, 적응성이 있고 그리고/또는 전기적으로 효율적인 소형 모듈형 패키지 내에 고출력 마이크로파 신호 프로세싱, 예를 들어 증폭기를 제공하기 위한 기술에 대한 요구가 존재할 수 있다.
실시예는 전기, 전자 및/또는 전자기 디바이스 및/또는 이들의 프로세스에 관한 것이다. 몇몇 실시예는 3차원 마이크로구조체 및/또는 이들의 프로세스, 예를 들어 3차원 동축 마이크로구조체 합성기/분할기, 네트워크 및/또는 이들의 프로세스에 관한 것이다. 몇몇 실시예는 전자기 신호를 프로세싱하는 것, 예를 들어 전자기 신호를 증폭하는 것에 관한 것이다.
실시예에 따르면, 장치는 하나 이상의 네트워크를 포함할 수 있다. 실시예에서, 하나 이상의 네트워크는 하나 이상의 전자기 신호를 통과하도록 구성될 수 있다. 실시예에서, 네트워크는 하나 이상의 합성기/분할기 네트워크를 포함할 수 있다. 실시예에서, 합성기/분할기 네트워크의 하나 이상의 부분은 하나 이상의 3차원 마이크로구조체, 예를 들어 3차원 동축 마이크로구조체를 포함할 수 있다.
실시예에 따르면, 장치는 하나 이상의 합성기/분할기 네트워크, 예를 들어 전력 합성기/분할기 네트워크를 포함할 수 있다. 실시예에서, 합성기/분할기 네트워크는 제1 전자기 신호를 2개 이상의 분할된 전자기 신호로 분할하도록 구성될 수 있다. 실시예에서, 2개 이상의 분할된 전자기 신호는 예를 들어 하나 이상의 신호 프로세서와 같은 하나 이상의 전기 디바이스의 하나 이상의 입력에 각각 접속 가능할 수 있다. 실시예에서, 전력 합성기/분할기 네트워크는 2개 이상의 프로세싱된 전자기 신호를 제2 전자기 신호로 합성하도록 구성될 수 있다. 실시예에서, 2개 이상의 분할된 프로세싱된 신호는 하나 이상의 전기 디바이스의 하나 이상의 출력에 각각 접속 가능할 수 있다. 실시예에서, 합성기/분할기 네트워크의 하나 이상의 부분은 3차원 마이크로구조체, 예를 들어 3차원 동축 마이크로구조체를 포함할 수 있다.
실시예에 따르면, 장치는 하나 이상의 n-방향 3차원 마이크로구조체를 포함할 수 있다. 실시예에서, n-방향 3차원 마이크로구조체는 n-방향 3차원 동축 마이크로구조체를 포함할 수 있다. 실시예에서, n-방향 3차원 동축 마이크로구조체는 단일 포트에 접속된 n개의 레그를 갖는 n개의 포트를 포함할 수 있고 그리고/또는 이는 m개의 레그를 갖는 m개의 포트에 접속된 n개의 레그를 갖는 n개의 포트를 가질 수 있다. 실시예에서, n-방향 3차원 동축 마이크로구조체는 2개 이상의 레그 사이에 저항 소자를 갖는 전기 경로를 포함할 수 있다.
실시예에 따르면, n-방향 3차원 동축 마이크로구조체는 임의의 구성, 예를 들어 1:2 방향 3차원 동축 마이크로구조체 구성, 1:4 방향 3차원 동축 마이크로구조체 구성, 1:6 방향 3차원 동축 마이크로구조체 구성, 1:32 방향 3차원 동축 마이크로구조체 구성 및/또는 2:12 방향 3차원 동축 마이크로구조체 구성 등을 포함할 수 있다. 실시예에서, n-방향 3차원 동축 마이크로구조체는 임의의 합성기/분할기 구성, 예를 들어 윌킨슨(Wilkinson) 합성기/분할기 구성, 지셀 합성기/분할기 구성 및/또는 하이브리드 합성기/분할기 구성을 포함할 수 있다. 실시예에서, 구성은 이들의 대역폭을 증가시키고 그리고/또는 이들의 손실을 감소시키도록 수정될 수 있다. 실시예에서, 구성은 부가의 변환기, 부가의 스테이지 및/또는 테이퍼를 포함할 수 있다.
실시예에 따르면, 장치는 하나 이상의 단형(tiered) 및/또는 캐스케이딩부(cascading portion)를 포함할 수 있다. 실시예에서, 단형 및/또는 캐스케이딩부는 하나 이상의 합성기/분할기 네트워크를 가질 수 있다. 실시예에서, 2개 이상의 n-방향 3차원 동축 마이크로구조체는 캐스케이딩형일 수 있다. 실시예에서, 캐스케이딩형일 수 있는 하나 이상의 n-방향 3차원 동축 마이크로구조체는 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 하나 이상의 n-방향 3차원 동축 마이크로구조체는 자신에 대해, 하나 이상의 다른 n-방향 3차원 마이크로구조체에 대해, 3차원 마이크로구조체 합성기/분할기 네트워크에 대해, 전자 디바이스 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, n-방향 3차원 동축 마이크로구조체의 하나 이상의 전기 경로는 중심 동작 주파수의 분수 및/또는 분수의 배수, 예를 들어 대략 동작 파장의 1/4, 동작 파장의 1/2 등일 수 있다.
실시예에 따르면, 하나 이상의 합성기/분할기 네트워크의 하나 이상의 부분은 임의의 아키텍처를 포함할 수 있다. 실시예에서, 하나 이상의 합성기/분할기 네트워크의 하나 이상의 부분은 H 트리 아키텍처, X 트리 아키텍처, 다층 아키텍처 및/또는 평면형 아키텍처 등을 포함할 수 있다. 실시예에서, 합성기/분할기 네트워크의 하나 이상의 부분은 자신과, 다른 합성기/분할기 네트워크의 다른 부분과 그리고/또는 장치의 하나 이상의 전자 디바이스와 상호 배치될 수 있다. 실시예에서, 합성기/분할기 네트워크의 하나 이상의 부분은 수직으로 그리고/또는 수평으로 상호 배치될 수도 있다.
실시예에 따르면, 하나 이상의 합성기/분할기 네트워크는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스 등과는 상이한 장치의 수직 단 및/또는 상이한 기판 상에 위치될 수 있다. 실시예에서, 하나 이상의 합성기/분할기 네트워크의 하나 이상의 부분은 예를 들어 하나 이상의 분할된 전자기 신호를 통과하도록 배치된 하향 테이퍼를 포함하는 하나 이상의 축 상에서 테이퍼질 수 있고, 그리고/또는 상향 테이퍼가 하나 이상의 프로세싱된 전자기 신호를 통과시키도록 배치된다. 이러한 하향 테이퍼 및 상향 테이퍼는 동축 네트워크의 나머지에서의 전력 취급을 최대화하고 손실을 최소화하면서 동축 케이블에 관련하여 소형 크기이고 그리고/또는 함께 근접해 있는 작은 피치에서 디바이스 또는 신호 프로세서 상의 포트에 상호 접속하는 데 사용될 수 있다.
실시예에 따르면, 장치는 하나 이상의 임피던스 정합 구조체를 포함할 수 있다. 실시예에서, 임피던스 정합 구조체는 테이퍼부, 예를 들어 하나 이상의 3차원 동축 마이크로구조체의 테이퍼부, 하나 이상의 분할된 전자기 신호를 통과시키도록 배치된 하향 테이퍼 및/또는 하나 이상의 프로세싱된 전자기 신호를 통과시키도록 배치된 상향 테이퍼를 포함할 수 있다. 실시예에서, 임피던스 정합 구조체는 임피던스 변환기, 개방 회로 스터브(stub) 및/또는 단락 회로 스터브 등을 포함할 수 있다. 실시예에서, 하나 이상의 임피던스 정합 구조체는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스, 이들의 부분 등에 대해 장치의 상이한 수직 단 및/또는 상이한 기판 상에 위치될 수 있다.
실시예에 따르면, 장치는 하나 이상의 위상 조정기(phase adjuster)를 포함할 수 있다. 실시예에서, 위상 조정기는 2개 이상의 합성기/분할기 네트워크 사이에 배치될 수 있다. 실시예에서, 위상 조정기는 점퍼의 부분일 수 있다. 실시예에서, 위상 조정기는 경로 길이를 변경하도록 구성된 와이어 본드 점퍼를 포함할 수 있다. 실시예에서, 위상 조정기는 경로 길이를 변경하도록 구성된 가변 슬라이딩 구조체를 포함할 수 있다. 실시예에서, 위상 조정기는 고정 길이 동축 점퍼를 배치하는 것을 포함할 수 있고, 또는 MMIC 위상 시프터를 포함할 수 있다. 실시예에서, 하나 이상의 조정기는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스, 이들의 부분 등에 대해 장치의 상이한 수직 단 및/또는 상이한 기판 상에 위치될 수 있다. 실시예에서, 위상 조정기는 트랜지스터, 레이저 트리밍된 라인과 같은 전송 라인의 절단 길이, MMIC 위상 시프터 및/또는 MEMS 위상 시프터 등을 포함하는 임의의 구조체를 포함할 수 있다. 몇몇 바람직한 실시예에서, 신호 프로세서가 마이크로파 증폭기인 경우에, 위상 시프터는 손실을 최소화하기 위해 신호 프로세서의 입력측에 위치될 수 있다.
실시예에 따르면, 장치는 하나 이상의 전이 구조체를 포함할 수 있다. 실시예에서, 전이 구조체는 장치의 하나 이상의 전자 디바이스, 예를 들어 하나 이상의 신호 프로세서에 접속되도록 구성될 수 있다. 실시예에서, 전이 구조체는 커넥터, 와이어, 스트립 라인 접속부, 동축 케이블로부터 접지-신호-접지 또는 마이크로스트립(microstrip) 접속부로의 모노리식(monolithic)으로 집적된 전이부 및/또는 평면에 동축인(coaxial to planar) 전송 라인 구조체 등을 이용함으로써 하나 이상의 전자 디바이스에 접속하도록 구성될 수 있다. 실시예에서, 하나 이상의 전이 구조체는 독립 구조체일 수 있다. 실시예에서, 하나 이상의 전이 구조체는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스, 이들의 부분 등에 대해 장치의 상이한 수직 단 및/또는 상이한 기판 상에 위치될 수 있다.
실시예에 따르면, 장치는 기계적으로 해제 가능한 모듈로서 구성된 하나 이상의 부분을 포함할 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 하나 이상의 합성기/분할기 네트워크를 가질 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 하나 이상의 합성기/분할기 네트워크, n-방향 3차원 동축 마이크로구조체, 임피던스 정합 구조체, 전이 구조체, 위상 조정기, 캐패시터, 인덕터 또는 저항과 같은 개별 및/또는 집적 수동 디바이스, 디바이스를 하이브리드식으로 배치하기 위한 소켓, 신호 프로세서 및/또는 냉각 구조체 등을 포함할 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 히트 싱크, 신호 프로세서 및 3차원 마이크로구조체 백플레인(backplane)을 포함할 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 예를 들어 마이크로커넥터, 스프링력, 기계적 스냅 연결, 땜납 또는 재가공 가능 에폭시 중 하나 이상에 의해 부착될 수 있다.
실시예에 따르면, 장치는 예를 들어 3차원 동축 마이크로구조체와 같은 3차원 마이크로구조체를 갖는 하나 이상의 합성기/분할기 네트워크와, 하나 이상의 도파관 전력 합성기/분할기, 공간 전력 합성기/분할기 및/또는 전계 프로브 등을 포함할 수 있다. 실시예에서, 하나 이상의 합성기/분할기 네트워크는 하나 이상의 안테나를 포함할 수 있다. 실시예에서, 2개 이상의 안테나는 공통 도파관 내부에 배치될 수 있다. 실시예에서, 하나 이상의 안테나는 디바이스의 내외로 신호를 방산하기 위한 전계 프로브를 포함할 수 있다. 실시예에서, 하나 이상의 안테나는 공통 도파관 내부에 배치될 수 있는 전계 프로브를 포함할 수 있다. 실시예에서, 하나 이상의 도파관 전력 합성기/분할기, 공간 전력 합성기/분할기 및/또는 전계 프로브는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스, 이들의 부분 등에 대해 장치의 상이한 수직 단 및/또는 상이한 기판 상에서 캐스케이딩될 수 있다.
실시예에 따르면, 방법은 제1 전자기 신호를 하나 이상의 분할된 전자기 신호로 분할하는 것을 포함할 수 있다. 실시예에서, 방법은 하나 이상의 분할된 전자기 신호를 하나 이상의 전자 디바이스, 예를 들어 하나 이상의 신호 프로세서로 전이하는 것을 포함할 수 있다. 실시예에서, 방법은 하나 이상의 전자 디바이스로부터의 2개 이상의 프로세싱된 전자기 신호를 제2 전자기 신호로 합성하는 것을 포함할 수 있다. 방법은 실시예의 하나 이상의 양태에 따른 장치를 이용하는 것을 포함할 수도 있다.
도 1은 실시예의 일 양태에 따라 도시되어 있는 장치의 하나 이상의 요소를 도시하고 있는 도면.
도 2a 내지 도 2b는 실시예의 일 양태에 따른 n-방향 3차원 마이크로구조체를 도시하고 있는 도면.
도 3a 내지 도 3b는 실시예의 일 양태에 따른 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 도시하고 있는 도면.
도 4는 실시예의 일 양태에 따른 캐스케이딩형 n-방향 3차원 동축 합성기/분할기 마이크로구조체의 도면.
도 5a 내지 도 5c는 실시예의 일 양태에 따른 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 도시하고 있는 도면.
도 6은 본 발명의 일 양태에 따른 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 도시하고 있는 도면.
도 7은 실시예의 일 양태에 따른 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 도시하고 있는 도면.
도 8은 실시예의 일 양태에 따른 위상 조정기를 도시하고 있는 도면.
도 9는 실시예의 일 양태에 따른 위상 조정기를 도시하고 있는 도면.
도 10은 실시예의 일 양태에 따른 마이크로스트립에 결합된 전이 구조체를 도시하고 있는 도면.
도 11은 실시예의 일 양태에 따른 모노리식 열-기계적 메시 내에 배치된 n-방향 3차원 동축 합성기/분할기 또는 n-방향 3차원 동축 합성기/분할기 네트워크를 도시하고 있는 도면.
도 12는 실시예의 일 양태에 따른 단형 및/또는 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 13a 내지 도 13b는 실시예의 일 양태에 따른 단형 및/또는 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 14는 실시예의 일 양태에 따른 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 15는 실시예의 일 양태에 따른 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 16은 실시예의 일 양태에 따른 캐스케이딩형, 단형 및/또는 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 17은 실시예의 일 양태에 따른 캐스케이딩형, 단형 및/또는 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 18a 내지 도 18b는 실시예의 일 양태에 따른 장치의 H 트리 아키텍처 및/또는 X 트리 아키텍처를 도시하고 있는 도면.
도 19는 실시예의 일 양태에 따른 캐스케이딩형, 단형 및/또는 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 20은 실시예의 일 양태에 따른 하나 이상의 안테나를 갖고 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 21은 실시예의 일 양태에 따른 하나 이상의 안테나를 갖고 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 22a 내지 도 22d는 실시예의 일 양태에 따른 저항 구성을 도시하고 있는 도면.
도 23a 내지 도 23b는 실시예의 일 양태에 따른 n-방향 3차원 마이크로구조체를 도시하고 있는 도면.
도 23은 실시예의 일 양태에 따른 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 도시하고 있는 도면.
도 24a 내지 도 24c는 실시예의 일 양태에 따른 n-방향 3차원 동축 합성기/분할기 마이크로구조체의 성능의 도식적 도면.
도 25는 실시예의 일 양태에 따른 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 도시하고 있는 도면.
도 26a 내지 도 26d는 실시예의 일 양태에 따른 캐스케이딩형, 단형 및/또는 모듈형 구성을 포함하는 장치를 도시하고 있는 도면.
도 27은 실시예의 일 양태에 따른 위상 조정기를 도시하고 있는 도면.
도 28a 내지 도 29는 실시예의 일 양태에 따른 e-프로브를 포함하는 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 도시하고 있는 도면.
도 30은 실시예의 일 양태에 따른 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 도시하고 있는 도면.
도 31은 실시예의 일 양태에 따른 마이크로스트립에 결합된 전이 구조체를 도시하고 있는 도면.
실시예는 전기, 전자 및/또는 전자기 디바이스 및/또는 이들의 프로세스에 관한 것이다. 몇몇 실시예는 3차원 마이크로구조체 및/또는 이들의 프로세스, 예를 들어 3차원 동축 마이크로구조체 합성기/분할기, 네트워크 및/또는 이들의 프로세스에 관한 것이다. 몇몇 실시예는 하나 이상의 전자기 신호를 프로세싱하는 것, 예를 들어 하나 이상의 전자기 신호를 수신하고, 전송하고, 생성하고, 종료하고, 합성하고, 분할하고, 필터링하고, 시프트하고 그리고/또는 변환하는 것에 관한 것이다.
실시예에 따르면, 라인들 사이에 최대 차폐를 유지하고 그리고/또는 동축 중앙 도전체가 저항과 같은 하나 이상의 디바이스에 의해 액세스되고 그리고/또는 브리징될 수 있는 전기적으로 작은 영역을 제공하기 위해 2개 이상의 전송 라인을 로컬 영역에서 비교적 함께 접근하게 하는 마이크로구조체를 생성하는 것이 가능할 수 있다. 실시예에서, 예를 들어 윌킨슨 합성기용 브리지 저항에서, 전기적으로 작다는 것은 동작의 파장과 관련하여, 예를 들어 파장의 대략 1/10 미만의 영역 및/또는 저항이 대략 10, 25 또는 50 미크론과 같은 거리만큼 지면 평면으로부터 분리될 수 있는 것을 의미한다. 실시예에서, 거리는 박막 표면 실장된 저항과 같은 디바이스 구조체 내에 커플링을 적응하고 그리고/또는 예를 들어 그 아래에 동축 케이블과 같은 인접한 동축 케이블의 기판 접지 평면 내로 커플링을 최소화하는 함수일 수 있다. 실시예에서, 차폐는 2개 이상의 전송 라인 사이에 유지될 수 있다. 실시예에서, n-방향 마이크로구조체, 예를 들어 윌킨슨이 2개 초과의 동축 라인의 수(N)를 갖고 제조될 수 있게 하기에 충분히 작을 수 있는 단락 저항이 이용될 수 있다. 실시예에서, 합성되는 파의 최단 동작 파장에 비교하여 공간적으로 작은 영역에서 N개의 동축 라인에 수렴하는 것이 가능할 수 있다. 실시예에서, 예를 들어 국부화된 하향 테이퍼가 존재할 수 있다. 실시예에서, 구조체는 서로 평행하게 연장하여 수렴할 수 있고 그리고/또는 이들이 방사상 방식으로 함께 연결되는 동축 라인을 포함하여 제조될 수 있다. 실시예에서, n-방향 합성기 구조체의 하나 이상의 부분은 장치의 하나 초과의 수직 레벨에 있을 수 있어, 예를 들어 전송 라인이 최대 크기가 될 수 있게 한다.
실시예에 따르면, 장치는 하나 이상의 네트워크를 포함할 수 있다. 실시예에서, 하나 이상의 네트워크는 하나 이상의 전자기 신호를 통과하도록 구성될 수 있다. 실시예에서, 전자기 신호는 대략 300 MHz 내지 300 GHz의 주파수를 포함할 수 있다. 실시예에서, 전자기 신호를 위한 임의의 주파수, 예를 들어 대략 1 THz 이상이 지원될 수도 있다. 실시예에서, 전자기 신호는 마이크로파 및/또는 밀리미터파를 포함할 수 있다. 실시예에서, e-프로브 및/또는 안테나는 거리에 걸쳐 라우팅 신호에서 이용된 동축 전송 라인 길이를 최소화하여, 라우팅이 중공 및/또는 절첩형 도파관 구조체에서와 같이 낮은 손실 매체에서 행해질 수 있게 하도록 동축 마이크로구조체와 함께 이용될 수 있다. 실시예에서, 동축 마이크로구조체, e-프로브 및/또는 도파관 전이부는 모노리식으로 제조될 수 있다. 실시예에서, 도파관의 부분은 예를 들어 정밀 가공 및/또는 다른 기술을 통해 개별적으로 제조될 수 있고, 도파관 및/또는 백쇼트(backshort) 구조체를 완성하기 위해 e-프로브/동축 마이크로구조체의 하나 이상의 측면 상에서 연결될 수 있다.
실시예에 따르면, 장치의 전기 디바이스는 신호 프로세서를 포함할 수 있다. 실시예에서, 신호 프로세서는 전자기 신호를 수신하고, 전송하고, 생성하고, 종료하고, 필터링하고, 시프트하고 그리고/또는 변환하도록 동작할 수 있다. 실시예의 일 양태에서, 신호 프로세서는 증폭기를 포함할 수 있다. 실시예에서, 증폭기는 고체 상태 전력 증폭기(SSPA), 예를 들어 V-대역 SSPA를 포함할 수 있다. 실시예에서, 집적 회로는 하나 이상의 신호 프로세서, 예를 들어 하나 이상의 트랜지스터를 포함하는 모노리식 마이크로파 집적 회로(MMIC)를 포함할 수 있다.
실시예에 따르면, 신호 프로세서는 예를 들어 반도체 재료로 형성된 반도체 디바이스를 포함할 수 있다. 실시예에서, 반도체 재료는 예를 들어 GaN, GaAs 및/또는 InP 등과 같은 III-V족 화합물 반도체 재료와 같은 화합물 반도체 재료를 포함할 수 있다. 실시예에서, 반도체 재료는 예를 들어 SiGe와 같은 IV족 반도체와 같은 임의의 다른 반도체 재료를 포함할 수 있다. 실시예에서, 반도체 디바이스는 예를 들어 AlGaN/GaNHEMT와 같은 높은 전자 이동도 트랜지스터(HEMT)를 포함할 수 있다.
실시예에 따르면, 장치는 하나 이상의 합성기/분할기 네트워크를 포함할 수 있다. 실시예의 일 양태에서, 장치의 하나 이상의 부분, 예를 들어 합성기/분할기 네트워크의 하나 이상의 부분은 하나 이상의 3차원 동축 마이크로구조체를 포함할 수 있다. 3차원 마이크로구조체의 예는 적어도 미국 특허 제7,012,489호, 제7,148,772호, 제7,405,638호, 제7,649,432호, 제7,656,256호, 제7,755,174호, 제7,898,356호 및/또는 제7,948,335호 및/또는 미국 특허 출원 제12/608,870호, 제12/785,531호, 제12/935,393호, 제13/011,886호, 제13/011,889호, 제13/015,671호 및/또는 제13/085,124호에 예시되어 있고, 이들 문헌의 각각은 본 명세서에 그대로 참조로서 포함되어 있다.
도 1을 참조하면, 장치의 하나 이상의 요소가 실시예의 양태에 따라 도시되어 있다. 실시예에 따르면, 장치는 하나 이상의 합성기/분할기 네트워크를 포함할 수 있다. 도 1의 실시예의 일 양태에 도시되어 있는 바와 같이, 장치(100)는 하나 이상의 합성기/분할기 네트워크(120)를 포함할 수 있다. 실시예에서, 하나 이상의 합성기/분할기 네트워크(120)는 제1 전자기 신호(110)를 2개 이상의 분할 전자기 신호로 분할하도록 구성될 수 있다. 실시예에서, 2개 이상의 분할 전자기 신호는 각각 하나 이상의 전기 디바이스의 하나 이상의 입력에 접속 가능할 수 있고, 예를 들어 분할 전자기 신호는 신호 프로세서(160 ... 168)에 접속 가능하다. 실시예에서, 합성기/분할기 네트워크(120)의 하나 이상의 부분은 3차원 마이크로구조체, 예를 들어 주로 공기 유전체를 갖는 3차원 동축 마이크로구조체와 같은 3차원 동축 마이크로구조체를 포함할 수 있다.
도 1의 실시예의 다른 양태에 도시되어 있는 바와 같이, 장치(100)는 하나 이상의 합성기/분할기 네트워크(190)를 포함할 수 있다. 실시예에서, 하나 이상의 합성기/분할기 네트워크(190)는 2개의 이상의 프로세싱된 전자기 신호를 제2 전자기 신호(195)로 합성하도록 구성될 수 있다. 실시예에서, 2개 이상의 프로세싱된 전자기 신호는 하나 이상의 전기 디바이스의 하나 이상의 출력에 각각 접속 가능할 수 있는 데, 예를 들어 프로세싱된 전자기 신호는 신호 프로세서(160 ... 168)에 각각 접속 가능하다. 실시예에서, 합성기/분할기 네트워크(190)의 하나 이상의 부분은 3차원 마이크로구조체, 예를 들어 3차원 동축 마이크로구조체를 포함할 수 있다.
실시예에 따르면, 합성기/분할기 및/또는 합성기/분할기 네트워크를 위한 임의의 구성이 이용될 수 있다. 실시예에서, 예를 들어 1:32 방향 3차원 동축 마이크로구조체 및/또는 네트워크가 이용될 수도 있다. 실시예에서, 다른 예로서, 2:12 방향 3차원 동축 마이크로구조체 및/또는 네트워크가 이용될 수 있다. 실시예에서, 하나 이상의 합성기/분할기 및/또는 합성기/분할기 네트워크는 캐스케이딩형일 수 있다. 실시예에서, 하나 이상의 합성기/분할기 및/또는 합성기/분할기 네트워크는 단형일 수 있다. 실시예에서, 하나 이상의 합성기/분할기 및/또는 합성기/분할기 네트워크는 캐스케이딩형 및/또는 단형일 수 있다. 실시예에서, 하나 이상의 합성기/분할기 및/또는 합성기/분할기 네트워크는 3차원 동축 마이크로구조체를 포함할 수 있다.
실시예에 따르면, 하나 이상의 합성기/분할기 및/또는 합성기/분할기 네트워크는 하나 이상의 신호 프로세서와 접촉하기 위해 기계적 및/또는 전기적 전이를 제공하기 위한 전이 구조체를 갖는 3차원 동축 마이크로구조체를 포함할 수 있다. 이러한 전이 구조체는 하향 테이퍼(down taper)를 포함할 수 있고, 신호 프로세서 상의 마이크로스트립 또는 CPW와 같은 평면형 전송 라인에 인터페이스하기 위해 전이하도록 최적화될 수 있다. 실시예에서, 하나 이상의 마이크로동축 합성기/분할기 네트워크는 윌킨슨 커플러, 예를 들어 델타 저항을 갖는 3방향 윌킨슨 및/또는 n-방향 윌킨슨 커플러를 포함할 수 있다. 실시예에서, 하나 이상의 마이크로동축 합성기/분할기 네트워크는 직교 커플러(quadrature coupler), 예를 들어 포트의 절반에 추가된 ¼파 변환기를 갖는 직교 합성 모드의 결합 라인 커플러, 분기라인 커플러 및/또는 윌킨슨 커플러를 포함할 수 있다. 실시예에서, 하나 이상의 마이크로동축 합성기/분할기 네트워크는 진행파(travelling wave) 합성기를 포함할 수 있다. 실시예에서, 하나 이상의 마이크로동축 합성기/분할기 네트워크는 위상내 합성기, 예를 들어 N-방향 지셀(Gysel), 래트레이스(ratrace) 및/또는 캐스케이드형 래트레이스 합성기를 포함할 수 있다. 실시예에서, 하나 이상의 합성기/분할기 및/또는 합성기/분할기 네트워크는 임의의 구성, 예를 들어 도파관 합성기/분할기, 공간 출력 합성기/분할기 및/또는 전계 프로브를 포함할 수 있다.
실시예에 따르면, 장치는 하나 이상의 n-방향 3방향 마이크로구조체를 포함할 수 있다. 실시예에서, n-방향 3방향 동축 합성기/분할기 마이크로구조체는 하나 이상의 제1 마이크로구조 요소 및/또는 제2 마이크로구조 요소를 포함할 수 있다. 실시예에서, 제1 마이크로구조 요소 및/또는 제2 마이크로구조 요소는 임의의 재료, 예를 들어 구리와 같은 도전성 재료, 유전체와 같은 절연 재료 등을 포함할 수 있다. 실시예에서, 제1 마이크로구조 요소 및/또는 제2 마이크로구조 요소는 하나 이상의 계층(strata) 및/또는 층(layer)으로 형성될 수 있고, 그리고/또는 임의의 두께를 가질 수 있다.
실시예에 따르면, 제1 마이크로구조 요소는 제1 마이크로구조 요소에 의해 실질적으로 둘러싸일 수 있어, 제1 마이크로구조 요소가 내부 마이크로구조 요소가 될 수 있고 제2 마이크로구조 요소가 외부 마이크로구조 요소가 될 수 있다. 실시예에서, 하나 이상의 제1 마이크로구조 요소는 하나 이상의 제2 마이크로구조 요소로부터 이격될 수 있다. 실시예에서, 제1 마이크로구조 요소는 예를 들어 산소 및/또는 아르곤 등과 같은 비고체 체적에 의해 제2 마이크로구조 요소로부터 이격될 수 있다. 실시예에서, 비고체 체적의 모두 또는 일부는 동작시에 회로에 냉각 기능을 제공하기 위해 냉매와 같은 순환 또는 비순환 유체로 대체될 수도 있다. 실시예에서, 마이크로구조체의 고체 체적의 부분은 기계적 구조체, 예를 들어 동작시에 회로에 냉각 기능을 제공하기 위한 냉매 또는 액체와 같은 순환 및/또는 비순환 유체와의 난류 및/또는 충돌 상호 작용을 제공하기 위해 채널 내로 연장하는 포스트를 제공할 수 있다. 실시예에서, 제1 마이크로구조 요소는 진공 상태에 의해 제2 마이크로구조 요소로부터 이격될 수 있다. 실시예에서, 제1 마이크로구조 요소는 예를 들어 유전 재료와 같은 절연 재료에 의해 제2 마이크로구조 요소로부터 이격될 수 있다.
도 2a 내지 도 2b를 참조하면, n-방향 3차원 마이크로구조체가 실시예의 양태에 따라 도시되어 있다. 도 2의 실시예에 따르면, 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(200)는 포트(210) 및/또는 레그(220, 222 및/또는 224)를 포함할 수 있다. 실시예에서, 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(200)는 제1 마이크로구조 요소(212, 240 및/또는 242)를 포함할 수 있고, 그리고/또는 도전성 재료를 각각 포함하는 제2 마이크로구조 요소(250)를 포함할 수 있다. 실시예에서, 마이크로구조 요소(212)는 마이크로구조 요소(240, 242)에 분기될 수 있다. 도 2의 실시예의 다른 양태에 도시되어 있는 바와 같이, 제1 마이크로구조 요소(212, 240 및/또는 242)는 체적(214, 260 및/또는 262)에 의해 제2 마이크로구조 요소(250)로부터 이격될 수 있는 데, 예를 들어 절연 파괴를 감소시키기 위한 공기, 진공 및/또는 질소, 아르곤 및/또는 SF6와 같은 가스 및/또는 3M에 의해 제조된 FluornertTM과 같은 액체에 의해 이격되어, 구조체에 냉각을 제공하기 위해 체적의 적어도 일부를 충전한다.
실시예에 따르면, 하나 이상의 제1 마이크로구조요소는 n-방향 3차원 동축 합성기/분할기 마이크로구조체를 통한 전기 경로를 형성하도록 전기적으로 접속될 수 있다. 도 2의 실시예의 일 양태에 도시되어 있는 바와 같이, 제1 마이크로구조 요소(212, 240 및/또는 242)는 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(200)를 통한 전기 경로를 형성하도록 접속될 수 있다. 실시예에서, 동작 파장이 n-방향 3차원 동축 마이크로구조체를 통한 전기 경로를 구성하도록 고려될 수 있다. 실시예에서, 예를 들어 n 레그의 제1 마이크로구조 요소의 길이는 동작 파장의 분수일 수 있다. 실시예에서, 동작 파장은 장치를 위한 선택된 동작 대역 내의 중앙 선택 동작 파장을 참조할 수 있다. 실시예에서, 예를 들어 n 레그의 제1 마이크로구조 요소의 길이는 동작 파장의 대략 1/4일 수 있고, 레그(220, 222)의 제1 마이크로구조 요소(240 및/또는 242) 각각의 길이는 이들이 하나 이상의 라인으로 분기하는[예를 들어, 제1 마이크로구조 요소(212)로의 분기하는] 점과 이들이 저항(270)에서 만나는 점 사이의 동작 파장의 대략 1/4일 수 있다. 도면 부호 270으로 도시되어 있는 바와 같은 저항은 윌킨슨 구성을 대표하고 단지 중앙 도전체(240, 242)에 전기적으로 브리징되도록 의도된다. 이들은 동축 케이블의 외부 도전체와 전기 접촉하지 않고 이 방안에서 외부 도전체를 통해 통과한다. 저항을 상호 접속하기 위한 실제 방법은 다양하고, 실제 대표적인 방법이 도 22에 상세히 도시되어 있고 설명된다. 실시예에서, 제1 마이크로구조 요소(240)로부터 제1 마이크로구조 요소(242)까지의 거리는 저항(270)으로부터 측정되고 저항 내에 또는 저항에 의해 브리징된 포트들 사이의 동작 파장의 대략 ½일 수 있다. 실시예에서, 윌킨슨 커플러/분할기 네트워크의 전기적 구성이 표현될 수 있고, 이러한 거리는 원하는 향상된 기능을 제공하기 위해 길이 및/또는 구조가 적응될 수 있다. 부가의 1/4파를 위해 세그먼트가 대역폭을 향상시키기 위해 추가될 수 있고, 전기 경로 길이 및 저항값은 Ansoft의 HFSS
Figure 112018050426303-pat00001
또는 Designer 소프트웨어 또는 Agilent의 ADS
Figure 112018050426303-pat00002
소프트웨어와 같은 소프트웨어를 사용하여 최적화될 수 있다.
실시예에 따르면, n-방향 3차원 동축 마이크로구조체는 2개 이상의 n 레그 사이에 하나 이상의 저항 소자를 갖는 전기 경로를 포함할 수 있다. 도 2의 실시예의 일 양태에 도시되어 있는 바와 같이, 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(200)는 저항 소자(270)를 갖는 레그(220, 222 및/또는 224) 사이의 전기 경로를 포함할 수 있다. 실시예에서, 저항 소자(270)는 예를 들어 유전 재료와 같은 절연 재료 상에 배치될 수 있거나 또는 절연 재료를 포함할 수 있다. 실시예에서, 저항 소자(270)는 하나 이상의 층으로 형성될 수 있고, 그리고/또는 임의의 두께를 포함할 수 있다. 실시예에서, 저항(270)은 예를 들어 TaN, TiW, RuO2, SiCr, NiCr로 제조된 박막 저항 및/또는 에피 및/또는 확산 저항 또는 박막 및 박막 마이크로전자의 분야에 공지된 다른 재료일 수 있다. 실시예에서, 저항은 SiO2, Si3N4, SiON 및/또는 다른 유전체와 같은 하나 이상의 보호층을 포함할 수 있다. 실시예에서, 저항은 BeO, 합성 다이아몬드, AlN, SiC와 같은 높은 열전도도 유전 및/또는 반도체 기판 상에 침착될 수 있고, 그리고/또는 Al2O3, SiO2, 석영, LTCC 및/또는 유사한 재료 상에 있을 수도 있다. 기판 재료는 회로 내의 소정의 이들의 전기 크기에서 이들의 전력 취급 요구에 기초하여 저항에 대해 선택되고, 통상적으로 이러한 구성의 저항은 회로의 동작의 상한 주파수에서 파장의 1/10 미만이 되도록 설계된다. 일반적으로, 저항의 전력 취급이 최악의 경우 동작 조건 하에서 낮으면 석영과 같은 저 K 기판이 바람직하다. 고전력 디바이스에 대해, 저항은 높은 열전도도 기판 상에 침착될 수 있어 이들 기판이 이들의 구성에서 사용된 저항 필름 및 재료의 소정의 전력 취급 제한에서 충분히 전기적으로 작아지게 할 수 있다. 이들 디자인을 위한 저항은 예를 들어 TaN의 패터닝된 필름으로 제조되고 BeO, AlN 또는 합성 다이아몬드와 같은 높은 열전도도 재료 상에 침착될 수 있다.
실시예에 따르면, 저항 소자(270)는 개별 기판 상에 형성되고, 조립되고 그리고/또는 캐리어 기판의 부분일 수 있다. 실시예에서, 저항은 예를 들어 표면 실장 부품을 사용하여 집적 유전 재료 상에 배치되고 그리고/또는 회로에 하이브리드 방식으로 배치된 3차원 마이크로구조체 내에 모노리식으로 성장할 수 있다. 실시예에서, 저항 소자는 예를 들어, 납땜, 도전성 에폭시, 금속 접합 등을 이용함으로써 회로 내에 배치될 수 있다. 실시예에서, 저항 소자는 예를 들어 열 압축 접합을 사용하여 회로 내에 접합될 수 있다. 실시예에서, 저항은 표면 실장 부품일 수 있다. 실시예에서, 저항은 3차원 마이크로구조체와 저항 사이의 평면에 동축인(coaxial to planar) 상호 접속을 가능하게 하기 위해 3차원 마이크로구조체 내의 소켓 및/또는 리셉터클(receptacle) 내에 배치될 수 있다. 실시예에 따르면, 저항 소자(270)는 제2 마이크로구조 요소(250) 및/또는 체적(260, 262)의 두께를 횡단할 수 있어, 예를 들어 제1 마이크로구조 요소(240, 242)에 접촉할 수 있다. 실시예에서, 레그(220, 222)의 접지 평면 외부 도전체는 저항 소자의 실장 또는 브리징을 용이하게 하기 위해 영역으로부터 제거될 수 있다. 실시예에서, 중앙 도전체(240, 242)는 도 10의 변형예에 유사한 또는 도 11에 유사한 저항 소자에 전기적으로 접속하도록 레그(220, 222)의 접지 평면 표면 내의 구멍을 통해 나오기 위해 작은 거리로 이들의 축으로부터 분기될 수 있다. 실시예에서, 저항 소자(270)의 하나 이상의 부분은 하나 이상의 제1 마이크로구조 요소 및/또는 제2 마이크로구조 요소에 인접하고 그리고/또는 이들 내에 매립될 수 있다. 실시예에서, 동작 파장은 3-방향 3차원 동축 마이크로구조체를 통한 전기 경로를 구성하도록 구성될 필요는 없을 수도 있다. 실시예에서, 예를 들어 동작 파장은 예를 들어 저항 소자와 하나 이상의 제1 마이크로구조 요소 사이의 거리가 파장보다 대략 10배 작은 것과 같이 비교적 작을 수 있는, 저항 소자와 하나 이상의 제1 마이크로구조 요소 사이의 전기 경로를 구성하도록 고려될 필요는 없을 수도 있다.
*실시예에 따르면, 반응 분할기/합성기는 몇몇 분할기 합성기 용례에서 이용될 수 있다. 이 경우에, 동축 케이블은 격리 저항 또는 1/4파 세그먼트의 사용 없이 N회 분할될 수 있다. 이러한 구조는 포트들 사이에 어떠한 보호도 제공하지 않고, 일반적으로 예를 들어 회로 내의 하나 이상의 디바이스들 사이의 고장 또는 진폭 불균형의 이벤트에 디바이스를 보호하기 위해 MMIC PA 증폭기 구성에 사용되지 않는다. 몇몇 용례에서, 예를 들어 CMOS 또는 SiGe 전력 증폭기의 웨이퍼 또는 칩 상에 반도체 디바이스를 전력 합성할 때, 디바이스 보호가 회로 내에 직접 통합될 수 있다. 따라서, 몇몇 용례에서 동작 파장은 저항 소자(270) 및/또는 제1 마이크로구조 요소(240, 242) 사이에 전기 경로를 구성하도록 고려될 필요는 없을 수도 있다. 실시예에서, 저항 소자(270)는 예를 들어 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(200)가 실질적으로 유지될 수 있도록 전류를 최소화함으로써, 회로 열화, 단락 및/또는 개방의 영향을 최소화할 수 있다. 예를 들어 하나 이상의 n-방향 3차원 마이크로구조체에 접속된 신호 프로세싱 디바이스가 포트들 및/또는 레그들 사이의 격리를 위한 요구에 민감하지 않기 때문에 저항이 요구되지 않는 실시예에서, 임의의 반응 분할기 기술이 이용될 수 있고 포트는 요구에 따라 m개의 포트로 분기될 수 있다. 전력 합성을 할 뿐만 아니라 포트 격리를 제공하는 대안적인 구조체는 예를 들어 발룬(balun), 하이브리드, 직교 및 지셀 합성기 내의 윌킨슨 구조체로부터 상이한 요구를 가질 수도 있다. 지셀 N-방향 전력 합성기의 예는 도 23에 도시되어 있고 그에 대한 개량과 함께 관련 섹션에서 설명된다.
실시예에 따르면, n-방향 3차원 동축 마이크로구조체는 예를 들어 n-방향 3차원 동축 합성기/분할기 마이크로구조체의 전기적 및/또는 기계적 절연을 더 최대화하기 위한 하나 이상의 부가의 마이크로구조 요소를 포함할 수 있다. 실시예에서, 부가의 마이크로구조 요소는 n-방향 3차원 동축 합성기/분할기 마이크로구조체의 하나 이상의 부분을 실질적으로 둘러싸는 절연 재료를 포함할 수 있다. 실시예에서, 부가의 마이크로구조 요소는 예를 들어 요소를 지지하기 위해 제1 마이크로구조 요소와 접촉하는 절연 재료와 같은 지지 구조체를 포함할 수 있다.
실시예에 따르면, 부가의 마이크로구조 요소는 예를 들어 동축 커넥터, 체결구, 멈춤쇠(detent), 스프링 및/또는 레일 및/또는 임의의 다른 적합한 정합 상호 접속 구조체로서 구성된 n-방향 3차원 동축 합성기/분할기 마이크로구조체의 기계적 해제 가능한 모듈성을 최대화할 수 있다. 실시예에서, n-방향 3차원 동축 합성기/분할기 마이크로구조체 또는 이들의 네트워크의 모듈성은 예를 들어 n-방향 3차원 동축 합성기/분할기 마이크로구조체의 하나 이상의 부분을 수용하도록 구성된 치수를 갖는 기판 상에 소켓을 이용함으로써 부가의 마이크로구조 요소에 무관하게 이용될 수 있다.
실시예에 따르면, n-방향 3차원 동축 합성기/분할기 마이크로구조체는 합성기 및/또는 분할기로서 동작할 수 있다. 실시예에서, 예를 들어 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(200)는 레그(220, 222)가 전자기 신호를 위한 입력으로서 동작하고 그리고/또는 레그(224)가 전자기 신호를 위한 출력으로서 동작할 때 합성기로서 동작할 수 있다. 실시예에서, 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(200)는 레그(224)가 전자기 신호를 위한 입력으로서 동작하고 그리고/또는 레그(220, 222)가 전자기 신호를 위한 출력으로서 동작하는 스플리터로서 동작할 수 있다. 실시예에서, 전자기 신호는 전자 디바이스로부터 수신되고 그리고/또는 전자 디바이스로 전송될 수 있다.
도 3a 내지 도 3b를 참조하면, n-방향 3차원 동축 합성기/분할기 마이크로구조체가 실시예의 일 양태에 따라 도시되어 있다. 도 3a의 실시예의 일 예에 도시되어 있는 바와 같이, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(300)는 포트(310) 및/또는 레그(320, 322, 324, 326 및/또는 328)를 포함할 수 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(300)는 제1 마이크로구조 요소(312, 340, 342, 344 및/또는 346)를 포함할 수 있다. 실시예에서, 제1 마이크로구조 요소(312, 340, 342, 344 및/또는 346)는 체적(314, 360, 362, 364 및/또는 366) 각각에 의해 제2 마이크로구조 요소(350)로부터 이격될 수 있다. 실시예에서, 도 3a는 델타 저항 윌킨슨과 유사할 수 있다. 2개의 가능한 저항 조합이 사용될 수 있다. 각각의 중앙 도전체(외부 도전체가 아님)가 N개의 출력 포트, 이 경우에 4개에 대응하는 N개의 분기를 갖는 공유 저항을 통해 함께 브리징되는 별형 구성(272)이 있다. 대안적으로, 저항(372, 374, 376, 370)은 요소들 사이에 브리징할 수 있다.
도 3b의 실시예의 일 예에 도시되어 있는 바와 같이, 도 3a에 설명되어 있는 바와 같이 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(300)는 저항의 포함을 위한 구성으로 도시되어 있다. 4개의 출력 포트를 갖고 도시되어 있지만, 하나 이상의 m개의 포트 및/또는 n개의 레그를 포함할 수도 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(300)는 제1 마이크로구조 요소(340, 342, 344 및/또는 346)를 포함할 수 있다. 실시예에서, 제1 마이크로구조 요소(340, 342, 344 및/또는 346)는 하나 이상의 체적에 의해 제2 마이크로구조 요소(350)로부터 이격될 수 있다. 실시예에서, 하나 이상의 저항 소자는 제1 마이크로구조 요소를 통해 횡단하도록 형성되지 않을 수도 있다. 실시예에서, 예를 들어 도시되어 있는 4방향 윌킨슨의 중앙 도전체는 실장 구조체(341, 343, 345, 347)가 저항 실장 영역을 형성하도록 연장되게 하기 위한 개구를 외부 도전체벽에 가질 수 있다. 마이크로구조 요소(340, 342, 344 및/또는 346)는 별형 저항(380)이 중앙에서 하나 이상의 표면 상에 실장되게 한다. 유사한 저항이 도 22a에 도시되어 있고 해당 섹션에 설명되어 있다. 저항(380)은 와이어본딩, 플립 칩 실장, 땜납, 도전성 에폭시 등을 포함하는 임의의 적합한 전기적 수단을 통해 저항 실장 영역에 부착될 수 있다. 합성기/분할기가 특정 조건 하에서 상당한 전력 또는 열을 취급하고 방산해야 하면, 열 실장 영역이 제공될 수 있는 데, 예를 들어 이 열 실장 영역은 그 이면 기판 표면에서 열적으로 그리고 전기적으로 접지되어 있는 저항인 4-방향 스플리터의 내부 중앙으로부터 돌출할 수 있고, 이어서 실장 아암(343, 345, 347, 341)에 와이어본드 부착될 수 있다. 이 경우에, 저항은 이들의 실장 아암들 사이에 끼워지도록 치수 설정되고 이들 사이의 짧은 상호 접속부를 용이하게 하도록 배치될 수 있다. 다른 실장 방법은 예를 들어 저항과 아암 사이에 땜납 볼과 같은 브리징 땜납을 포함할 수 있다. 실제로, 접지 차폐가 아암들 주위에 또는 아암들 사이에 제공될 수 있고, 이들의 전기적 길이는 저항 실장을 용이하게 하기 위해 최소로 유지될 수 있다. 통상적으로, 중앙 도전체(342, 344, 346, 340)는 이들의 외부 도전체와 함께 포트로 계속되고, 여기서 디바이스 또는 커넥터의 부가의 네트워크 부품은 이들 포트에 인터페이스될 수 있다. 도 3b는 말단 단부로의 이들 포트의 연속을 도시하지 않고 있는 절결부를 도시하고 있다. 실시예에서, 도 3b는 별형 저항 윌킨슨과 유사할 수 있다.
실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(300)는 합성기로서 및/또는 분할기로서 동작할 수 있다. 실시예에서, 동작 파장은 1:4 방향 3차원 동축 마이크로구조체(300)를 통한 전기 경로를 구성하도록 고려될 수 있다. 실시예에서, 예를 들어, 제1 마이크로구조 요소(340, 342, 344 및/또는 346)의 길이는 저항 브리지로부터 이들의 교차점까지 측정될 때 동작 파장의 대략 1/4일 수 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(300)는 저항 소자(370, 371, 372, 373, 374 및/또는 376)를 갖는 레그(320, 322, 324, 326 및/또는 328) 사이의 전기 경로를 포함할 수 있다. 실시예에서, 동작 파장은 예를 들어 저항과 실장 영역 사이의 길이가 바람직하게는 대략 λ/10 미만이면(여기서, λ는 디바이스를 위한 동작 주파수의 최단 파장을 칭할 수 있음), 저항 소자(370, 372, 374 및/또는 376)와 제1 마이크로구조 요소(340, 342, 244 및/또는 346) 사이에 전기 경로를 구성하도록 고려될 필요는 없을 수도 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(300)는 하나 이상의 부가의 마이크로구조 요소를 포함할 수 있다.
실시예에 따르면, 장치는 하나 이상의 캐스케이딩부를 포함할 수 있다. 실시예에서, 캐스케이딩부는 하나 이상의 합성기/분할기 네트워크를 가질 수 있다. 실시예에서, 캐스케이딩부는 예를 들어 동작 대역폭을 증가시키기 위해 이용된 N개의 가외의 섹션을 가질 수 있다. 실시예에서, 2개 이상의 n-방향 3차원 동축 마이크로구조체는 캐스케이딩형일 수 있다. 도 4를 참조하면, 캐스케이딩형 n-방향 3차원 동축 합성기/분할기 마이크로구조체가 실시예의 몇몇 양태에 따라 도시되어 있다. 실시예에서, 캐스케이딩형 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(400)는 3개의 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(402, 404 및/또는 406)를 함께 접속하거나 형성함으로써 형성될 수 있다. 실시예에서, 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(402)의 레그(416)는 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(404)의 레그(430)에 접속될 수 있다. 실시예에서, 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(402)의 레그(418)는 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(406)의 레그(432)에 접속될 수 있다.
실시예에 따르면, 캐스케이딩형 1:4 3차원 동축 합성기/분할기 마이크로구조체(400)는 합성기로서 및/또는 분할기로서 동작할 수 있다. 실시예에서, 캐스케이딩형 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(400)는 레그(412, 420, 422, 424, 426 및/또는 428) 사이의 전기 경로를 포함할 수 있다. 실시예에서, 동작 파장은 캐스케이딩형 1:4 방향 3차원 동축 마이크로구조체(400)를 통한 전기 경로를 구성하도록 고려될 수 있다. 실시예에서, 예를 들어 레그(416, 418, 420, 422, 424, 430, 436 및/또는 432)의 제1 마이크로구조 요소의 길이는 일 단부에서 저항으로부터 이들의 제1 분기점까지의 동작 파장의 대략 1/4일 수 있다. 실시예에서, 캐스케이딩형 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(400)는 저항 소자(470, 472 및/또는 476)를 갖는 레그(412, 420, 422, 424 및/또는 426) 사이의 전기 경로를 포함할 수 있다. 실시예에서, 동작 파장은 저항 소자와 레그(416, 418, 420, 422, 424 및/또는 426)의 제1 마이크로구조 요소 사이에 전기 경로를 구성하도록 고려될 필요는 없을 수도 있다. 실시예에서, 캐스케이딩형 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(400)는 하나 이상의 부가의 마이크로구조 요소를 포함할 수 있다.
도 5a 내지 도 5c를 참조하면, n-방향 3차원 동축 합성기/분할기 마이크로구조체가 실시예에 따라 도시되어 있다. 실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(500)는 포트(552) 및/또는 레그(514, 524, 534 및/또는 544)를 포함할 수 있다. 도 5a의 실시예의 일 양태에 도시되어 있는 바와 같이, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(500)는 내부 도전체를 차폐하는 전기적으로 연속적인 접지 평면일 수 있는 제2 마이크로구조 요소(554)로부터 이격될 수 있는 제1 마이크로구조 요소(550, 512, 522, 532 및/또는 542)를 포함할 수 있다.
실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(500)는 합성기로서 및/또는 분할기로서 동작할 수 있다. 도 5a의 실시예의 일 양태에 도시되어 있는 바와 같이, 제1 마이크로구조 요소(550, 512, 522, 532 및/또는 542)는 1:4 방향 3차원 동축 합성기/분할기 마이크로구조 요소(500)를 통한 전기 경로를 형성하도록 접속될 수 있다. 실시예에서, 동작 파장은 1:4 방향 3차원 동축 마이크로구조체(500)를 통한 전기 경로를 구성하도록 고려될 수 있다. 실시예에서, 예를 들어, 이들이 분기하는 점으로부터 이들이 별형 브리지 저항(560)의 중앙에 재차 전기적으로 접속되는 점까지 제1 마이크로구조 요소(550, 512, 522 및/또는 542)의 길이이다.
실시예에 따르면, 변형 윌킨슨 아키텍처에 기초하는 4:1 분할기/합성기가 도 5에 개략 도시되어 있다. 단일 입력(550)이 4개의 분기(514, 524, 534, 544)로 분할된다. 각각의 분기는 마이크로 동축 케이블의 고임피던스 공진 길이이다. 각각의 분기는 특정 주파수에서 단락 회로를 표현하는 길이를 갖는 n-방향 저항(560)으로의 경로(516, 526, 536, 546)를 제공하도록 출력 부근에서 분할된다. 점(518, 528, 538, 548)에서, 저항 분기는 동축 라인의 하부층으로 전이한다. n-방향 저항은 입력(550) 바로 아래에 위치된다.
*실시예에 따르면, n-방향 3차원 동축 합성기/분할기 마이크로구조체는 레그와 저항 소자 사이에 전기 경로를 포함할 수 있다. 도 5b의 실시예의 일 양태에 도시되어 있는 바와 같이, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(500)는 레그(524, 534, 544 및/또는 546)와 저항 소자 사이의 전기 경로를 포함할 수 있는 데, 예를 들어 별형 저항(560, 560)이 도 22a에 도시되어 있는 것의 더 대칭적인 형태를 취할 수 있다.
도 5c를 참조하면, 1:4 방향 3차원 동축 마이크로구조체(500)는 마이크로구조 아암(516, 526, 536 및/또는 546)을 포함할 수 있다. 실시예에서, 아암(516, 526, 536 및/또는 546)은 제1 아암 마이크로구조 요소 및/또는 제2 아암 마이크로구조 요소를 포함할 수 있다. 실시예에서, 제1 아암 마이크로구조 요소(517, 527, 537 및/또는 547)는 마이크로구조 아암(516, 526, 536 및/또는 546) 내부에 배치될 수 있고 그리고/또는 제2 마이크로구조 아암 요소(554)로부터 이격될 수 있다. 실시예에서, 아암(516, 526, 536 및/또는 546)은 동일한 수직 단(tier) 상에 및/또는 제1 마이크로구조 요소(512, 522, 532 및/또는 542)에 대해 장치의 인접한 계층에 위치될 수도 있다. 실시예에서, 아암(516, 526, 536 및/또는 546)의 제2 마이크로구조 요소 및 제1 마이크로구조 요소(512, 522, 532 및/또는 542)는 동일할 수 있는 데, 예를 들어 실질적으로 동시에 형성될 수 있다.
실시예에 따르면, 제1 아암 마이크로구조 요소는 n-방향 3차원 동축 마이크로구조체의 제1 마이크로구조 요소와 저항 소자 사이에 전기 경로를 형성할 수 있다. 도 5c의 실시예의 일 양태에 도시되어 있는 바와 같이, 마이크로구조 아암(516)은 일 단부에서 제1 마이크로구조 요소(512)에, 그리고 다른 단부에서 저항(518)에 접속된 제1 아암 마이크로구조 요소(517)를 포함할 수 있다.
도 6을 참조하면, n-방향 3차원 동축 합성기/분할기 마이크로구조체가 실시예의 일 양태에 따라 도시되어 있다. 이 도면은 PolyStrataTM 또는 동축 의사-동축 마이크로구조체를 생성하기 위한 다른 마이크로제조 기술과 같은 프로세스에서 생성된 4단 4방향 윌킨슨 전력 분할기/합성기를 도시하고 있다. 다단 4:1 윌킨슨으로서, 통상적으로 4개의 출력이 위치(620, 630, 640, 650)에 도시되어 있는 시작 저항에 의해 브리징된다. 동축 케이블은 중앙 도전체가 외부 도전체 차폐부를 나올 수 있고 690에 도시되어 있는 바와 같은 플립-칩 스타일 저항 구조체에 의해 브리징될 수 있는 차폐된 전기적으로 작은 영역을 제공하는 이점을 제공한다. 각각의 경로 길이는 반복적인 1/4파 세그먼트를 갖고 설계되고, 각각의 세그먼트의 임피던스 및 저항은 Agilent의 ADS 또는 Ansoft의 HFSS 또는 DesignerTM과 같은 소프트웨어를 사용하여 최적화된다. 입력 또는 출력을 위한 4개의 동축 포트는 611, 612, 613 및 614로서 도시되어 있고, 중앙 합성 포트는 말단 단부(660)에 도시되어 있고, 여기서 4개의 레그는 함께 조합되어 있고 동축 커넥터와 같은 커넥터 포트의 형태를 취할 수 있거나 이 단부에서 도파관 출력을 위해 e-프로브로 전이할 수 있다. 길이를 사행함으로써, 총 디바이스 길이는 감소되고, 각각의 반복적인 세그먼트 내의 경로 길이가 정합될 수 있다. 임피던스는 예를 들어 더 대형의 중앙 도전체를 제공함으로써 또는 외부 도전체의 내부를 내향 또는 외향으로 조정함으로써, 예를 들어 벽 두께 또는 동축 케이블 직경을 변경함으로써 중앙 도전체와 외부 도전체 사이의 간극을 조정함으로써 필요에 따라 동축 케이블 라인 세그먼트에서 조정된다. 최고 작동 주파수에 비교하여 전기적으로 작은 것을 보장하기 위해 저항과 인터페이스하는 방법은 저항 브라이드 영역에서 국부적으로 동축 케이블을 하향 테이퍼지게 하는 것을 포함할 수 있고, 저항은 도 22에 개략 도시되어 있고 대응 섹션에 설명된 기술을 사용하여 추가될 수 있다. 동일한 다단 합성기가 다양한 레이아웃을 취할 수 있고, 다른 버전은 다양한 레이아웃으로 도 14 및 도 15에 도시되어 있다. 도시되어 있는 특정 디자인은 도 24c에 도시되어 있는 것과 동일하거나 유사한 성능을 갖고, 대역폭은 1/4파 세그먼트의 수를 변경하고 디자인을 재최적화함으로써 더 크거나 작게 될 수 있다. 이 구조는 평면으로 도시되어 있지만, 반복적인 1/4파 세그먼트는 수직으로 적층될 수 있고, 매립된 저항을 갖고 모노리식으로 형성되거나 다수의 층으로부터 조립될 수 있다는 것이 명백할 것이다.
실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(600)는 사행형 구성을 포함할 수 있다. 실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(600)는 입력 출력 포트(660) 및 n개의 레그를 포함할 수 있다. 실시예에서, 예를 들어 제1 레그는 부분(621, 631, 641 및/또는 651)을 포함한다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(600)는, 제2 마이크로구조 요소(670)로부터 이격될 수 있는 동축 케이블의 중앙 도전체를 표현하는 제1 마이크로구조 요소(662, 611, 612, 613 및/또는 614)를 포함할 수 있다. 실시예에서, 예를 들어 제1 레그의 제1 마이크로구조 요소(611)는 포트(660)의 제1 마이크로구조 요소(662)에 접속될 수 있다. 실시예에서, 예를 들어 제1 마이크로구조 요소(611, 612, 613 및/또는 614)는 제2 마이크로구조 요소(670) 및/또는 체적을 횡단하여 제1 마이크로구조 요소(662)에 만나게 될 수 있다.
실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(600)는 합성기로서 및/또는 분할기로서 동작할 수 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(600)는 포트(662)와 n개의 레그 사이의 전기 경로를 포함할 수 있다. 실시예에서, 동작 파장은 1:4 방향 3차원 동축 마이크로구조체(600)를 통한 전기 경로를 구성하는 것으로 고려될 수 있다. 실시예에서, 예를 들어 제1 마이크로구조 요소(611, 612, 613 및/또는 614)의 길이는 동작 파장의 대략 1/4일 수 있다.
실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(600)는 저항 소자(620, 630, 640 및/또는 650)를 갖는 n개의 레그와 포트(660) 사이의 전기 경로를 포함할 수 있다. 도 6의 실시예의 일 양태에 도시되어 있는 바와 같이, 저항 소자(620, 630, 640 및/또는 650)는 예를 들어 690에 도시되어 있는 바와 같이 별형 구성을 포함할 수 있다. 실시예에서, 저항 소자(620, 630, 640 및/또는 650)는 모듈의 형태일 수 있고, 그리고/또는 저항 재료(595)를 포함할 수 있다. 실시예에서, 제1 마이크로구조 요소(611, 612, 6613 및/또는 614)는 도전성 인터페이스(591, 592, 593 및/또는 594) 각각을 통해 저항 재료(591)에 접속될 수 있다. 실시예에서, 예를 들어 제1 마이크로구조 요소(611, 612, 6613 및/또는 614)는 제2 마이크로구조 요소(670)의 두께를 횡단하여 저항 재료(595)에 만나게될 수 있다.
실시예에서, 동작 파장은 저항 소자(620)와 n개의 레그 사이에 전기 경로를 구성하도록 고려될 필요는 없을 수도 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(600)는 하나 이상의 부가의 마이크로구조 요소를 포함할 수 있다. 실시예에서, 예를 들어 부분(621, 631, 641 및/또는 651)은 제1 n개의 레그의 λ/4 변환기로서 동작할 수 있다. 도 6의 실시예의 일 양태에 도시되어 있는 바와 같이, 4방향 4단 윌킨슨 합성기는 대역폭을 향상시키는 데 사용될 수 있다. 실시예에서, 더 많거나 적은 스테이지가 요구된 대역폭에 따라 추가될 수 있다. 실시예에서, 3차원 동축 마이크로구조체는 향상된 격리를 제공할 수 있어, 제1 마이크로구조 요소가 전기적으로 작은 영역에서 접근되게 할 수 있다. 실시예에서, 비교적 박막 저항이 파장에 비교하여 비교적 작은 영역에서 모든 라인을 접속하도록 설계될 수 있고, 그리고/또는 이것이 형성될 수 있는 절연 재료를 통해 제1 마이크로구조 요소로부터 제2 마이크로구조 요소로의 열 경로를 허용하도록 치수 설정될 수 있다. 실시예에서, 동축 케이블층은 저항의 전기적 크기를 감소시키고, 격리를 최대화하고 그리고/또는 동축 케이블 내의 손실을 최소화하기 위해 저항 실장 영역 내외로 이어지는 폭을 테이퍼 감소할 수 있다. 실시예에서, n-방향 3차원 마이크로구조체는 도 6의 실시예의 일 양태에 도시되어 있는 바와 같이 평면형 레이아웃 및/또는 예를 들어 모노리식 또는 하이브리드식으로 배치된 매립된 저항을 이용함으로써 다수의 부분으로부터 형성된 적층된 및/또는 단형 구성을 포함할 수 있다. 실시예에서, 다단 n-방향 분할기의 저항값 및/또는 세그먼트(예를 들어, 전송 라인의 임피던스)는 Agilent의 ADS 또는 Ansoft의 HFSSTM 또는 DesignerTM과 같은 소프트웨어를 사용하여 적응될 수 있다.
실시예에 따르면, 저항 소자의 임의의 구성이 이용될 수 있다. 도 22a 내지 도 22d를 참조하면, 저항 구성이 실시예의 일 양태에 따라 도시되어 있다. 도 22a의 실시예의 일 양태에 도시되어 있는 바와 같이, 저항 소자(690)는 저항 재료(595) 및 도전성 인터페이스(591, 592, 593 및/또는 595)를 포함할 수 있다. 실시예에서, 저항 소자(690)는 제2 마이크로구조 요소에 관련된 정렬 및/또는 접지 패드일 수 있는 저항 연결 인터페이스(2201, 2202, 2203 및/또는 2204)를 포함할 수 있다.
도 22b의 실시예의 양태에 도시되어 있는 바와 같이, 저항 소자(690)는 소켓에 접속하도록 구성될 수 있다. 실시예에서, 소켓은 제1 마이크로구조 요소(2221, 2222, 2223 및/또는 2224)를 포함할 수 있다. 실시예에서, 소켓은 제2 마이크로구조 요소(2220)를 포함할 수 있다. 실시예에서, 소켓은 저항 소자에 관련된 정렬 및/또는 접지 패드일 수 있는 소켓 연결 인터페이스(2211, 2212, 2213 및/또는 2214)를 포함할 수 있다. 도 22c 내지 도 22d에 도시되어 있는 바와 같이, 저항 소자는 연결 인터페이스가 만나게 되고 제1 마이크로구조요소가 도전성 인터페이스에 만나게 되도록 소켓과 연결될 수 있다.
도 7a 내지 도 7b를 참조하면, n-방향 3차원 동축 합성기/분할기 마이크로구조체(700)가 실시예의 일 양태에 따라 도시되어 있다. 실시예에 따르면, 1:6 방향 3차원 동축 합성기/분할기 마이크로구조체(700)는 포트(710) 및/또는 레그(720, 722, 724, 726, 728 및/또는 730)를 포함할 수 있다. 실시예에서, 포트(710) 및/또는 레그(720, 722, 724, 726, 728 및/또는 730)는 제1 마이크로구조 요소를 포함할 수 있다. 실시예에서, 예를 들어 포트(710)는 제1 마이크로구조 요소(712)를 포함할 수 있고, 레그(720)는 제1 마이크로구조 요소(740)를 포함할 수 있고, 레그(722)는 제1 마이크로구조 요소(742)를 포함할 수 있는 등이다.
실시예에 따르면, 1:6 방향 3차원 동축 합성기/분할기 마이크로구조체(700)는 합성기로서 및/또는 분할기로서 동작할 수 있다. 도 7b의 실시예의 일 양태에 도시되어 있는 바와 같이, 제1 마이크로구조 요소는 1:6 방향 3차원 동축 합성기/분할기 마이크로구조체(700)를 통한 전기 경로를 형성하도록 접속될 수 있다. 실시예에서, 동작 파장은 1:6 방향 3차원 동축 마이크로구조체(700)를 통한 전기 경로를 구성하도록 고려될 수 있다. 실시예에서, 예를 들어 제1 마이크로구조 요소(740)의 길이는 공통 포트에서 연결되는 지점으로부터 다른 분기에 전기적으로 만나게 되는 6-방향 별형 저항까지의 동작 파장의 대략 1/4일 수 있다.
실시예에 따르면, 1:6 방향 3차원 동축 합성기/분할기 마이크로구조체(700)는 레그(720, 722, 724 및/또는 526)와 저항 소자(771) 사이의 전기 경로를 포함할 수 있다. 실시예에서, 제1 아암 마이크로구조 요소는 n-방향 3차원 동축 마이크로구조체의 제1 마이크로구조 요소와 저항 소자 사이의 전기 경로를 형성할 수 있다. 도 7b의 실시예의 일 양태에 도시되어 있는 바와 같이, 마이크로구조 아암(792)은 일 단부에서 레그(720)의 제1 마이크로구조 요소(740)에 접속되고, 다른 단부에서 저항 소자(771)의 저항 재료(773)에 접속된 제1 아암 마이크로구조 요소를 포함할 수 있다. 실시예에서, 동작 파장은 1:4 방향 3차원 동축 마이크로구조체(700)를 통한 전기 경로를 구성하도록 고려될 수 있다. 실시예에서, 예를 들어 아암(791, 792, 793, 794, 795 및/또는 796) 내에 배치된 제1 아암 마이크로구조 요소의 길이는 동작 파장의 대략 1/2일 수 있다.
도 1을 재차 참조하면, 장치는 하나 이상의 임피던스 정합 구조체를 포함할 수 있다. 도 1의 실시예의 일 양태에 도시되어 있는 바와 같이, 임피던스 정합 구조체(130 및/또는 180)는 하나 이상의 신호 프로세서(160 ... 168)와 스플리터 네트워크(120) 및/또는 합성기 네트워크(190) 각각 사이에 배치될 수 있다.
실시예에 따르면, 임피던스 정합 구조체는 테이퍼진 부분을 포함할 수 있다. 실시예에서, 테이퍼진 부분은 하나 이상의 n-방향 3차원 동축 마이크로구조체의 부분일 수 있다. 실시예에서, 하나 이상의 제1 마이크로구조 요소 및/또는 제2 마이크로구조 요소의 부분은 테이퍼질 수 있거나 또는 이들의 간극 또는 치수가 하나 이상의 평면에서 조정된다. 실시예에서, 제1 마이크로구조 요소 및/또는 제2 마이크로구조 요소의 부분은 이들의 축을 따라, 예를 들어 제1 마이크로구조 요소 및/또는 제2 마이크로구조 요소의 길이를 따라 테이퍼질 수 있다. 실시예에서, 테이퍼는 이들의 축을 따라 이동하는 제1 마이크로구조 요소 및/또는 제2 마이크로구조 요소의 단면적을 확장하고 그리고/또는 축소시킬 수 있다.
실시예에 따르면, 임피던스 정합 구조체는 전송 라인으로부터 디바이스까지 또는 2개의 포트 사이의 임피던스를 정합하도록 구성된 임의의 구조체를 포함할 수 있다. 실시예에서, 예를 들어 임피던스 정합 구조체는 임피던스 변환기, 개방 회로 스터브 및/또는 단락 스터브 등을 포함할 수 있다. 실시예에서, 하나 이상의 임피던스 정합 구조체는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스, 이들의 부분 등에 대해 장치의 상이한 수직 단 및/또는 상이한 기판 상에 있을 수 있다. 실시예의 일 양태에서, 임피던스 변환기는 본 명세서에 그대로 포함되어 있는 "마이크로-동축 임피던스 변환기(Micro-coaxial Impedance Transformer)" IEEE 트랜잭션 온 마이크로파 이론 및 기술(IEEE Transactions on Microwave Theory and Techniques), Vol 58, Issue 11, 페이지 2908-2914, 2010년 11월, Ehsan, N Vanhille K.J., Ronineau, S. Popociv Z.에 제시된 것과 동일하거나 유사한 디자인을 가질 수 있다.
도 1을 재차 참조하면, 장치는 하나 이상의 위상 조정기를 포함할 수 있다. 실시예에 따르면, 위상 조정기는 2개 이상의 합성기/분할기 네트워크 사이에 배치될 수 있다. 도 1의 실시예의 일 양태에 도시되어 있는 바와 같이, 위상 조정기(190)는 스플리터 네트워크(120)와 신호 프로세서(160 ... 168) 사이에 배치될 수 있다. 도 8을 참조하면, 위상 조정기는 실시예의 양태에 따라 도시되어 있다. 실시예에 따르면, 위상 조정기는 동축 라인의 2개의 세그먼트를 접속하고 그리고/또는 동축 라인을 신호 프로세서에 접속하는 점퍼의 부분을 포함할 수 있다. 도 8의 실시예의 일 양태에 도시되어 있는 바와 같이, 와이어 본드 점퍼 라인(832)은 1:2 방향 3차원 마이크로구조체(800)의 하나 이상의 내부 마이크로구조 요소에 접속될 수 있다. 실시예에서, 점퍼 라인(832)은 1:2 방향 3차원 동축 마이크로구조체의 전기 경로의 경로 길이를 변경하도록 구성될 수 있다. 실시예에서, 예를 들어 점퍼 라인(832)의 길이를 변경하는 것은 예를 들어 10도 보상, 20도 보상, 30도 보상 등으로 1:2 방향 3차원 동축 마이크로구조체의 전기 경로의 경로 길이를 변경하고 그리고/또는 전기 신호의 위상을 조정할 수 있다. 실시예에서, 위상 조정기는 경로 길이를 변경하도록 구성된 와이어 본드 점퍼를 포함할 수 있다. 실시예에서, 와이어 본드 점퍼는 다양한 높이 또는 길이일 수 있고, 중앙 도전체 및 접지 세그먼트를 포함할 수 있다. 실시예에서, 도면에서 접지 평면 섹션은 중앙 도전체 포트 사이에서 불연속적일 수 있다. 실시예에서, 중앙 및 외부 도전체는 이 섹션에 접합된 결정된 동축 점퍼 세그먼트 또는 결정된 길이 또는 루프 높이의 접지 및 신호 섹션을 위한 와이어본드의 어레이를 사용하여 연속적으로 제조될 수도 있다.
도 9를 참조하면, 동축 슬라이딩 위상 조정기가 실시예의 양태에 따라 도시되어 있다. 도 9의 실시예의 일 양태에 도시되어 있는 바와 같이, 위상 조정기는 경로 길이를 변경하도록 구성된 가변 슬라이딩 구조체를 포함할 수 있다. 실시예에서, 슬라이딩 점퍼(934)는 제1 슬라이딩부(932), 제2 슬라이딩부(936) 및/또는 제3 슬라이딩부(938)를 포함할 수 있다. 모든 이들 슬라이딩부는 900에 관련하여 하나의 구성 요소로서 이동하도록 기계적으로 함께 접속될 수 있다. 실시예에서, 슬라이딩부(936)는 예를 들어 스프링력을 사용하여 마이크로구조 요소(912)를 접촉하도록 구성될 수 있다. 실시예에서, 제2 슬라이딩부(936)는 단면 또는 양면 와이퍼를 가질 수 있다. 실시예에서, 와이퍼는 측면(932) 또는 측면(900) 상에 구성될 수 있다. 실시예에서, 슬라이딩부(934, 938)는 마이크로구조 요소(950)에 접촉하도록 구성될 수 있다. 실시예에서, 마이크로구조 요소(912 및/또는 950)를 가로지르는 슬라이딩부(934, 936 및/또는 938)는 n-방향 3차원 동축 마이크로구조체의 전기 경로의 경로 길이를 변경하고 그리고/또는 전자기 신호의 위상을 조정할 수 있다. 실시예에서, 이는 구성 요소(900)에 관련하여 상하로 또는 측방향으로 슬라이딩하는 구성 요소(932)에 의해 성취된다. 실시예에서, 이들 구성 요소들은 구성 요소(932)가 다이얼 또는 트림팟(trimpot)의 운동과 같이 이동할 수 있게 하기 위해 반원으로 레이아웃될 수 있다. 실시예에서, 하나 이상의 조정기는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스, 이들의 부분 등에 대해 장치의 상이한 수직 단 및/또는 상이한 기판 상에 위치될 수 있다. 실시예에서, 조정기 구조체는 신호 프로세서 요소의 위상이 편차는 포함할 수 있지만 위상 내에서 예를 들어 위상 편차가 클 수 있는 mm-파 GaN 및/또는 GaAs 전력 증폭기와 조합되어야 할 때 이용될 수 있다.
도 1을 재차 참조하면, 장치는 하나 이상의 전이 구조체를 포함할 수 있다. 실시예에 따르면, 전이 구조체는 2개 이상의 합성기/분할기 네트워크 사이에 배치될 수 있다. 도 1의 실시예의 일 양태에 도시되어 있는 바와 같이, 전이 구조체(150 및/또는 170)는 신호 프로세서(160 ... 168)와 스플리터 네트워크(120) 및/또는 합성기 네트워크(190) 사이에 배치될 수 있다.
도 10을 참조하면, 전이부가 실시예의 양태에 따라 도시되어 있다. 도 10의 실시예의 일 양태에 도시되어 있는 바와 같이, 전이 구조체는 장치의 하나 이상의 전자 디바이스, 예를 들어 하나 이상의 신호 프로세서에 접속되도록 구성될 수 있다. 실시예에 따르면, 전이 구조체(1001)는 n-방향 3차원 마이크로구조체(100)의 제1 마이크로구조 요소(1020)를 전송 라인 매체(1097)에 접속하도록 구성될 수 있다. 실시예에서, 전이 구조체(1001)는 도전성 재료와 같은 재료를 포함할 수 있다. 실시예에서, 전송 라인 매체는 임의의 매체, 예를 들어 동일 평면 도파관(CPW) 및/또는 스트립라인 매체를 포함할 수 있다. 실시예에서, 전송 라인 매체는 도전성 재료, 예를 들어 도전성 트레이스(1099)를 포함할 수 있다. 실시예에서, 도전성 트레이스는 하나 이상의 비아를 통해 집적 회로, 예를 들어 MMIC에 접속될 수 있다. 실시예에서, 전이 구조체(1001)는 예를 들어 신호 프로세스와 같은 하나 이상의 전자 디바이스로/로부터 하나 이상의 축 내의 하향 테이퍼 및/또는 상향 테이퍼를 이용하여 MMIC에 직접 접속되도록 구성될 수 있다. 예를 들어 본 명세서에 그대로 참조로서 포함되어 있는 미국 가특허 출원 제61/493,516호에 이용된 전이 구조체와 같은 임의의 전이 구조체가 이용될 수 있다.
실시예에 따르면, 전이 구조체는 예를 들어 MMIC 소켓과 같은 커넥터를 이용함으로써 하나 이상의 전자 디바이스에 접속되도록 구성될 수 있다. 실시예에서, 전이 구조체는 예를 들어, 도전성 와이어와 같은 와이어를 이용함으로써 하나 이상의 전자 디바이스에 접속하도록 구성될 수 있다. 실시예에서, 전이 구조체는 스트립-라인 접속을 이용함으로써 하나 이상의 전자 디바이스에 접속하도록 구성될 수 있다. 실시예에서, 전이 구조체는 직접 접속을 이용함으로써, 예를 들어 땜납을 이용하여 하나 이상의 전자 디바이스에 접속하도록 구성될 수 있다. 실시예에서, 전이 구조체는 동축 케이블의 상부 및 하부 접지벽 및 측벽 및 중앙 도전체가 디바이스 또는 신호 프로세서 상의 CPW 구조체에 인터페이스하도록 최적화되는 평면형 GSG 프로브 접속부로 하향 테이퍼되는 마이크로파 프로브 팁에 의해 사용된 유사한 형태의 접지-신호 접지 전이부와 같은 평면에 동축인(coaxial to planar) 전송 라인 구조체를 이용함으로써 하나 이상의 전자 디바이스에 접속하도록 구성될 수 있다. 이러한 전이부는 동축 케이블과 모노리식으로 형성될 수 있고, 또는 개별 부분으로서 형성되어 신호 변환기 또는 다른 디바이스를 예를 들어 점퍼 또는 브리지와 같은 형태의 동축 케이블에 연결할 수 있다. 예를 들어 빔-리드 구성 또는 리드-프레임 전이 구조체와 같은 신호 프로세서와 동축 케이블 사이의 다른 접속부가 사용될 수 있다. 이러한 구조체는 Ansoft의 HFSSTM 소프트웨어와 같은 3D FEA 전자기 모델링 소프트웨어의 성능을 위해 최적화될 수 있다. 전이 손실은 통상적으로 요구되는 바와 같은 디바이스 및 용례에 따라 0.1 dB 미만의 삽입 손실 및 20 dB 초과 또는 30 dB 또는 그 이상의 복귀 손실로 얻어질 수 있다.
실시예에 따르면, 하나 이상의 전이 구조체는 독립 구조체일 수 있다. 실시예에서, 하나 이상의 전이 구조체는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스, 이들의 부분 등에 대해 장치의 상이한 수직 단 및/또는 상이한 기판 상에 위치될 수 있다. 실시예에서, 전이 구조체는 임피던스 정합 구조체를 포함할 수 있다. 실시예에서, 전이 구조체는 예를 들어 하나 이상의 분한 전자기 신호를 회로로 통과시키도록 배치된 하향 테이퍼를 포함할 수 있다. 실시예에서, 전이 구조체는 예를 들어 하나 이상의 프로세싱된 전자기 신호를 통과하도록 배치된 상향 테이퍼를 포함할 수 있다. 실시예에서, 하향 테이퍼 및/또는 상향 테이퍼는 n-방향 3차원 동축 마이크로구조체의 하나 이상의 마이크로구조 요소와 전송 라인 매체 및/또는 전자 디바이스 사이에 배치될 수 있다. 실시예에서, 예를 들어 상향 테이퍼는 n-방향 3차원 동축 마이크로구조체 합성기와 전송 라인 매체 및/또는 전자 디바이스 사이에 배치될 수 있다.
실시예에 따르면, 장치는 하나 이상의 단형 부분을 포함할 수 있다. 실시예에서, 단형 부분은 하나 이상의 합성기/분할기 네트워크를 가질 수 있다. 실시예에서, 하나 이상의 n-방향 3차원 동축 마이크로구조체는 그 자신에 대해, 하나 이상의 다른 n-방향 3차원 동축 마이크로구조체 및/또는 장치의 하나 이상의 전자 디바이스에 대해, 예를 들어 하나 이상의 신호 프로세서에 대해 장치의 상이한 수직 단 상에 위치될 수 있다.
도 2를 재차 참조하면, 1:2 방향 3차원 동축 마이크로구조체(200)는 장치의 하나 이상의 상이한 수직 단 상에 위치될 수 있다. 실시예에 따르면, 포트(210) 및/또는 레그(224)는 레그(220 및/또는 222)와는 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 포트(210) 및/또는 레그(224) 및 레그(220 및/또는 222) 사이에 배치된 장치의 2개 이상의 수직 단을 횡단하는 성형된 접속부가 존재할 수 있다. 실시예에서, 성형된 접속부는 Z-형, S-형, T-형, V-형, U-형 및/또는 L-형 등을 포함할 수 있다. 실시예에서, 성형된 접속부는 하나 이상의 계층 및/또는 층으로 형성될 수 있고, 그리고/또는 임의의 두께일 수 있다. 실시예에서, 성형된 접속부는 n-방향 3차원 동축 마이크로구조체의 부분일 수 있다. 실시예에서, 성형된 접속부는 n-방향 3차원 동축 마이크로구조체와 동일한 및/또는 상이한 재료로 형성될 수 있다. 실시예에서, 1:2 방향 3차원 동축 합성기/분할기 마이크로구조체(200)는 장치의 하나 이상의 단을 통해 수직 배향으로 이용될 수 있다. 실시예에서, 1:2 방향 3차원 동축 마이크로구조체는 자신의 부분, 하나 이상의 다른 n-방향 3차원 동축 마이크로구조체, 전자 디바이스 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다.
도 4를 재차 참조하면, 케스케이딩형 n-방향 3차원 동축 마이크로구조체의 하나 이상의 n-방향 3차원 동축 마이크로구조체는 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(402)는 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(404 및/또는 406)와는 상이한 장치의 수직 단 상에 위치될 수 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(402)의 레그(416)와 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(404)의 레그(403) 사이에 배치된 장치의 2개 이상의 수직 단을 횡단하는 성형된 접속부가 존재할 수 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(400)는 장치의 하나 이상의 단을 통해 수직 배향으로 이용될 수 있다. 실시예에서, 캐스케이딩형 n-방향 3차원 동축 마이크로구조체의 하나 이상의 n-방향 3차원 동축 마이크로구조체는 자신의 부분, 하나 이상의 다른 n-방향 3차원 동축 마이크로구조체, 전자 디바이스 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다.
도 5a 내지 도 5d를 재차 참조하면, 레그(540, 542, 544 및/또는 546)는 자신의 부분에 대해, 예를 들어 마이크로구조 하우징(590) 및/또는 아암(595, 594, 596 및/또는 598)에 대해, 하나 이상의 다른 n-방향 3차원 동축 마이크로구조체, 전자 디바이스 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 1:4 방향 3차원 마이크로구조체(500)는 하나 이상의 다른 n-방향 3차원 동축 마이크로구조체, 전자 디바이스 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다. 도 6을 재차 참조하면, n개의 레그는 자신의 부분, 예를 들어 포트(660)에 대해, 하나 이상의 다른 n-방향 3차원 동축 마이크로구조체, 전자 디바이스 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다. 도 7a 내지 도 7b를 재차 참조하면, 레그(740, 742, 744 및/또는 746)는 자신의 부분에 대해, 예를 들어 성형된 접속부를 포함하고 그리고/또는 수직 배향으로 이용되는 것을 포함하여, 아암(792, 794, 796 및/또는 798)에 대해 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 1:4 방향 3차원 마이크로구조 요소(700)는 하나 이상의 다른 n-방향 3차원 동축 마이크로구조체, 전자 디바이스 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다. 도 11을 참조하면, 합성기/분할기 및/또는 합성기/분할기 네트워크는 실시예의 양태에 따라 캐스케이딩형이고, 단형이고 및/또는 상이한 기판 상에 배치될 수 있다. 실시예에 따르면, 1:2 방향 3차원 마이크로구조체(1100)는 예를 들어 기계적 메시 네트워크(1115)와 같이 이들을 지지할 수 있는 동시에 둘러싸는 및/또는 부분적으로 둘러싸는 디바이스에 형성된 기판 상에 배치될 수 있다. 실시예에서, 메시 네트워크는 예를 들어 입방 및/또는 6각형 반복 구조체와 같은 임의의 형상을 포함할 수 있다. 실시예에서, 지지 메시는 도 11에 도시되어 있는 1102 및/또는 1104와 같은 다수의 요소가 서로에 대해 리소그래픽으로 규정된 관계로 유지될 수 있게 하고, 메시(1115) 내에 배치된 요소 사이 및 그 위 및/또는 아래의 층들에 열 방산 및/또는 전달의 보조를 제공할 수 있다. 실시예에서, 메시 구조체는 메시(1115, 1117) 및/또는 이들의 위 및/또는 아래에 있거나 이들과 관련할 수 있는 다른 층의 정렬을 함께 보조하기 위해 구멍 및/또는 포스트와 같은 기계적 정렬 구조체를 포함할 수 있다. 실시예에서, 1:2 방향 3차원 마이크로구조체(1100)는 입력 전자기 신호(1110)를 수신하고 분할하고 분할된 전자기 신호(1121 및/또는 1122)를 전송하도록 구성될 수 있다.
실시예에 따르면, 1:2 방향 3차원 마이크로구조체(1101)는 1:4 방향 3차원 마이크로구조체(1102) 및/또는 1:4 방향 3차원 마이크로구조체(1104)에 접속될 수 있다. 실시예에서, 1:4 방향 3차원 마이크로구조체(1102) 및/또는 1:4 방향 3차원 마이크로구조체(1104)는 1:2 방향 3차원 마이크로구조체(1100), 예를 들어 장치의 하부 수직 단 상에 배치된 기계적 메시 네트워크(1117)와는 상이한 기판 및/또는 상이한 수직 단 상에 배치될 수 있다. 실시예에서, 1:4 방향 3차원 마이크로구조체(1102) 및/또는 1:4 방향 3차원 마이크로구조체(1104)는 입력 전자기 신호(1121 및/또는 1122)를 수신하고 분할하고 그리고/또는 예를 들어 하부 단에서 하나 이상의 n-방향 3차원 마이크로구조체, 네트워크 및/또는 디바이스에 분할된 전자기 신호(1131, 1132, 1133, 1134, 1135, 1136, 1137 및/또는 1138)를 전송하도록 구성될 수 있다.
실시예에 따르면, 1:2 방향 3차원 마이크로구조체(1100), 1:4 방향 3차원 마이크로구조체(1102) 및/또는 1:4 방향 3차원 마이크로구조체(1104)에 의해 형성된 합성기/분할기 네트워크는 도 8의 실시예의 일 양태에 도시되어 있는 바와 같이, 캐스케이딩형, 단형이고 그리고/또는 상이한 기판 상에 위치될 수 있다. 실시예에서, 예를 들어 메시(1115, 1117)가 장치의 동일한 수직 단 상에 위치되어 있는 경우에, 1:2 방향 3차원 마이크로구조체(1101) 및 1:4 방향 3차원 마이크로구조체(1102) 및/또는 1:4 방향 3차원 마이크로구조체(1104)에 의해 형성된 합성기/분할기 네트워크는 캐스케이딩형이고 그리고/또는 상이한 기판 상에 그러나 장치의 동일한 수직 단 상에 형성될 수 있다. 임의의 적합한 구성이 이용될 수도 있다. 실시예에서, 메시(1115, 1117)와 같은 개별 부분에 생성된 단형 구성은 이러한 3차원 시스템이 결합되지 않은 요소(1101, 1102 및/또는 1104)로부터 구성되어 있으면 다른 방식으로 요구되는 조립 단계의 수를 최소화하면서 구성되는 3차원 마이크로전자 시스템 내에 저항 및/또는 다른 디바이스를 배치하는 능력을 제공할 수 있다. 실시예에서, 임의의 구성이 이용 가능할 수 있고, 설명된 구성은 예시적인 목적이다. 실시예에서, 실제 시스템은 3차원 마이크로전자 모듈의 정렬 및/또는 조립의 이점을 최대화할 수 있는 더 기능적인 전기 요소를 포함할 수 있다.
도 12를 참조하면, 단형 및/또는 모듈형 구성을 포함하는 장치가 실시예의 양태에 따라 도시되어 있다. 실시예에 따르면, 장치(1200)는 하나 이상의 전자기 신호를 입력하도록 구성된 입력(1210)을 포함할 수 있다. 입력(1210)은 예를 들어 동축 케이블 커넥터 및/또는 도파관 포트와 같은 임의의 구성을 포함할 수 있다. 실시예에서, 입력(1210)은 제1 합성기/분할기 네트워크(1230)에 접속될 수 있다. 실시예에서, 제1 합성기/분할기 네트워크(1230)는 제2 합성기/분할기 네트워크(1240)에 접속될 수 있다. 실시예에서, 제2 합성기/분할기 네트워크(1240)는 예를 들어 집적 회로(1250)에 실장된 전력 증폭기의 1차원 또는 2차원 배열과 같은 기판에 실장된 디바이스의 조립체에 접속될 수 있다.
실시예에 따르면, 제1 합성기/분할기 네트워크(1230) 및/또는 제2 합성기/분할기 네트워크(1240)는 하나 이상의 n-방향 3차원 마이크로구조체, 도파관 전력 합성기/분할기, 공간 전력 합성기/분할기 및/또는 전기장 프로브를 포함할 수 있다. 실시예에서, 예를 들어 입력(1210)은 전자기 신호를 분할하기 위해 입력 전자기 신호를 분할하도록 구성된 제1 합성기/분할기 네트워크(1230)의 하나 이상의 n-방향 3차원 마이크로구조체에 접속될 수 있다. 실시예에서, 제1 합성기/분할기 네트워크(1230) 내의 하나 이상의 n-방향 3차원 마이크로구조체는 하나 이상의 분할된 전자기 신호를 더 분할하도록 구성된 제2 합성기/분할기 네트워크(1230)의 하나 이상의 n-방향 3차원 마이크로구조체에 접속될 수 있다.
실시예에 따르면, 제2 합성기/분할기 네트워크(1240)의 하나 이상의 n-방향 3차원 마이크로구조체는 기판 및/또는 집적 회로(1250)의 하나 이상의 신호 프로세서(1270)에 접속될 수 있다. 실시예에서, 기판 및/또는 집적 회로(1250)의 신호 프로세서(1270)로의 접속은 전송 라인 매체에 및/또는 신호 소켓(1260)으로의 하향 테이퍼를 포함할 수 있는 전이 구조체를 이용함으로써 형성될 수 있다. 실시예에서, 하나 이상의 소켓은 예를 들어 도전성 재료와 같은 임의의 재료로 형성될 수 있다. 실시예에서, 기판 및/또는 집적 회로(1250)의 기판은 예를 들어 BeO, Al2O3 등과 같은 절연성 재료와 같은 임의의 재료로 형성될 수 있다. 실시예에서, 기판(1250)은 이들의 상호 접속을 용이하게 하기 위해 전이 구조체(1260)를 갖는 반도체 재료 내에 확산되거나 생성된 트랜지스터, 마이크로파 집적 회로 및/또는 디바이스를 포함하는 디바이스(1270)를 갖는 SiGe, GaN, GaAs 또는 InP와 같은 집적 회로일 수 있다. 실시예에서, 신호 프로세서(1270)는 하나 이상의 입력 분할된 전자기 신호 및 출력 하나 이상의 프로세싱된 분할 전자기 신호를 프로세싱할 수 있다.
실시예에 따르면, 집적 회로(1250)의 하나 이상의 신호 프로세서(1270)는 하나 이상의 프로세싱된 전자기 신호를 조합하도록 구성된 제2 합성기/분할기 네트워크(1230) 내의 하나 이상의 n-방향 3차원 마이크로구조체에 접속될 수 있다. 실시예에서, 예를 들어 기판 및/또는 집적 회로(1250)의 신호 프로세서(1270)로의 접속은 전송 라인 매체로부터 및/또는 신호 소켓(1260)으로 상향 테이퍼를 포함할 수 있는 전이 구조체를 이용함으로써 형성될 수 있다. 실시예에서, 제2 합성기/분할기 네트워크(1240)의 하나 이상의 n-방향 3차원 마이크로구조체는 분할된 프로세싱된 전자기 신호를 출력 전자기 신호로 더 합성하도록 구성된 제1 합성기/분할기 네트워크의 하나 이상의 n-방향 3차원 마이크로구조체에 구성되도록 접속될 수 있다. 실시예에서, 출력(1220), 예를 들어 동축 커넥터 및/또는 도파관 포트는 분할된 프로세싱된 전자기 신호를 합성하도록 구성된 제1 합성기/분할기 네트워크(1230)의 하나 이상의 n-방향 3차원 마이크로구조체에 접속될 수 있다.
실시예에 따르면, 장치는 기계적으로 해제 가능한 모듈로서 구성된 하나 이상의 부분을 포함할 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 하나 이상의 합성기/분할기 네트워크를 가질 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 하나 이상의 합성기/분할기 네트워크, n-방향 3차원 동축 마이크로구조체, 임피던스 정합 구조체, 전이 구조체, 위상 조정기, 신호 프로세서 및/또는 냉각 구조체 등을 포함할 수 있다.
도 12를 재차 참조하면, 입력(1210), 제1 합성기/분할기 네트워크(1230), 제2 합성기/분할기 네트워크(1240), 집적 회로(1250) 및/또는 이들의 부분은 기계적으로 해제 가능할 수 있다. 실시예에서, 제1 합성기/분할기 네트워크(1230) 및/또는 제2 합성기/분할기 네트워크(1240)의 합성기 및/또는 분할기 및/또는 이들의 부분은 기계적으로 해제 가능할 수 있다. 실시예에서, 신호 프로세서(1270)는 기계적으로 해제 가능할 수 있다. 실시예에서, 기계적으로 해제 가능한 부분은 기판, 이웃하는 구성 요소 및/또는 장치에 실질적인 손상 없이 제거되고, 교환되고, 그리고/또는 교체될 수 있다. 실시예에서, 해제 가능한 모듈은 수리, 재가공 및 조립 중에 고장 수리를 용이하게 할 수 있다.
도 13a 내지 도 13b를 재차 참조하면, 단형 및/또는 모듈형 구성을 포함하는 장치가 실시예의 일 양태에 따라 도시되어 있다. 실시예에 따르면, 장치(1300)는 3차원 합성기/분할기 백플레인(1320)에 기계적으로 해제 가능하게 접속 가능한 커넥터(1310)를 포함할 수 있다. 실시예에서, 기계적으로 해제 가능한 접속 가능한 3차원 합성기/분할기 백플레인(1320)은 하나 이상의 기계적으로 해제 가능한 부분, 예를 들어 3차원 마이크로구조 합성기/분할기, 마이크로구조 합성기/분할기 네트워크의 하나 이상의 부분 등을 자체로 포함할 수 있다. 실시예에서, 집적 회로(1350)는 하나 이상의 기계적으로 해제 가능한 부분, 예를 들어 기계적으로 해제 가능한 신호 프로세서(1330 및/또는 1340)를 포함할 수 있다. 실시예에서, 집적 회로(1350)는 예를 들어 제어 DC를 포함하는 모듈의 형태일 수 있다. 실시예에서, 집적 회로(1350)는 예를 들어 금속 및/또는 세라믹 재료와 같은 비교적 높은 열전도성 재료로 형성된 기판 재료를 포함할 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 히트 싱크, 신호 프로세서 및 3차원 마이크로구조 백플레인을 포함할 수 있다. 실시예에서, 히트 싱크는 예를 들어, 팬, 핀(fin) 및/또는 열전 쿨러 등과 같은 임의의 수동 및/또는 능동 냉각 구조체를 포함할 수 있다. 실시예에서, 기계적으로 해제 가능한 요소는 임의의 정합 구조체를 사용하여, 예를 들어 재가공 가능한 땜납, 열적으로 재가공 가능한 전기 및/또는 열전도성 에폭시 및/또는 예를 들어 디바이스의 어레이를 연결하기 위해 커넥터 내에 스프링력을 사용하는 것과 같은 기계적 구조체를 사용하여 연결될 수도 있다.
도 14를 참조하면, 모듈형 구성을 포함하는 장치가 실시예의 일 양태에 따라 도시되어 있다. 도 14의 실시예의 일 양태에 도시되어 있는 바와 같이, 모듈형 3차원 동축 합성기(1440)가 도시되어 있다. 실시예에서, 신호 프로세서(1421, 1422, 1423, 1424)는 예를 들어 GaN 또는 GaAs 전력 증폭기와 같은 광대역 전력 증폭기를 포함할 수 있다. 실시예에서, 신호 프로세서는 4x 20-W GaN 칩(17 dB 이득, 400 mW 입력)을 포함할 수 있다. 도 14의 실시예의 일 양태에 도시되어 있는 바와 같이, 전력은 4:1 전력 3차원 마이크로구조체 합성기(1460)에서 합성될 수 있다. 실시예에서, 4:1 전력 3차원 마이크로구조체 합성기(1460)는 4:1 전력 3차원 마이크로구조체 합성기(600)로서 유사한 디자인을 가질 수 있다.
실시예에 따르면, 입력 전자기 신호는 전송 라인(1401)에 의해 모듈(1400)에 입력될 수 있다. 실시예에서, 입력 3차원 동축 분할기는 전력을 좌측 및 우측 1:2 윌킨슨 전력 분할기 3차원 마이크로구조체(1440, 1450)에 전력을 분할할 수 있는 1:2 윌킨슨 3차원 마이크로구조체(1430)를 포함할 수 있다. 실시예에서, 입력 분할기는 하나 이상의 합성기/분할기 위, 아래에 배치되고 그리고/또는 서로 얽힐 수도 있다. 도 14의 실시예의 일 양태에 도시되어 있는 바와 같이, 1:2 입력 윌킨슨 3차원 마이크로구조체(1430)는 3차원 마이크로구조체(1440, 1450, 1460) 위에 배치될 수 있다.
실시예에 따르면, 분할된 전자기 신호는 신호 프로세서의 입력에 접속 가능할 수 있다. 도 14의 실시예의 양태에 도시되어 있는 바와 같이, 1:2 윌킨슨 3차원 마이크로구조체(1430)로부터의 분할된 전자기 신호는 1:2 윌킨슨 전력 분할기 3차원 마이크로구조체(1440, 1450)에서 2개의 분할된 전자기 신호로 더 분할될 수 있다. 실시예에서, 분할된 전자기 신호는 신호 프로세서(1421, 1422, 1423 및/또는 1424)의 입력(1471, 1472, 1473 및/또는 1474)에 접속 가능할 수 있다. 실시예에서, 도시되어 있는 바와 같은 구성은 손실 감응성 출력 합성기에 요구된 라우팅 라인 길이를 최소화할 수 있다.
실시예에 따르면, 신호 프로세서(1421, 1422, 1423 및/또는 1424)는 전자기 신호를 프로세싱하도록, 예를 들어 분할된 전자기 신호를 증폭하도록 구성될 수 있다. 실시예에서, 프로세싱된 전자기 신호는 신호 프로세서의 출력 포트에 접속 가능할 수 있다. 도 14의 실시예의 일 양태에 도시되어 있는 바와 같이, 프로세싱된 전자기 신호는 출력 포트(1481, 1482, 1483 및/또는 1484) 또는 신호 프로세서(1421, 1422, 1423 및/또는 1424)에 접속 가능할 수 있다.
실시예에 따르면, 장치는 하나 이상의 전치 프로세서(pre-processor)를 포함할 수 있다. 도 14의 실시예의 일 양태에 도시되어 있는 바와 같이, 모듈(1400)은 1:2 윌킨슨 전력 분할기 3차원 마이크로구조체(1430, 1440, 1450)를 통해 신호 프로세서(1421 내지 1423)의 입력 포트에 공급할 수 있는 전치 증폭기(1402)를 포함할 수 있다. 실시예에서, 예를 들어 전치 증폭기는 Triquint TGA2501(6 내지 18 GHz, 2.8 W 출력, 26 dB 이득)을 포함할 수 있다.
실시예에 따르면, 하나 이상의 위상 시프터가 예를 들어 대략 20 GHz 미만의 MMIC 및/또는 증폭기가 선택될 때 필요하지 않을 수도 있다. 실시예의 일 양태에 도시되어 있는 바와 같이, 모듈(1400)은 대략 2 내지 20 GHz 광대역 증폭기 구성을 포함할 수 있다. 실시예에서, 하나 이상의 위상 시프터는 대략 Ka 대역 이상, 예를 들어 대략 60 GHz 이상에서 전력 합성 효율을 최대화하고 그리고/또는 제공하도록 이용될 수 있다. 실시예에서, 하나 이상의 위상 시프터는 부분 재료 및/또는 프로세싱 가변성에 기인하여 부분들 사이에 비교적 큰 위상 편차를 포함할 수 있는 비교적 소형 GaN 증폭기와 함께 이용될 수 있다.
실시예에 따르면, 합성/분할 네트워크는 하나 이상의 점퍼를 포함할 수 있다. 실시예에서, 점퍼는 점퍼 영역(1403)에 포함될 수 있다. 실시예에서, 점퍼는 예를 들어 이들이 실장되는 측면에 대해, 경도를 요구하지 않고 부분이 더 높은 전력 모듈 내로 조합될 수 있게 한다. 실시예에서, 일 모듈은 이들 구성 요소가 예를 들어 도 15에 도시되어 있는 바와 같이 조합될 때 좌측 및 우측 모듈의 재고를 필요로 하는 대신에 제조될 수 있다. 실시예에서, 모듈(1400)은 하나 이상의 모듈 포트 및/또는 전송 라인, 예를 들어 하나 이상의 모듈을 함께 접속하는 데 사용될 수 있는 전송 라인(1490 및/또는 1491)을 포함할 수 있다. 실시예에서, 전송 라인(1490 및/또는 1491)은 모듈을 위한 입력 및/또는 출력 포트일 수 있고, 그리고/또는 모듈(1400)은 합성기 및/또는 분할기 모듈로서 동작할 수 있다. 실시예에서, 점퍼는 전송 라인(1401, 1490 및/또는 1491)을 입력 및/또는 출력으로서 선택하도록 이용될 수 있다.
도 15를 참조하면, 모듈형 구성을 포함하는 장치가 실시예의 일 양태에 따라 도시되어 있다. 실시예의 일 양태에 도시되어 있는 바와 같이, 모듈(1510, 1512, 1516 및/또는 1518)은 모듈(1400)의 것과 유사한 구성을 포함할 수 있다. 실시예에 따르면, 모듈(1510, 1512, 1516 및/또는 1518)은 합성기 네트워크(1520)를 이용함으로써 조합될 수 있다. 실시예에서, 합성기 네트워크(1520)는 동축 커넥터 및/또는 도파관 포트 전이부(1540)에서 종료할 수 있는 최종 1:2 윌킨슨 3차원 합성기(1546)에 공급하는 2개의 1:2 윌킨슨 3차원 동축 합성기(1542, 1544)를 포함할 수 있다.
실시예에 따르면, 실시예의 다른 양태에서, 전치 프로세서(1530), 예를 들어 전치 증폭기는 예를 들어 1:2 윌킨슨 3차원 스플리터(1548)를 통해 모듈(1510, 1514)과 같은 모듈의 입력 포트에 공급하기 위해 공급 전류의 부분으로서 포함될 수 있다. 실시예에서, 스플리터(1548)는 합성기 네트워크(1520) 위에, 아래에 형성되고 그리고/또는 그와 서로 얽힐 수 있다. 실시예의 일 양태에 도시되어 있는 바와 같이, 스플리터(1548)는 합성기 네트워크(1520) 위에 배치된다.
실시예에 따르면, 입력 포트는 예를 들어 신호 프로세서가 예를 들어 대략 40 GHz 미만과 같은 비교적 낮은 주파수에서 전력 증폭기를 포함할 때 입력 포트가 손실에 비교적 덜 민감하기 때문에, 도시되어 있는 것과 상이하게 공급될 수 있다. 실시예에 따르면, 4개의 모듈의 외부는 스트립라인 및/또는 다른 통상의 수동 공급 네트워크로 공급될 수 있다. 수동 마이크로파 회로 및/또는 이들의 구성 기술을 위한 임의의 구성은 도 14 내지 도 15의 입력 네트워크에 어드레스하는 데 이용될 수 있다. 실시예에서, 다른 레이아웃이 이용될 수도 있다. 실시예에서, 도 14 및 도 16의 레이아웃은 합성기/분할기 네트워크, 예를 들어 도시되어 있는 출력 합성기 네트워크 내의 최소 과잉 라우팅 길이 및/또는 2차원 그리드 내의 전력 증폭기 다이의 비교적 조밀한 패킹을 가능하게 할 수 있다. 실시예에서, 동축 마이크로구조체는 예를 들어 레벨이 동축 케이블 전력 취급을 증가시키고, 열 방산을 증가시키고, 전파 손실을 최소화하기 위해 스테이지에서 합성되기 때문에, 필요에 따라 크기가 증가할 수 있다.
도 16을 참조하면, 캐스케이딩형, 단형 및/또는 모듈형 구성을 포함하는 장치는 실시예의 일 양태에 따라 도시되어 있다. 실시예에 따르면, 장치는 예를 들어 전력 합성기/분할기 네트워크와 같은 하나 이상의 합성기/분할기 네트워크를 포함할 수 있다. 실시예에 따르면, 전력 합성기/분할기는 제1 전자기 신호를 2개 이상의 분할된 전자기 신호로 분할하도록 구성될 수 있다. 도 16의 실시예의 일 양태에 도시되어 있는 바와 같이, 장치는 제1 전자기 신호를 32개의 분할된 전자기 신호로 분할하도록 구성된 1:32 방향 3차원 마이크로구조 전력 분할기 네트워크를 포함할 수 있다.
실시예에 따르면, 합성기/분할기 네트워크의 하나 이상의 부분은 3차원 마이크로구조체, 예를 들어 하나 이상의 n-방향 3차원 마이크로구조체를 포함할 수 있다. 실시예에서, n-방향 3차원 마이크로구조체는 n-방향 3차원 동축 마이크로구조체를 포함할 수 있다. 실시예에서 n-방향 3차원 동축 마이크로구조체는 포트 및 포트에 접속된 n개의 레그를 포함할 수 있다. 도 16의 실시예의 일 양태에 도시되어 있는 바와 같이, 1:32 방향 3차원 마이크로구조 분할기 네트워크는 1:2 방향 3차원 동축 마이크로구조체(1611) 및/또는 1:4 방향 3차원 동축 마이크로구조체 스플리터(1621, 1622, 1631, 1632, 1633, 1634, 1635, 1636, 1637 및/또는 1638)를 포함할 수 있다.
실시예에 따르면, 장치는 하나 이상의 단형 및/또는 캐스케이딩형 부분을 포함할 수 있다. 실시예에서, 단형 및/또는 캐스케이딩형 부분은 하나 이상의 합성기/분할기 네트워크를 가질 수 있다. 도 16의 실시예의 일 양태에 도시되어 있는 바와 같이, 1:32 방향 3차원 마이크로구조 분할기 네트워크는 3개의 캐스케이딩부 및/또는 스테이지 1, 2 및/또는 3을 포함할 수 있다. 실시예에서, 전자기 신호는 스테이지 1에서 1:2 방향 3차원 마이크로구조체 스플리터(1611)에서 2개의 분할된 전자기 신호로 분할될 수 있다. 실시예에서, 2개의 분할된 전자기 신호는 스테이지 2에서 1:4 방향 3차원 마이크로구조체 스플리터(1621, 1622)에서 8개의 분할된 전자기 신호로 분할될 수 있다. 실시예에서, 8개의 분할된 전자기 신호는 스테이지 3에서 1:4 방향 3차원 마이크로구조체 스플리터(1631 ... 1638)에서 32개의 분할된 전자기 신호로 분할될 수 있다. 실시예에서, 2개 이상의 분할된 전자기 신호는, 예를 들어 하나 이상의 신호 프로세서와 같은 하나 이상의 전기 디바이스의 하나 이상의 입력에 각각 접속 가능할 수 있다. 도 16의 실시예의 일 양태에 도시되어 있는 바와 같이, 32개의 분할된 전자기 신호는 32개의 증폭기의 입력에 각각 접속 가능할 수 있다. 실시예에서, 하나 이상의 증폭기는 하나 이상의 분할된 전자기 신호를, 예를 들어 하나 이상의 증폭된 전자기 신호와 같은, 하나 이상의 프로세싱된 전자기 신호로 프로세싱하도록 구성될 수 있다.
실시예에 따르면, 캐스케이딩형일 수 있는 하나 이상의 n-방향 3차원 동축 마이크로구조체는 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 예를 들어 1:2 방향 3차원 마이크로구조체 스플리터(1611)는 자신에 대해, 1:4 방향 3차원 마이크로구조체 스플리터(1621)와 같은 동일한 스테이지 또는 상이한 스테이지의 다른 스플리터에 대해, 그리고/또는 하나 이상의 증폭기 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 다른 예로서, 하나 이상의 1:4 방향 3차원 마이크로구조체 스플리터(1631 ... 1638)는 서로에 대해 장치의 상이한 수직 단 상에 위치될 수 있다.
실시예에 따르면, 하나 이상의 합성기/분할기 네트워크는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스 등에 대해 상이한 기판 상에 위치될 수 있다. 실시예에서, 예를 들어 1:32 방향 3차원 마이크로구조 분할기 네트워크의 1:2 방향 3차원 마이크로구조체 분할기(1611)는 1:4 방향 3차원 마이크로구조체 스플리터(1621 및/또는 1622)와는 상이한 기판 상에 위치될 수 있다. 실시예에서, 다른 예로서, 1:4 방향 3차원 마이크로구조체 스플리터(1621)는 1:4 방향 3차원 마이크로구조체 스플리터(1622)와는 상이한 기판 상에 위치될 수 있다. 실시예에서, 제3 예로서, 하나 이상의 증폭기는 서로에 대해 그리고/또는 하나 이상의 n-방향 3차원 마이크로구조체 스플리터에 대해 상이한 기판 상에 위치될 수 있다.
다른 실시예에 따르면, 합성기/분할기 네트워크의 하나 이상의 부분은 자신과, 다른 합성기/분할기 네트워크의 다른 부분과 및/또는 장치의 하나 이상의 전자 디바이스와 상호 배치될 수 있다. 실시예에서, 예를 들어, 1:4 방향 3차원 마이크로구조체 스플리터(1621)의 부분은 1:4 방향 3차원 마이크로구조체 스플리터(1621)의 부분과 서로 얽힐 수 있다. 실시예에서, 예를 들어 1:4 방향 3차원 마이크로구조체 스플리터(1631, 1632, 1633, 1634, 1635, 1636, 1637 및/또는 1638)의 부분은 자신들의 부분, 서로의 부분들 및/또는 하나 이상의 신호 증폭기의 부분들과 서로 얽힐 수 있다.
실시예에 따르면, 합성기/분할기 네트워크의 하나 이상의 부분은 수직으로 그리고/또는 수평으로 상호 배치될 수 있다. 실시예에서, 예를 들어 하나 이상의 1:2 방향 3차원 마이크로구조체 스플리터(1611)가 1:4 방향 3차원 마이크로구조체 스플리터(1621)와는 상이한 수직 단 상에 위치되는 경우에, 1:2 방향 3차원 마이크로구조체 스플리터(1611)의 하나 이상의 부분은 1:4 방향 3차원 마이크로구조체 스플리터(1621)의 하나 이상의 부분과 수직으로 상호 배치될 수 있다. 실시예에서, 예를 들어, 1:2 방향 3차원 마이크로구조체 스플리터(1611)가 1:4 방향 3차원 마이크로구조체 스플리터(1621)와 동일한 수직 단 상에 위치되는 경우에, 1:2 방향 3차원 마이크로구조체 스플리터(1611)는 1:4 방향 3차원 마이크로구조체 스플리터(1621)의 하나 이상의 부분과 수평으로 상호 배치될 수 있다.
도 17을 참조하면, 캐스케이딩형, 단형 및/또는 모듈형 구성을 포함하는 장치가 실시예의 일 양태에 따라 도시되어 있다. 실시예에 따르면, 장치는 예를 들어 전력 합성기/분할기 네트워크와 같은 하나 이상의 합성기/분할기 네트워크를 포함할 수 있다. 실시예에서, 전력 합성기/분할기 네트워크는 2개 이상의 프로세싱된 전자기 신호를 제2 전자기 신호로 합성하도록 구성될 수 있다. 도 16의 실시예의 일 양태에 도시되어 있는 바와 같이, 장치는 32개의 프로세싱된 전자기 신호를 전자기 신호로 합성하도록 구성된 32:1 방향 3차원 마이크로구조 전력 합성기 네트워크를 포함할 수 있다.
실시예에 따르면, 합성기/분할기 네트워크의 하나 이상의 부분은 예를 들어 하나 이상의 n-방향 3차원 마이크로구조체와 같은 3차원 마이크로구조체를 포함할 수 있다. 실시예에서, n-방향 3차원 마이크로구조체는 n-방향 3차원 동축 마이크로구조체를 포함할 수 있다. 실시예에서, n-방향 3차원 동축 마이크로구조체는 포트 및 포트에 접속된 n개의 레그를 포함할 수 있다. 도 17의 실시예의 일 양태에 도시되어 있는 바와 같이, 32:1 방향 3차원 마이크로구조체 합성기 네트워크는 2:1 방향 3차원 동축 마이크로구조체(1751) 및/또는 4:1 3차원 동축 마이크로구조체 스플리터(1751, 1751, 1751, 1751, 1751, 1751, 1751, 1761, 1761 및/또는 1771)를 포함할 수 있다.
실시예에 따르면, 장치는 하나 이상의 단형 및/또는 캐스케이딩부를 포함할 수 있다. 실시예에서, 단형 및/또는 캐스케이딩형 부분은 하나 이상의 합성기/분할기 네트워크를 가질 수 있다. 도 17의 실시예의 일 양태에 도시되어 있는 바와 같이, 32:1 방향 3차원 마이크로구조 합성기 네트워크는 3개의 캐스케이딩부 및/또는 스테이지 1', 2' 및/또는 3'을 포함할 수 있다. 실시예에서, 2개 이상의 프로세싱된 전자기 신호는 예를 들어 하나 이상의 신호 프로세서와 같은 하나 이상의 전기 디바이스의 하나 이상의 출력에 각각 접속 가능할 수 있다. 도 17의 실시예의 일 양태에 도시되어 있는 바와 같이, 32개의 프로세싱된 전자기 신호는 32개의 증폭기의 출력에 각각 접속 가능할 수 있다. 실시예에서, 32개의 프로세싱된 전자기 신호는 스테이지 1'에서 4:1 방향 3차원 마이크로구조체 합성기(1751 ... 1758)에서 8개의 프로세싱된 전자기 신호로 합성될 수 있다. 실시예에서, 8개의 프로세싱된 전자기 신호는 스테이지 2'에서 4:1 방향 3차원 마이크로구조체 합성기(1761, 1762)에서 2개의 프로세싱된 전자기 신호로 합성될 수 있다. 실시예에서, 2개의 프로세싱된 전자기 신호는 스테이지 3'에서 2:1 방향 3차원 마이크로구조체 합성기(1771)에서 전자기 신호로 합성될 수 있다.
실시예에 따르면, 캐스케이딩형일 수 있는 하나 이상의 n-방향 3차원 동축 마이크로구조체는 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 예를 들어 2:1 방향 3차원 마이크로구조체 합성기(1771)는 자신에 대해, 4:1 방향 3차원 마이크로구조체 스플리터(1761)와 같은 동일한 스테이지 또는 상이한 스테이지에서 다른 합성기에 대해 및/또는 하나 이상의 증폭기 등에 대해 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 다른 예로서, 하나 이상의 4:1 방향 3차원 마이크로구조체 합성기(1751 ... 1758)는 서로에 대해 장치의 상이한 수직 단 상에 위치될 수 있다.
실시예에 따르면, 하나 이상의 합성기/분할기 네트워크는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스 등에 대해 상이한 기판 상에 위치될 수 있다. 실시예에서, 예를 들어 32:1 방향 3차원 마이크로구조 분할기 네트워크의 2:1 방향 3차원 마이크로구조체 합성기(1771)는 4:1 방향 3차원 마이크로구조체 합성기(1761 및/또는 1758)와는 상이한 기판 상에 위치될 수 있다. 실시예에서, 다른 예로서, 2:1 방향 3차원 마이크로구조체 합성기(1771)는 4:1 방향 3차원 마이크로구조체 합성기(1762)와는 상이한 기판 상에 위치될 수 있다. 실시예에서, 제3 예로서, 하나 이상의 증폭기는 서로에 대해 그리고/또는 하나 이상의 n-방향 3차원 마이크로구조체 합성기에 대해 상이한 기판 상에 위치될 수 있다.
실시예에 따르면, 합성기/분할기 네트워크의 하나 이상의 부분은 자신과, 다른 합성기/분할기 네트워크의 다른 부분과 그리고/또는 장치의 하나 이상의 전자 디바이스와 상호 배치될 수 있다. 실시예에서, 예를 들어 4:1 방향 3차원 마이크로구조체 합성기(1761)의 부분은 4:1 방향 3차원 마이크로구조체 합성기(1762)의 부분과 서로 얽힐 수 있다. 실시예에서, 예를 들어 4:1 방향 3차원 마이크로구조체 합성기(1751, 1752, 1753, 1754, 1755, 1756, 1757 및/또는 1758)는 자신의 부분들과, 서로의 부분들과 그리고/또는 하나 이상의 신호 증폭기의 부분들과 서로 얽힐 수 있다.
실시예에 따르면, 합성기/분할기 네트워크의 하나 이상의 부분은 수직으로 및/또는 수평으로 상호 배치될 수 있다. 실시예에서, 예를 들어 2:1 방향 3차원 마이크로구조체 합성기(1771)의 부분이 4:1 방향 3차원 마이크로구조체 합성기(1761)와는 상이한 수직 단 상에 있는 경우에, 2:1 방향 3차원 마이크로구조체 합성기(1771)의 하나 이상의 부분은 4:1 방향 3차원 마이크로구조체 합성기(1761)의 하나 이상의 부분과 수직으로 상호 배치될 수 있다. 실시예에서, 예를 들어 2:1 방향 3차원 마이크로구조체 합성기(1771)의 부분이 4:1 방향 3차원 마이크로구조체 합성기(1761)와 동일한 수직 단 상에 있는 경우에, 2:1 방향 3차원 마이크로구조체 합성기(1771)의 하나 이상의 부분은 4:1 방향 3차원 마이크로구조체 합성기(1761)의 하나 이상의 부분과 수평으로 상호 배치될 수 있다.
도 16 내지 도 17을 참조하면, 1:32 방향 3차원 마이크로구조 전력 스플리터 네트워크 및/또는 32:1 방향 3차원 마이크로구조 전력 합성기 네트워크는, 하나 이상의 n-방향 3차원 마이크로구조체, 도파관 전력 합성기/분할기, 공간 전력 합성기/분할기 및/또는 전계 프로브를 포함할 수 있는 하나 이상의 다른 합성기/분할기 네트워크에 접속될 수 있다. 실시예에서, 예를 들어 1:32 방향 3차원 마이크로구조 전력 스플리터 네트워크 및 32:1 방향 3차원 마이크로구조 전력 합성기 네트워크는 서로 접속되어 장치를 형성할 수 있다. 실시예에서, 예를 들어 1:32 방향 3차원 마이크로구조 전력 스플리터 네트워크 및 32:1 방향 3차원 마이크로구조 전력 합성기 네트워크가 서로 접속되어 장치를 형성하는 경우에, 도 16의 스테이지 3의 증폭기는 도 17의 스테이지 1'에 도시되어 있는 동일한 증폭기일 수 있어, 1:4 방향 3차원 마이크로구조체 스플리터(1631)에 접속된 동일한 증폭기가 또한 4:1 방향 3차원 마이크로구조체 합성기(1751)에 또한 접속될 수도 있게 된다.
실시예에 따르면, 장치는 기계적으로 해제 가능한 모듈로서 구성된 하나 이상의 부분을 포함할 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 하나 이상의 합성기/분할기 네트워크를 가질 수 있다. 실시예에서, 기계적으로 해제 가능한 모듈은 하나 이상의 합성기/분할기 네트워크, n-방향 3차원 동축 마이크로구조체, 임피던스 정합 구조체, 전이 구조체, 위상 조정기, 신호 프로세서 및/또는 냉각 구조체 등을 포함할 수 있다. 실시예에서, 예를 들어 1:32 방향 3차원 마이크로구조 전력 분할기 네트워크 및/또는 32:1 방향 3차원 마이크로구조 전력 합성기 네트워크는 기계적으로 해제 가능한 모듈로서 구성된 하나 이상의 부분을 포함할 수 있다. 실시예의 일 양태에서, 스테이지 1, 1', 2, 2', 3 및/또는 3'은 기계적으로 해제 가능한 모듈로서 구성될 수 있다. 실시예에서, 예를 들어 도 16의 스테이지 3이 기계적으로 해제 가능한 모듈로서 구성될 수 있는 경우에, 1:4 방향 3차원 마이크로구조체 스플리터(1631 ... 1638)는 자신의 부분들에 대해, 서로에 대해, 하나 이상의 신호 프로세서에 대해 및/또는 하나 이상의 다른 n-방향 3차원 마이크로구조체에 대해 기계적으로 해제 가능하도록 구성될 수 있다.
실시예에 따르면, 캐스케이딩형일 수 있는 하나 이상의 n-방향 3차원 동축 마이크로구조체는 장치의 상이한 수직 단 상에 위치될 수 있다. 실시예에서, 예를 들어 1:32 방향 3차원 마이크로구조 전력 스플리터 네트워크 및 32:1 방향 3차원 마이크로구조 전력 합성기 네트워크가 서로 접속되어 장치를 형성하는 경우에, 1:2 방향 3차원 마이크로구조체 스플리터(1611) 및 2:1 방향 3차원 마이크로구조체 합성기(1771)는 장치의 하나의 동일한 수직 단 상에 있을 수 있다. 실시예에서, 예를 들어 1:2 방향 3차원 마이크로구조체 스플리터(1611) 및 2:1 방향 3차원 마이크로구조체 합성기(1771)는 동일한 기판 또는 상이한 기판 상에 있을 수 있다. 실시예에서, 예를 들어 1:2 방향 3차원 마이크로구조체 스플리터(1611) 및 2:1 방향 3차원 마이크로구조체 합성기(1771)는 자신의 부분에 대해, 서로에 대해, 하나 이상의 신호 프로세서에 대해 그리고/또는 하나 이상의 다른 n-방향 3차원 마이크로구조체에 대해 기계적으로 해제 가능하도록 구성될 수 있다.
실시예에 따르면, 합성기/분할기 네트워크의 하나 이상의 부분은 자신과, 다른 합성기/분할기 네트워크의 다른 부분과 그리고/또는 장치의 하나 이상의 전자 디바이스와 상호 배치될 수 있다. 실시예에서, 예를 들어 1:32 방향 3차원 마이크로구조 전력 스플리터 네트워크 및 32:1 방향 3차원 마이크로구조 전력 합성기 네트워크가 서로 접속되어 장치를 형성하는 경우에, 1:4 방향 3차원 마이크로구조체 스플리터(1621)의 부분은 4:1 방향 3차원 마이크로구조체 합성기(1762)의 부분과 상호 얽힐 수 있다.
실시예에 따르면, 합성기/분할기 네트워크의 하나 이상의 부분은 수직으로 및/또는 수평으로 상호 배치될 수 있다. 실시예에서, 예를 들어 1:2 방향 3차원 마이크로구조체 스플리터(1621)가 2:1 방향 3차원 마이크로구조체 합성기(1771)와 동일한 수직 단 상에 위치되면, 1:2 방향 3차원 마이크로구조체 스플리터(1621)의 하나 이상의 부분은 2:1 방향 3차원 마이크로구조체 합성기(1771)의 하나 이상의 부분과 수평으로 상호 배치될 수 있다.
실시예에 따르면, 도 16 내지 도 17에 도시되어 있는 신호 프로세싱 장치는 하나 이상의 스플리터 및/또는 합성기 네트워크, 하나 이상의 임피던스 정합 구조체, 하나 이상의 위상 조정기 등과 같은 실시예에 따른 임의의 다른 특징을 포함할 수 있다. 실시예에 따르면, 하나 이상의 합성기/분할기 네트워크의 하나 이상의 부분은 임의의 아키텍처를 포함할 수 있다. 실시예에서, 하나 이상의 합성기/분할기 네트워크의 하나 이상의 부분은 다층 아키텍처 및/또는 평면형 아키텍처 등을 포함할 수 있다. 실시예에서, 예를 들어 다층 아키텍처는 장치의 상이한 수직 단 및/또는 층 상에 배치된 하나 이상의 장치 구성 요소를 갖는 아키텍처를 포함할 수 있다. 실시예에서, 평면형 아키텍처는 장치의 동일한 수직 단 상에 배치된 모든 장치 구성 요소를 갖는 아키텍처를 포함할 수 있다.
도 18a 내지 도 18b를 참조하면, 장치의 H 트리 아키텍처 및/또는 X 트리 아키텍처가 실시예의 일 양태에 따라 도시되어 있다. 실시예에 따르면, H 트리 아키텍처는 3개 이상의 n-방향 3차원 마이크로구조체 합성기/분할기를 포함할 수 있다. 실시예에서, 예를 들어 H 트리 아키텍처는 3개 이상의 n-방향 3차원 동축 마이크로구조체 합성기/분할기를 포함할 수 있다. 실시예에서, 아키텍처는 1차원 및/또는 2차원 배열로 반복될 수 있어, 예를 들어 디바이스들 사이의 최소 추가된 라우팅 길이와 합성되도록 증폭기 다이와 같은 신호 프로세서의 비교적 밀접한 패킹 밀도를 제공할 수 있다.
도 18a의 실시예의 일 양태에 도시되어 있는 바와 같이, 1:2 방향 3차원 마이크로구조체 스플리터(1821)는 전자기 신호(1810)를 2개의 분할된 전자기 신호로 분할하도록 구성될 수 있다. 실시예에서, 1:2 방향 3차원 마이크로구조체 스플리터(1823, 1822)는 수신된 분할된 전자기 신호를 2개 이상의 분할된 전자기 신호로 분할하고, 4개의 분할된 전자기 신호를 제공하도록 구성될 수 있다. 실시예에서, 4개의 분할된 전자기 신호는 신호 프로세서(1801, 1802, 1803 및/또는 1804)의 입력에 각각 접속 가능할 수 있다. 실시예에서, 전자기 신호(1810)는 제1 전자기 신호 및/또는 분할된 전자기 신호일 수 있다.
실시예에 따르면, 1:2 방향 3차원 마이크로구조체 스플리터(1821, 1822 및/또는 1823)는 임의의 디바이스에, 예를 들어 다른 1:2 방향 3차원 마이크로구조체 스플리터에 접속될 수 있다. 실시예에서, 예를 들어 1:2 방향 3차원 마이크로구조체 스플리터(1822, 1823)가 다른 1:2 방향 3차원 마이크로구조체 스플리터에 접속되는 경우에, 각각의 다른 1:2 방향 3차원 마이크로구조체 스플리터는 H 트리 구성에서 다른 디바이스 및/또는 신호 프로세서에 접속될 수 있다. 실시예에서, 1:2 방향 3차원 마이크로구조체 스플리터(1821)는 임의의 디바이스, 예를 들어 n-방향 3차원 마이크로구조체 및/또는 동축 커넥터 및/또는 도파관 포트와 같은 커넥터에 접속될 수 있다. 실시예에서, H 트리 아키텍처는 합성기 네트워크 및/또는 분할기 네트워크에 이용될 수 있어, 예를 들어 전자기 신호를 합성하고 그리고/또는 분할할 수 있다.
실시예에 따르면, X 트리 아키텍처는 하나 이상의 n-방향 3차원 마이크로구조체 합성기/분할기를 포함할 수 있다. 실시예에서, 예를 들어 X 트리 아키텍처는 n-방향 3차원 동축 마이크로구조체 합성기/분할기를 포함할 수 있다. 도 18b의 실시예의 일 양태에 도시되어 있는 바와 같이, 4:1 방향 3차원 마이크로구조체 합성기(1830)는 4개의 전자기 신호를 하나의 전자기 신호(2240)로 합성하도록 구성될 수 있다. 실시예에서, 4개의 전자기 신호는 신호 프로세서(1801, 1802, 1803 및/또는 1804)의 출력에 각각 접속 가능할 수 있다.
실시예에 따르면, 4:1 방향 3차원 마이크로구조체 합성기(1830)는 임의의 디바이스에, 예를 들어 하나 이상의 다른 디바이스 및/또는 신호 프로세서에 접속될 수 있는 하나 이상의 다른 4:1 방향 3차원 마이크로구조체 합성기에 접속될 수 있다. 실시예에서, 4:1 방향 3차원 마이크로구조체 합성기(1830)는 BNC 커넥터와 같은 커넥터에 접속될 수 있다. 실시예에서, X 트리 아키텍처는 예를 들어 전자기 신호를 합성하고 그리고/또는 분할하는 데 사용된 합성기 네트워크 및/또는 분할기 네트워크에 이용될 수 있다.
실시예에 따르면, 도 18에 도시되어 있는 신호 프로세싱 장치는 하나 이상의 스플리터 및/또는 합성기 네트워크, 하나 이상의 임피던스 정합 구조체, 하나 이상의 위상 조정기 등과 같은 실시예에 따른 임의의 특징을 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 하나 이상의 단형 및/또는 캐스케이딩부를 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스 등에 대해 상이한 기판 상에 하나 이상의 부분을 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 자신과, 다른 합성기/분할기 네트워크의 부분과 및/또는 장치의 하나 이상의 전자 디바이스와 상호 배치된 하나 이상의 부분을 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 기계적으로 해제 가능한 모듈로서 구성된 하나 이상의 부분을 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 임의의 아키텍처를 포함할 수 있다.
도 19를 참조하면, 캐스케이딩형, 단형 및/또는 모듈형 구성을 포함하는 장치가 실시예의 일 양태에 따라 도시되어 있다. 실시예에 따르면, 1:2 방향 3차원 마이크로구조체 스플리터(1942)는 전자기 신호를 2개의 분할된 전자기 신호를 분할하도록 구성될 수 있다. 실시예에서, 1:4 방향 3차원 마이크로구조체 스플리터(1950, 1970)는 수신된 분할된 전자기 신호를 4개의 더 분할된 전자기 신호로 분할하고 그리고/또는 분할된 전자기 신호를 각각의 4:1 방향 3차원 마이크로구조체 스플리터(1952, 1954, 1956, 1958, 1972, 1974, 1976 및/또는 1978)에 제공하도록 구성될 수 있다. 실시예에서, 분할된 전자기 신호는 신호 프로세서(1901 내지 1931)의 입력에 각각 접속 가능할 수 있다.
실시예에 따르면, 32개의 프로세싱된 전자기 신호는 신호 프로세서(1901 내지 1931)의 출력에 각각 접속 가능할 수 있다. 실시예에서, 32개의 프로세싱된 전자기 신호는 8개의 프로세싱된 전자기 신호로 합성될 수 있어, 예를 들어 4:1 방향 3차원 마이크로구조체 합성기(1962, 1964, 1966, 1968, 1982, 1986 및/또는 1988)를 각각 이용함으로써 16개의 프로세싱된 신호를 8개의 프로세싱된 신호로 합성한다. 실시예에서, 8개의 프로세싱된 전자기 신호는 2개의 프로세싱된 전자기 신호로 합성될 수 있어, 예를 들어 2:1 방향 3차원 마이크로구조체 합성기(1960, 1980)를 이용함으로써 4개의 프로세싱된 신호를 2개의 프로세싱된 신호로 합성한다. 실시예에서, 2개의 프로세싱된 전자기 신호는 하나의 프로세싱된 전자기 신호로 합성될 수 있어, 예를 들어 2:1 방향 3차원 마이크로구조체 합성기(1944)를 이용함으로써 2개의 프로세싱된 신호를 하나의 프로세싱된 신호로 합성한다.
실시예에 따르면, 도 19에 도시되어 있는 신호 프로세싱 장치는 하나 이상의 스플리터 및/또는 합성기 네트워크, 하나 이상의 임피던스 정합 구조체, 하나 이상의 위상 조정기 등과 같은 실시예에 따른 임의의 특징을 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 하나 이상의 단형 및/또는 캐스케이딩부를 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 하나 이상의 n-방향 3차원 마이크로구조체, 3차원 마이크로구조체 합성기/분할기 네트워크, 전자 디바이스 등에 대해 상이한 기판 상에 하나 이상의 부분을 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 자신과, 다른 합성기/분할기 네트워크의 부분과 및/또는 장치의 하나 이상의 전자 디바이스와 상호 배치된 하나 이상의 부분을 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 기계적으로 해제 가능한 모듈로서 구성된 하나 이상의 부분을 포함할 수 있다. 실시예에서, 신호 프로세싱 장치는 임의의 아키텍처를 포함할 수 있다.
도 20을 참조하면, 모듈형 구성을 포함하고 하나 이상의 안테나를 갖는 장치가 실시예의 일 양태에 따라 도시되어 있다. 실시예에 따르면, 하나 이상의 팔레트가 적층될 수 있는 데, 예를 들어 팔레트는 단(2001 내지 2005)으로 적층된다. 실시예에서, 각각의 팔레트는 하나 이상의 입력 및/또는 출력 구조체를 포함할 수 있다. 도 20의 실시예의 일 양태에 도시되어 있는 바와 같이, 팔레트(2005)용 입력 및/또는 출력 구조체(2045)는 3차원 동축 마이크로구조체 스플리터 및/또는 합성기(2030) 내로 이어지는 e-프로브를 포함할 수 있다. 실시예에서, 예를 들어, 3차원 동축 마이크로구조체(2030)는 e-프로브(2045)가 입력 구조체로서 이용될 때 스플리터로서 이용될 수 있다. 실시예에서, 예를 들어, 3차원 동축 마이크로구조체(2030)는 e-프로브(2045)가 출력 구조체로서 이용될 때 합성기로서 이용될 수 있다.
실시예에 따르면, 3차원 동축 마이크로구조체(2030)는 임의의 구성을 이용하여, 예를 들어 1:4 윌킨슨 및/또는 지셀 분할기 구성을 이용하여 4개의 레그(2031 내지 2034)로 분기될 수 있다. 실시예에서, 증폭기 다이(2021 내지 2024)와 같은 신호 프로세서는 전이 구조체를 이용함으로써 하나 이상의 3차원 동축 마이크로구조체에 접속될 수 있다. 실시예에서, 레그(2011 내지 2014)는 e-프로브(2045)에 대해 유사한 구성을 이용함으로써 대향 측면 상의 e-프로브와 같은 출력 구조체에 조합될 수 있다. 실시예에서, 구성은 각각의 팔레트 내에서 동일하고 그리고/또는 상이할 수 있다.
실시예에 따르면, 팔레트(2001 내지 2005)는 도 21의 실시예의 일 양태에 도시되어 있는 바와 같이, 도파관 입력 및/또는 출력을 제공하도록 적층될 수 있다. 실시예에서, 예를 들어 하나 이상의 신호 프로세서에 바이어스, 전력, 다른 I/O 및/또는 제어를 제공할 수 있는 상호 접속 구조체(2160)와 같은 상호 접속 구조체가 제공될 수 있다. 실시예에서, 상호 접속부는 개별적으로 그리고/또는 하나 이상의 팔레트를 형성하는 부분으로서 형성될 수 있다.
실시예에 따르면, 적층 층(2001 내지 2005)은 도파관 구조체를 형성할 수 있다. 실시예에서, e-프로브는 도 20 내지 도 21의 실시예의 일 양태에 도시되어 있는 바와 같이, 3차원 동축 마이크로구조체에 평행하고 동축 마이크로구조체에 평행한 도파관 내에서 방사할 수 있다. 실시예에서, 팔레트는 2개 이상의 도파관으로부터 전력 및/또는 신호를 커플링하기 위해 3차원 동축 마이크로구조체에 수직으로 방사하는 e-프로브를 포함할 수 있다.
실시예에 따르면, 도파관은 모노리식으로 그리고/또는 개별적으로 형성될 수 있다. 실시예에서, 도파관은 예를 들어 팔레트(2005)와 같은 하나 이상의 팔레트 위에 그리고/또는 주위에 배치될 수 있다. 실시예에서, 프로세스 및/또는 구조체는 자유 공간 전파를 위해, 오버몰딩된 도파관 내로의 전력 합성을 위해 그리고/또는 의사 광학 및/또는 렌즈 기반 전력 합성 기술을 위해 공간 전력 합성기 구조체 내에서 활용될 수 있다.
도 21을 참조하면, 모듈형 구성을 포함하고 하나 이상의 안테나를 갖는 장치가 실시예의 일 양태에 따라 도시되어 있다. 도 2의 실시예의 일 양태에 도시되어 있는 바와 같이, 예를 들어 장치를 캡핑할 수 있는 부분(2110 내지 2130)을 포함하는 캡핑 구조체가 제공될 수 있다. 실시예에서, 캡핑부(2110, 2130)는 팔레트(2001 내지 2005)를 포함하는 도파관 조립체를 완성하기 위해 팔레트(2005) 위에 배치될 수 있다. 실시예에서, 캡핑부(2130)는 신호 프로세서 및/또는 임의의 다른 디바이스 및/또는 구조체를 커버할 수 있다. 실시예에서, 완성된 조립체는 작은 폼팩터의 동축 및 도파관 모드의 혼합체로 조합되도록 증폭기 다이와 같은 신호 프로세서를 제공할 수 있다. 실시예에서, 도파관 입력 및/또는 출력은 캡핑부(2110, 2130)와 함께 조립의 프로세스에서 형성될 수 있다. 실시예에서, 캡핑부는 개별 성형 작업에서 개별적으로 형성되고 이어서 하나 이상의 팔레트와 조합될 수 있다.
도 22를 참조하면, 저항 및/또는 저항 소켓이 실시예의 일 양태에 따라 도시되어 있다. 실시예에서, 도 22에 도시되어 있는 저항 구성은 예를 들어 도 6에 도시되어 있는 바와 같이 하나 이상의 n-방향 3차원 마이크로구조체 및/또는 윌킨슨 합성기/분할기와 같은 임의의 다른 1:4 방향 합성기/분할기 네트워크에 이용될 수 있다. 도 22a의 실시예의 일 양태에 도시되어 있는 바와 같이, 4-방향 저항은 예를 들어 TaN과 같은 저항 필름(595)을 포함할 수 있다. 실시예에서, 4개의 본드 패드(591 내지 594)가 확산 배리어를 제공할 수 있고 그리고/또는 Ni/Au와 같은 귀금속으로 형성될 수 있다. 실시예에서, 열 접촉 패드(2201 내지 2204)는 예를 들어 에지에 제공될 수 있다.
실시예에 따르면, 필름은 예를 들어 합성 다이아몬드, AlN, BeO 또는 SiC와 같은 높은 열전도도 기판일 수 있는 기판 상에 배치될 수 있다. 실시예에서, 비교적 작은 크기가 제공될 수 있고 그리고/또는 최대 전력이 저항에 방산될 수 있다. 실시예에서, 비교적 낮은 전력 저항이 다른 적합한 기판 상에 배치될 수 있고 그리고/또는 낮은 유전 상수 및/또는 낮은 손실 팩터를 갖는 것에 기초하여 선택될 수 있다. 실시예에서, 예를 들어, 석영 및/또는 SiO2 매트가 이용될 수 있다. 실시예에서, 저항 재료는 확산된 저항을 갖는 반도체를 포함할 수 있다. 실시예에서, 패시베이팅 필름이 예를 들어 SiO2 또는 Si3N4와 같은 저항 필름 상에 배치될 수 있다. 실시예에서, 기판은 원하지 않는 임의의 모드 및 스탠딩 웨이브(standing wave)에 대하여 얇게 될 수 있다. 실시예에서, 기판은 기판 내의 원하지 않는 공진 및/또는 모드를 최소화하기 위해 이면 상에 구조체 및/또는 저항 코팅을 가질 수도 있다. 실시예에서, 이용된 저항값은 Agilent의 ADS 또는 Ansoft Designer와 같은 소프트웨어로부터 유도될 수 있다.
도 22b를 참조하면, 동축 4-방향 윌킨슨 합성기를 위한 저항 실장 영역이 실시예에 따라 도시되어 있다. 실시예에서, 제1 동축 마이크로구조체는 제2 마이크로구조 요소를 통해 이동할 수 있다. 실시예에서, 예를 들어, 제1 마이크로구조 요소는 개구를 통한 평면 내에서 그 수직 경로로부터 상향으로 이동할 수 있다. 실시예에서, 제1 마이크로구조 요소(2221 내지 2224)는 아래의 4개의 평면내 제1 마이크로구조 요소(2221 내지 2224) 위에 배치된 접지 평면(2220) 상으로 돌출할 수 있다. 실시예에서, 열 본드 패드(2211 내지 2214)가 또한 제공될 수 있다. 실시예에서, 예를 들어 도 22a에 도시되어 있는 저항 상의 열 접촉 패드는, 도 22b에 도시되어 있는 바와 같이, 저항 재료를 단락하지 않고 플립-칩 실장에 의해 융기된 저항 포트 및/또는 소켓에 접합될 수도 있고 그리고/또는 저항과 소켓 사이의 기생 용량성 커플링을 최소화하고 그리고/또는 제어하기 위해 소정 거리에서 접지 평면(2220)으로부터 이격하여 제공될 수 있다. 실시예에서, 거리는 저항 재료에 의존할 수 있고 그리고/또는 대략 5 내지 50 미크론일 수 있다. 실시예에서, 적합한 구조체는 제조 프로세스에서 성장될 수 있고 그리고/또는 도 22b에 도시되어 있는 구조체는 패터닝된 저항을 포함하는 기판 상에서 성장될 수 있다.
도 22c의 실시예의 일 양태에 도시되어 있는 바와 같이, 저항(690)은 플립-칩 모드에서 실장될 수 있다. 도 22d에 도시되어 있는 바와 같이, 저항은 실장된다. 실시예에서, 임의의 적합한 프로세스가 예를 들어 전도도 및/또는 열전달을 위한 기술적 요구를 이용하여, 하나 이상의 저항을 부착하도록 이용될 수 있다. 실시예에서, 예를 들어, 땜납, 도전성 에폭시 및/또는 금 열 압축 본딩이 이용될 수 있다. 도 23a 내지 도 23b를 참조하면, n-방향 3차원 동축 합성기/분할기 마이크로구조체가 실시예의 일 양태에 따라 도시되어 있다. 도 23a의 실시예의 일 양태에 도시되어 있는 바와 같이, 4 방향 합성기는 울리히 지셀(Ulrich Gysel)에 의한 평면형 전기 디자인 후에 성형되고 그리고/또는 4-방향 경로를 위한 3차원 동축 마이크로구조체로서 실현될 수 있다. 실시예에서, 4 방향 합성기/분할기는 Ansoft의 HFSS 및/또는 Ansoft의 Designer 소프트웨어를 이용하여 적응될 수 있다.
실시예에 따르면, 입력 및/또는 출력(2302)은 합성기 및/또는 분할기를 위해 제공될 수 있다. 실시예에서, 레그(2310, 2320, 2330 및/또는 2340)가 제공될 수 있다. 실시예에서, 포트(2318, 2338 및/또는 2348)는 레그(2320)의 제1 마이크로구조체 요소로의 액세스를 제공하는 포트(2328)와 각각 대칭일 수 있다. 실시예에서, 2302는 합성기 또는 분할기를 위한 입력 또는 출력 포트를 표현하고 있다. 2301, 2320, 2330 및 2340은 N개의 분기, 이 경우에 분할기/합성기의 4개의 분기를 표현하고 있다. 2318, 2328, 2338 및 2348은 각각 4개의 분기(2310, 2320, 2330, 2340)의 출력 포트를 표현하고 있다. 이들 분기는 예를 들어 내부 동축 케이블(2316)이 섹션(2310, 2312)에 의해 다른 3개의 내부 동축 케이블에 대한 이들의 대칭 위치에서 단락되기 때문에 포트를 나오기 전에 이들의 말단 단부에서 단락된다. 이들 전술된 세그먼트는 외부 도전체를 위한 접지 평면을 포함하는 이들의 표면 상의 저항 실장 영역 및 도면의 다른 세그먼트에서는 대부분 보이지 않는 분기(2310) 상에 2312에 도시되어 있는 바와 같은 동축 출력을 각각 갖는다. 도 23b는 도 23a의 상하 투명도를 표현하고 있다. 출력 포트는 이제 동축 케이블의 하부 레벨에 포함된 2328, 2318, 2328, 2338에서 가시화되어 있다. 입력 포트(2302)로부터 분기하는 임피던스 최적화된 아암이 2316, 2346, 2326, 2336에 도시되어 있다. 이들 전술된 라인은 단부(2310, 2320, 2330, 2340)에서 동축 라인의 상부층으로 전이한다. 이 전이 후에, 동축 분기는 2312, 2322, 2332, 2342에서 저항 실장 영역에 접속한다. 저임피던스 라인 세그먼트(2316, 2326, 2336, 2346)는 2302에서 입력/출력 위에 위치된 점에서 함께 속박된다.
실시예에 따르면, 지셀 구성은 디바이스의 비교적 민감한 전기 중심에 저항(t)을 포함하지 않을 수도 있다. 실시예에서, 표준 2-포트 저항이 각각의 레그에 이용될 수 있다. 실시예에서, 디자인은 저항 배치 및/또는 공차 편차에 기인하여 디튜닝(detuning)에 덜 민감할 수 있다. 실시예에서, 저항의 열 밀도는 예를 들어 N-방향 윌킨슨(N>2)에 비교하여 이것이 다수의 구성 요소로 분할되기 때문에 최소화될 수 있다. 실시예에서, 디자인은 동축 케이블의 외부 도전체 내의 열 접지로의 직접 경로를 제공할 수 있다. 실시예에서, 라우팅 손실이 몇몇 구성에 대해 최소화될 수 있다.
실시예에 따르면, 관련 지셀 디자인의 대역폭은 필요에 따라 더 많은 1/4파 스테이지를 추가함으로써 윌킨슨이 예를 들어 도 6의 실시예의 일 양태에 도시되어 있는 바와 같을 수 있는 정도로 팽창되지 않을 수 있다. 실시예에서, 관련된 지셀 디자인은 요구된 1/2파 세그먼트에 의해 제한될 수 있다. 실시예에서, 실시예에 따른 지셀 디자인은 지셀 3차원 마이크로구조체의 출력 포트에 단일 세트의 1/4파 변환기를 추가할 수 있고, 대략 80% 대역폭의 정도를 성취하도록 적응될 수 있다. 도 24c의 실시예의 일 양태에 도시되어 있는 바와 같이, 지셀 디자인은 추가된 1/4파 변환기를 갖는 정확한 저항값을 위한 Ansoft Designer 소프트웨어를 이용함으로써 더 추가될 수 있다.
실시예에 따르면, 지셀 디자인은 상황 및/또는 요구에 따라 더 적응될 수 있다. 실시예에서, 예를 들어, 만곡된 및/또는 절첩된 분기는 장치의 물리적 크기를 최소화하도록 이용될 수 있다. 실시예에서, 예를 들어, 레그는 크기를 최소화하도록 절첩되고 그리고/또는 만곡될 수 있다. 실시예에서, 포트는 도 23a 및 도 23b의 실시예의 일 양태에 도시되어 있는 바와 같이 하부층에 배치될 수 있고, 그리고/또는 원하는 바와 같이 위, 아래 및/또는 측방향으로 라우팅될 수 있다.
도 24a 내지 도 24c를 참조하면, 그래프는 n 방향 3차원 마이크로구조체 합성기/분할기의 모델링된 성능을 도시하고 있다. 도 24a를 참조하면, 도 6에 도시되어 있는 4-방향 확장된 대역폭 윌킨슨 합성기/분할기(HFSS에서 모델링된 바와 같이)의 모델링된 성능이 도시되어 있다. 실시예에서, 더 크거나 작은 대역폭이 추가된 각각의 세그먼트를 갖는 약간 증가하는 손실의 페널티에서 추가된 더 많거나 적은 세그먼트에 의해 성취될 수 있다. 도 24b를 참조하면, 도 23a 내지 도 23b에 도시되어 있는 지셀 4-방향 스플리터/합성기의 대역폭이 제시되어 있다. 도 24c를 참조하면, 모든 포트에 1/4파 변환기를 추가하고 종료값이 50 오옴에서 고정되지 않고 조정되는 것을 허용함으로써 실현된 적응된 지셀 합성기/분할기가 도시되어 있다. 실시예에서, 적응은 중심 주파수의 제약의 감소를 갖고 80% 대역폭을 가로질러 수행되었다. 실시예에서, 적응은 Ansoft로부터의 Designer 소프트웨어 및/또는 Agilent로부터 ADS 소프트웨어를 이용하여 수행될 수 있다. 도 24c에 도시되어 있는 바와 같이, 실질적으로 향상된 대역폭 성능이 적응된 지셀 디자인으로 성취될 수 있다.
도 25a 내지 도 25c를 참조하면, n-방향 3차원 동축 합성기/분할기 마이크로구조체가 실시예의 일 양태에 따라 도시되어 있다. 실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(2500)는 포트(2510) 및/또는 레그(2520, 2522, 2524 및/또는 2526)를 포함할 수 있다. 실시예에서, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(2500)는 제2 마이크로구조 요소(2550)로부터 이격될 수 있는 제1 마이크로구조 요소(2512, 2540, 2542, 2544 및/또는 2546)를 포함할 수 있다.
실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(2500)는 합성기로서 및/또는 분할기로서 동작할 수 있다. 도 5a의 실시예의 일 양태에 도시되어 있는 바와 같이, 제1 마이크로구조 요소(2512, 2540, 2542, 2544 및/또는 2546)는 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(2500)를 통한 전기 경로를 형성하도록 접속될 수 있다. 실시예에서, 동작 파장은 1:4 방향 3차원 동축 마이크로구조체(2500)를 통한 전기 경로를 구성하는 것으로 고려될 수 있다. 실시예에서, 예를 들어, 제1 마이크로구조 요소(2540, 2542, 2544 및/또는 2546)의 길이는 동작 파장의 대략 1/4일 수 있다.
실시예에 따르면, n-방향 3차원 동축 합성기/분할기 마이크로구조체는 n개의 레그와 저항 소자 사이에 전기 경로를 포함할 수 있다. 도 5b의 실시예의 일 양태에 도시되어 있는 바와 같이, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(2500)는 레그(2520, 2522, 2524 및/또는 2526)와 저항 소자(2571) 사이에 전기 경로를 포함할 수 있다. 실시예에서, 저항 소자는 저항 모듈의 형태일 수 있다. 실시예에서, 저항 모듈은 임의의 원하는 구성을 포함할 수도 있다. 도 5b의 실시예의 일 양태에 도시되어 있는 바와 같이, 저항 모듈(2571)은 별형 구성을 포함할 수 있다.
실시예에 따르면, 1:4 방향 3차원 동축 합성기/분할기 마이크로구조체(2500)는 예를 들어 베이스 구조체(2590)와 같은 하나 이상의 부가의 마이크로구조 요소를 포함할 수 있다. 실시예에서, 베이스 구조체(2590)는 예를 들어 별형 저항 모듈(2571)과 같은 하나 이상의 저항 소자를 수용할 수 있다. 실시예에서, 베이스 구조체(2590)는 제1 마이크로구조 요소(2540, 2542, 2544 및/또는 2546)에 저항 모듈(2571)을 접속하는 전기 경로를 수용하는 하나 이상의 캐비티를 포함할 수 있다. 실시예에서, 베이스 구조체(2590)는 1:4 방향 3차원 동축 커넥터/분할기 마이크로구조체(2500)의 전기 및/또는 기계 절연, 기계적 해제 가능 모듈성을 더 최대화할 수 있다.
도 5c 내지 도 5d를 참조하면, 1:4 방향 3차원 동축 마이크로구조체(2500)가 실시예의 다른 양태에 따라 도시되어 있다. 실시예에서, 베이스 구조체(2590)는 하나 이상의 부가의 마이크로구조 요소를 노출하도록 제거될 수 있다. 실시예에서, 마이크로구조 아암(2595, 2594, 2596 및/또는 2598)은 제1 아암 마이크로구조 요소 및/또는 제2 아암 마이크로구조 요소를 포함할 수 있다. 실시예에서, 제1 아암 마이크로구조 요소는 제2 아암 마이크로구조 요소 내부에 배치될 수 있고, 그리고/또는 제2 아암 마이크로구조 요소로부터 이격될 수 있다.
실시예에 따르면, 제1 아암 마이크로구조 요소는 n-방향 3차원 동축 마이크로구조체의 제1 마이크로구조 요소와 저항 소자 사이의 전기 경로를 형성할 수 있다. 도 5d의 실시예의 일 양태에 도시되어 있는 바와 같이, 마이크로구조 아암(2595)은 일 단부에서 제1 마이크로구조 요소(2540)에, 다른 단부에서 저항 모듈(2571)의 저항 재료(2573)에 접속된 제1 아암 마이크로구조 요소를 포함할 수 있다. 실시예에서, 동작 파장은 1:4 방향 3차원 동축 마이크로구조체(2500)를 통한 전기 경로를 구성하도록 고려될 수 있다. 실시예에서, 예를 들어 동작 파장은 저항 소자와 하나 이상의 제1 마이크로구조 요소 사이에 전기 경로를 구성하도록 고려될 수 있다. 실시예에서, 예를 들어, 아암(2595, 2594, 2596 및/또는 2598)의 제1 아암 마이크로구조 요소의 길이는 동작 파장의 대략 1/2일 수 있다.
실시예에 따르면, 위상 조정기를 위한 임의의 구성이 이용될 수 있다. 도 26을 참조하면, 위상 조정기가 실시예에 따라 도시되어 있다. 실시예에서, 조정 가능한 위상 보상기는 예를 들어 융합된 실리카(SiO2), Al2O3 및/또는 AlN 상에서 유전 및/또는 고-비저항 기판(2710)에 마이크로스트립 모드를 사용하여 접근한다. 실시예에서, Cr/Au 또는 Cr/Ni/Au와 같은 와이어본드 가능한 금속이 기판(2710)의 표면 상에 침착되고 그리고/또는 패터닝될 수 있다. 실시예에서, 기판(2710)은 그에 와이어본딩되고 그리고/또는 회로에 이를 인터페이스하도록 이용될 수 있는, 예를 들어 입력 및 출력 포트(2723, 2724)와 같은 하나 이상의 포트를 포함할 수 있다.
실시예에 따르면, 하나 이상의 세그먼트(2721, 2722, 2726, 2725) 등은 예를 들어, 와이어본드(2631, 2632, 2633, 2634, 2635 및/또는 2636)와 같은 일련의 와이어본드를 사용하여 상이한 회로 경로 길이일 수 있고 점퍼될 수 있다. 실시예에서, 다양한 개별 전기 경로 길이의 더 많거나 적은 박막 세그먼트를 브리징하는 것은 결정된 위상 지연을 제공하도록 성취될 수 있다. 실시예에서, 단일 기판은 예를 들어 전력 증폭기와 같은 전자 디바이스 전에 삽입될 수 있어, 동일한 회로 내의 다른 전력 증폭기에 관련하여 그 위상을 보정할 수 있다. 실시예에서, 위상 조정기는 증폭기 직전에 및/또는 증폭기를 공급하는 임피던스 변환기 전에 입력측에 제공될 수 있다. 실시예에서, 이는 요구된 바와 같이 그리고/또는 원하는 바와 같이 임의의 추가의 적응을 구비할 수 있다.
도 26a 내지 도 26d를 참조하면, 전력 합성 아키텍처가 실시예에 따라 도시되어 있다. 도 26a의 실시예의 일 양태에 도시되어 있는 바와 같이, 32칩 전력 합성 증폭기(2600)는 다수의 수직층을 포함하고 그리고/또는 예를 들어 3개의 더 적층된 레벨로 모듈화된 인터위빙된 3차원 입력 및/또는 출력 합성기를 포함할 수 있다. 실시예에서, 32개의 칩(예를 들어, 도 26b에 도시되어 있는 2612)은 4-방향 X 트리 아키텍처[예를 들어, 도 26c에 도시되어 있는 네트워크(2620)]를 이용하여 조합될 수 있다. 실시예에서, 4개의 4방향 합성기가 대직경 4-방향 합성기(예를 들어, 도 26d에 도시되어 있는 2630)를 사용하여 합성될 수 있다.
도 26b를 참조하면, 최하층 및/또는 모듈(2610)(예를 들어, 최하부 수직 단)의 요소는 예를 들어 AlN, SiC, BeO, Al2O3 등을 포함하는 기판 상에 배치될 수 있다. 실시예에서, 기판은 단일 프로세서를 포함할 수 있다. 실시예의 일 양태에 도시되어 있는 바와 같이, GaN 또는 GaAs 또는 InP 칩(2612)과 같은 전력 증폭기 다이는 2차원 어레이로 제공될 수 있다. 실시예에서, 칩(2612)은 인터페이스 구조체(2614)를 사용하여 모듈형 구성으로 하나 이상의 3차원 동축 마이크로구조체 합성기에 인터페이스될 수 있다. 실시예에서, 인터페이스 구조체는 예를 들어 도 26c에 도시되어 있는 합성기 네트워크(2620)와 같은 층(2610) 상에 및/또는 옆에 접속될 수 있는 하나 이상의 합성기에 영구적인 및/또는 일시적인 상호 접속을 제공할 수 있다. 실시예에서, 인터페이스 구조체는 전이 구조체를 포함할 수 있다. 실시예에서, 전이 구조체(2614)는 기판 상에 배치되고 그리고/또는 층(2610)의 기판의 부분으로서 형성될 수 있다. 실시예에서, 전이 구조체(2614)는 상부면 상에 동축 인터페이스 및/또는 인터페이스될 칩 상의 각각의 포트에서 동축-CPW 및/또는 마이크로스트립 전이부를 제공할 수 있다.
실시예에 따르면, 실시예에 따른 프로세스 및/또는 구조체가 이용될 수 있다. 실시예에서, 예를 들어 점퍼 및/또는 위상 보상 점퍼가 CPW 모드를 위한 마이크로스트립을 포함할 수 있는 칩(2612)에 전이를 제공하도록 이용될 수 있다. 실시예에서, 점퍼 및/또는 전이부는 수십 및/또는 그 이상의 대역폭을 제공하도록 적응될 수 있고, 그리고/또는 대략 1 dB의 1/10 미만의 인터페이스 손실을 제공할 수 있다. 실시예에서, 구조체는 칩과 인터페이스하기 위해 GSG 프로브와 유사한 구조체로의 테이퍼를 포함할 수 있다. 실시예에서, 칩은 이들을 동축 케이블 어댑터/커넥터(2614)에 직접적으로 또는 간접적으로 접속하기 위해 와이어본딩될 수 있다. 실시예에서, 2614와 같은 요소는 선택적으로 네트워크(2620)의 부분으로서 포함될 수 있고 그리고/또는 네트워크(2620)가 칩 상에 그리고/또는 주위에 배치된 후에 인터페이스하게 된다. 실시예에서 하나 이상의 추가의 특징 및/또는 기능이 예를 들어 도 1에서 설명된 바와 같이 실시예에 따라 칩 및/또는 인터페이스(2614) 사이에 제공될 수 있어, MMIC 위상 시프터, 와이어본드 점퍼된 위상 시프터, 슬라이딩 동축 위상 시프터 등과 같은 위상 보상기를 포함한다.
실시예에 따르면, 임피던스 변환기는 칩과 고레벨 합성기로의 인터페이스 사이에 위치될 수 있어, 온-칩 임피던스 변환기에서 겪게 되는 반도체 기판의 유전 및 저항 손실을 최소화함으로써, 감소된 손실 및/또는 더 큰 대역폭을 갖는 칩 및/또는 신호 프로세서를 제공하고, 이 변환기는 칩 상에서 50 오옴에서 낮은 및/또는 복잡한 임피던스를 실제 임피던스로 변환할 수 있다. 실시예에서, 임피던스 변환기는 중앙 도전체와 외부 도전체 사이의 변화하는 간극, 유한 거리에 걸쳐 동축 케이블 내의 중앙 도전체의 직경 및/또는 하나 이상의 개결 단계에 기초하여 동축 임피던스 변환기를 포함할 수 있다.
실시예에 따르면, 임피던스 변환기는 벌룬 변환기의 형태를 취할 수 있고, 그리고/또는 신호 프로세서(2610) 내의 손실을 감소시키기 위해 필요에 따라 동축 케이블 내의 예를 들어 대략 50 오옴과 같은 대략 30 내지 70 오옴에서의 실제 임피던스로부터 더 낮은 및/또는 더 높은 실제 임피던스로 변환하는 것이 가능한 다른 전기적 형태를 취할 수 있다. 실시예에서, 광대역 스트링 증폭기, 진행파 및/또는 GaN 또는 GaAs 내의 다른 증폭기 다이 MMIC는 칩 상에 해적 임피던스 변환기를 갖고 낮은 거의 실제 임피던스를 제공한다. 실시예에서, 이들 다이를 12.5 오옴으로 방치하는 것은 칩 상의 손실을 감소시킬 수 있고, 동축 기반 변환기가 시스템 내의 감소된 총 손실에서 50 오옴으로 변환을 완료하도록 이용될 수 있다.
실시예에 따르면, 기판을 갖는 층(2610) 상의 구조체는 예를 들어 박막 또는 두꺼운 필름 마이크로전자기기를 사용하여 구성되는 바와 같이, 캐패시터, 저항, 바이어스 제어기, 피드 네트워크, 실장 패드 또는 소켓, 땜납 패드 등을 포함할 수 있다. 실시예에서, 도 26b에 제시되어 있는 요소는 예를 들어 MIC, MMIC, CMOS 및/또는 SiGe 다이와 같은 모노리식 반도체 회로 내 또는 상에 배치될 수 있다. 실시예에서, 증폭기(2612)는 반도체 디바이스 내에 포함될 수 있다. 실시예에서, 인터페이스(2614)와 같은 더 높은 레벨 회로에 인터페이스하기 위한 요소가 PolyStrata
Figure 112018040203530-pat00003
를 사용하여 하나 이상의 층 내에서 반도체 웨이퍼 상에 형성될 수 있다. 실시예에서, 인터페이스(2614)는 층(26C 및/또는 26D)에 도포될 필요가 없을 수도 있지만, 정렬, 재가공, 시험 및/또는 모듈형 구성을 보조할 수 있다.
도 26c를 참조하면, 인터위빙된 입력 및 출력 합성기 네트워크가 도시되어 있다. 손실을 최소화하기 위해, 라인 길이, 1차원 및/또는 2차원 피치의 칩에 대한 현저한 추가 없이 칩 사이에 배치될 수 있는 것보다 큰 동축 케이블 직경을 갖고, 및/또는 신호 프로세서가 합성되는 것이 이상적이다. 실시예에 따르면, 3차원 마이크로구조체는 이들의 대역폭을 증가하기 위해 추가된 하나 또는 다수의 1/4파 세그먼트를 갖는 평면 내 및 평면 외에 캐스케이딩형 합성기를 포함하는, 본 명세서에 개략 설명된 임의의 합성기/분할기 접근법을 활용하도록 이용될 수 있다. 실시예에서, 캐스케이딩형 1:2 또는 1:N 합성기는 원하는 레이아웃에 기초하여 선택될 수 있다. 실시예에서, 네트워크(2620)는 내부 1:2 합성기와 조합된 2개의 1:2 합성기를 갖는 입력 합성기 네트워크(2627)를 포함할 수 있다. 실시예에서, 합성기는 도시되어 있는 용례를 위한 충분한 대역폭을 제공할 수 있는 1단 윌킨슨일 수 있다. 실시예에서, 저항 실장 영역이 포함될 수 있다. 실시예에서, 출력 합성기 네트워크는 1:4 1단 윌킨슨을 포함할 수 있고, 기판(2612) 내의 칩은 서로 대면하는 칩의 출력 포트를 갖는 전방 좌측으로부터 후방 우측으로 2개의 열로 배열될 수 있다. 실시예에서, 비교적 소형 1:4 윌킨슨 합성기는 4개의 칩을 합성할 수 있고, 8개가 합성의 제1 스테이지에서 사용될 수 있다.
실시예에 따르면, 4방향 합성기(2626)의 출력 포트(2625)는 이 레벨에서 8개의 다른 출력 합성기에 대해 대칭으로 반복된다. 실시예에서, 캐스케이딩형 1:2 윌킨슨을 포함하는 입력 합성기 네트워크는 e-프로브 어댑터와의 동축 커넥터 및/또는 도파관 인터페이스 외부로 또는 이들까지 전이할 수 있는 동축 출력(2622)에서의 출구와 합성기(2624) 내에서 함께 모여질 수 있다. 실시예의 일 양태에 도시되어 있는 바와 같이, 2개의 4방향 윌킨슨 합성기(2630)는 예를 들어 하위 레벨보다 큰 상향 테이퍼링을 사용하여 더 높은 단에 포함될 수 있다.
실시예에 따르면, 25d의 2개의 4방향 합성기는 도 26c에 도시되어 있는 바와 같이 2625(등)에서 8개의 포트에 결합될 수 있다. 실시예에서, 포트는 층들 사이의 땜납 또는 도전성 에폭시의 전달 및/또는 임의의 다른 결합 프로세스에 의해 통합형 동축 마이크로커넥터를 사용하여 접속될 수 있다. 실시예에서, 2개의 4방향 윌킨슨 합성기는 자체로 도 26d의 중앙에서 최종 2방향 윌킨슨 합성기와 조합될 수 있고 포트를 이용하여 출력될 수 있다(예를 들어, 평면에서 우측으로 나옴). 실시예에서, 입력 네트워크에서와 같이, 종료는 동축 커넥터, e-프로브 대 도파관 전이부 및/또는 임의의 다른 적합한 I/O일 수 있다.
실시예에 따르면, 이들과 같은 다수의 시스템은 또한 예를 들어 입력 및 출력 도파관 영역 또는 영역들을 위한 e-프로브 공급부와 이들 상부에 배치된 도파관 합성기 네트워크 내에서 조합될 수 있다. 실시예에서, 합성기층은 상이한 분포를 취할 수 있고, 상이한 합성기를 사용할 수 있고, 그리고/또는 더 많거나 적은 층 내에 배치될 수 있다. 실시예에서, 이들은 예를 들어 도 11에 도시되어 있는 바와 같이, 동시에 또는 개별 동작에서 이들 주위에 형성될 수 있지만 취급, 조립의 용이성, 강인성을 제공할 수 있고 열적 히트 싱크로서 작용할 수 있는 열기계 메시를 사용하여 서로에 대해 기계적으로 정렬하여 유지될 수 있다. 실시예에서, 이는 또한 유전체에 의해 지지된 그 메시 내에 차폐형 또는 비차폐형 DC 또는 RF 신호, 전력 또는 제어 라인을 수용할 수 있다.
실시예에 따르면, 유체 냉각은 기판 아래에 제공될 수 있고 그리고/또는 메시 자체는 유체, 가스 또는 액체를 위한 냉각 채널을 포함할 수 있고, 그리고/또는 히트 파이프, 뿐만 아니라 고체 금속 냉각 구조체를 포함할 수 있다. 실시예에서, 메시의 부분 또는 모두 및 회로의 부분 또는 모두는 냉각 유체 내에 침지될 수 있고 그리고/또는 히트 파이프 기술에 사용된 것과 같은 상 변화 시스템을 포함할 수 있고, 불활성 유체 및/또는 냉매를 이용할 수 있다.
실시예에 따르면, 다수의 영구 및/또는 재가공 가능한 층으로의 분할는 도 12로 복귀함으로써 제공될 수 있어, 기판, 디바이스 및/또는 상호 접속 전이부(1250, 1270, 1260)와, 이어서 1240으로서 2층 동축 케이블 및/또는 도파관 합성기/분할기 네트워크, 이어서 동축 케이블 및/또는 도파관(1230)의 하나, 2개 또는 그 이상의 층에 제3 단 최종 합성기 스테이지를 포함한다. 실시예에서, 최종 입력 및 출력 동축 케이블 커넥터 및/또는 도파관 인터페이스가 제공될 수 있다(예를 들어, 1210 및/또는 1220). 실시예에서, 실시예의 하나 이상의 양태 사이의 상관 관계가 예를 들어 일 예로서 도 11 내지 도 13 및 도 26 사이에 행해질 수 있다.
도 28a 내지 도 28c는 본 발명의 적어도 일 양태에 따른 합성기/분할기 마이크로구조체 네트워크를 이용하는 예시적인 모듈형 N-방향 전력 증폭기(2800)를 도시하고 있다. 도 28a는 예시적인 장치(2800)의 사시도이다. 도 28b는 예시적인 사행형 분할기/합성기 네트워크 구조체를 도시하고 있는 위로부터 본 평면도이다. 도 28c는 개구(2870)를 통과하는 안테나(2800)를 도시하고 있는 장치(2800)의 단부도이다.
도시되어 있는 바와 같이, 이 예시적인 실시예는 신호 입력 및 출력으로서 사용된 장치(2800)의 각각의 단부 상에 도파관 구성(2810, 2830)을 갖는다. 설명의 목적으로, 이 회로는 입력으로서 도파관(2801)을, 출력으로서 도파관(2830)을 갖고 설명될 것이다. 그러나, 당 기술 분야의 숙련자는 회로가 상이한 배향을 갖고 구성될 수 있다는 것을 인식할 수 있을 것이다.
이 예시적인 모듈형 N-방향 전력 증폭기(2800)의 일 레그 다음에, 신호는 도파관(2810)을 통해 분할기/합성기 네트워크 구조체(2850)에 구조체를 입력할 수 있다. 신호는 마이크로구조 요소(2852)를 따라 신호 프로세서(2850)로 통과할 수 있다. 실시예에 따르면, 마이크로구조 요소(2852)는 동축 구조체의 내부 도전체일 수 있다. 실시예에 따르면, 마이크로구조 요소(2851)는 동축 구조체의 외부 도전체일 수 있다. 신호의 프로세싱된 버전은 신호 프로세서(2850)를 나올 수 있고, 마이크로구조 요소(2842)를 따라 분할기/합성기 네트워크 구조체(2840)로 통과할 수 있다. 실시예에 따르면, 마이크로구조 요소(2842)는 동축 구조체의 내부 도전체일 수 있다. 실시예에 따르면, 마이크로구조 요소(2841)는 동축 구조체의 외부 도전체일 수 있다. 실시예에 따르면, 분할기/합성기 네트워크 구조체(2840, 2850)의 다양한 레그는 사행할 수 있다. 실시예에 따르면, 사행부는 분할기/합성기 네트워크 구조체(2840, 2850)의 레그들 사이의 상대 경로 길이를 수정하도록 구성될 수 있다. 실시예에 따르면, 사행부는 물리적 라우팅 고려를 위해 구성될 수 있다. 실시예에 따르면, 경로 길이 편차는 분할기/합성기 네트워크 구조체(2840, 2850)의 다양한 레그들 사이의 위상 불일치를 보상할 수도 있다. 실시예에 따르면, 신호는 안테나(2880)를 이용하여 분할기/합성기 네트워크 구조체(2840)로부터 도파관 구조체(2830) 내로 통과될 수 있다. 팔레트(2800)는 안테나(2800)가 자유 공간 내로, 도파관 등 내로 방사할 수 있게 하도록 구성될 수 있다.
도 29는 본 발명의 실시예의 양태에 따른 바와 같은 일련의 적층된 모듈형 N-방향 전력 증폭기(2901 내지 2905)의 도면이다. 적층된 모듈형 N-방향 전력 증폭기(2901 내지 2905) 중 적어도 하나는 예시적인 모듈형 N-방향 전력 증폭기(2800)와 유사할 수 있다. 실시예에 따르면, 스택(2900)의 일 단부 또는 양 단부는 다수의 팔레트(예를 들어, 2901 내지 2905)가 타겟 주파수 대역에서 단일 모드 도파관을 이용하여 신호를 합성하거나 분할하는 것을 가능하게 하도록 구성된 N-방향 도파관 합성기(2910 및/또는 2930)일 수 있다.
도 30은 예시적인 적층된 n-방향 3차원 동축 합성기/분할기 마이크로구조체가 실시예의 일 양태에 따라 도시되어 있는 도면이다. 이 실시예는 도 6에 도시되어 있는 예시적인 n-방향 3차원 동축 합성기/분할기 마이크로구조체와 유사하다. 반면에 도 6에서, 예시적인 n-방향 3차원 동축 합성기/분할기 마이크로구조체는 수평 평면형 포맷으로 레이아웃되어 있지만, 이 실시예는 수직 포맷으로 적층된다. 몇몇 실시예에 따르면, 도 30의 마이크로구조 요소(3010, 3020, 3030 및/또는 3040)는 도 6의 마이크로구조 요소(611, 612, 613, 614)에 동등하다. 몇몇 실시예에 따르면, 마이크로구조 요소(3001, 3002, 3003, 3004)는 각각의 레그를 위한 변환기 기능 및 저항 소자를 포함할 수 있다. 예를 들어, 마이크로구조 요소(3001)는 레그 요소(620, 621, 622, 624, 623)의 기능을 포함할 수 있다. 예를 들어, 마이크로구조 요소(3002)는 레그 요소(630, 631, 632, 634, 633)의 기능을 포함할 수 있다. 예를 들어, 마이크로구조 요소(3003)는 레그 요소(640, 641, 642, 644, 643)의 기능을 포함할 수 있다. 예를 들어, 마이크로구조 요소(3004)는 레그 요소(650, 651, 652, 654, 653)의 기능을 포함할 수 있다. 몇몇 실시예에 따르면, 신호는 구조체(3001, 3002, 3003 및/또는 3004)의 부분을 통하는 뿐만 아니라 외부 필라의 부분을 통하는 것을 포함하는 다수의 방식으로 구조체(3000)를 사행할 수 있다.

Claims (12)

  1. n-방향 신호 프로세서에 있어서,
    입력 및 복수의 출력 레그가 동작 가능하게 접속되고, 상기 입력에서 수신된 전자기 신호를 상기 출력 레그들 - 상기 출력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비함 - 로 분할하도록 구성되는 적어도 하나의 3차원 동축 마이크로구조체 분할기;
    전자기 신호를 수신하는 입력 및 수정된 형태의 상기 전자기 신호를 공급하는 출력을 각각 구비하는 복수의 신호 프로세서로서, 상기 신호 프로세서 중 각각의 프로세서의 각각의 입력은 상기 3차원 동축 마이크로구조체 분할기의 개별 출력 레그에 동작 가능하게 접속되는 것인, 상기 복수의 신호 프로세서;
    상기 복수의 신호 프로세서 중 각각의 프로세서의 출력에 각각 동작 가능하게 접속되는 복수의 입력 레그를 구비하는 적어도 하나의 3차원 동축 마이크로구조체 합성기로서, 상기 합성기는 상기 입력 레그에서 수신된 상기 전자기 신호를 상기 합성기의 출력에서 합성하도록 구성되고, 상기 입력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비하는 것인, 상기 적어도 하나의 3차원 동축 마이크로구조체 합성기; 및
    공통 도파관
    을 포함하고,
    상기 적어도 하나의 3차원 동축 마이크로구조체 합성기는 복수의 3차원 동축 마이크로구조체 합성기를 포함하고, 각 합성기는 합성기의 출력에 배치된 안테나를 구비하고, 상기 안테나는 상기 공통 도파관 내에 배치되는 것인, n-방향 신호 프로세서.
  2. 제1항에 있어서,
    상기 3차원 동축 마이크로구조체 분할기는 상기 출력 레그 중 적어도 하나의 단부(end)에 배치되는 전계 프로브를 포함하는 것인, n-방향 신호 프로세서.
  3. 제2항에 있어서,
    상기 3차원 동축 마이크로구조체 합성기는 상기 입력 레그 중 적어도 하나의 단부에 배치되는 전계 프로브를 포함하는 것인, n-방향 신호 프로세서.
  4. 제3항에 있어서,
    상기 3차원 동축 마이크로구조체 분할기와 상기 3차원 동축 마이크로구조체 합성기 사이에 배치되는 공통 도파관을 포함하고, 상기 분할기 및 상기 합성기의 상기 전계 프로브는 상기 공통 도파관 내에 배치되는 것인, n-방향 신호 프로세서.
  5. 제1항에 있어서,
    상기 3차원 동축 마이크로구조체 분할기의 한쌍의 상기 출력 레그의 상기 중앙 도전체들 사이에 적어도 하나의 저항이 동작 가능하게 연결되는 것인, n-방향 신호 프로세서.
  6. n-방향 신호 프로세서에 있어서,
    입력 및 복수의 출력 레그가 동작 가능하게 접속되고, 상기 입력에서 수신된 전자기 신호를 상기 출력 레그들 - 상기 출력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비함 - 로 분할하도록 구성되는 적어도 하나의 3차원 동축 마이크로구조체 분할기;
    전자기 신호를 수신하는 입력 및 수정된 형태의 상기 전자기 신호를 공급하는 출력을 각각 구비하는 복수의 신호 프로세서로서, 상기 신호 프로세서 중 각각의 프로세서의 각각의 입력은 상기 3차원 동축 마이크로구조체 분할기의 개별 출력 레그에 동작 가능하게 접속되는 것인, 상기 복수의 신호 프로세서; 및
    상기 복수의 신호 프로세서 중 각각의 프로세서의 출력에 각각 동작 가능하게 접속되는 복수의 입력 레그를 구비하는 적어도 하나의 3차원 동축 마이크로구조체 합성기로서, 상기 합성기는 상기 입력 레그에서 수신된 상기 전자기 신호를 상기 합성기의 출력에서 합성하도록 구성되고, 상기 입력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비하는 것인, 상기 적어도 하나의 3차원 동축 마이크로구조체 합성기
    를 포함하고,
    상기 3차원 동축 마이크로구조체 분할기 중 2개는 서로에 대해 캐스케이딩 구성(cascading configuration)으로 배치되는 것인, n-방향 신호 프로세서.
  7. n-방향 신호 프로세서에 있어서,
    입력 및 복수의 출력 레그가 동작 가능하게 접속되고, 상기 입력에서 수신된 전자기 신호를 상기 출력 레그들 - 상기 출력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비함 - 로 분할하도록 구성되는 적어도 하나의 3차원 동축 마이크로구조체 분할기;
    전자기 신호를 수신하는 입력 및 수정된 형태의 상기 전자기 신호를 공급하는 출력을 각각 구비하는 복수의 신호 프로세서로서, 상기 신호 프로세서 중 각각의 프로세서의 각각의 입력은 상기 3차원 동축 마이크로구조체 분할기의 개별 출력 레그에 동작 가능하게 접속되는 것인, 상기 복수의 신호 프로세서; 및
    상기 복수의 신호 프로세서 중 각각의 프로세서의 출력에 각각 동작 가능하게 접속되는 복수의 입력 레그를 구비하는 적어도 하나의 3차원 동축 마이크로구조체 합성기로서, 상기 합성기는 상기 입력 레그에서 수신된 상기 전자기 신호를 상기 합성기의 출력에서 합성하도록 구성되고, 상기 입력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비하는 것인, 상기 적어도 하나의 3차원 동축 마이크로구조체 합성기
    를 포함하고,
    상기 3차원 동축 마이크로구조체 합성기 중 2개는 서로에 대해 캐스케이딩 구성으로 배치되는 것인, n-방향 신호 프로세서.
  8. n-방향 신호 프로세서에 있어서,
    입력 및 복수의 출력 레그가 동작 가능하게 접속되고, 상기 입력에서 수신된 전자기 신호를 상기 출력 레그들 - 상기 출력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비함 - 로 분할하도록 구성되는 적어도 하나의 3차원 동축 마이크로구조체 분할기;
    전자기 신호를 수신하는 입력 및 수정된 형태의 상기 전자기 신호를 공급하는 출력을 각각 구비하는 복수의 신호 프로세서로서, 상기 신호 프로세서 중 각각의 프로세서의 각각의 입력은 상기 3차원 동축 마이크로구조체 분할기의 개별 출력 레그에 동작 가능하게 접속되는 것인, 상기 복수의 신호 프로세서; 및
    상기 복수의 신호 프로세서 중 각각의 프로세서의 출력에 각각 동작 가능하게 접속되는 복수의 입력 레그를 구비하는 적어도 하나의 3차원 동축 마이크로구조체 합성기로서, 상기 합성기는 상기 입력 레그에서 수신된 상기 전자기 신호를 상기 합성기의 출력에서 합성하도록 구성되고, 상기 입력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비하는 것인, 상기 적어도 하나의 3차원 동축 마이크로구조체 합성기
    를 포함하고,
    상기 3차원 동축 마이크로구조체 분할기 중 2개는 상이한 수직 단(vertical tier) 상에 배치되는 것인, n-방향 신호 프로세서.
  9. n-방향 신호 프로세서에 있어서,
    입력 및 복수의 출력 레그가 동작 가능하게 접속되고, 상기 입력에서 수신된 전자기 신호를 상기 출력 레그들 - 상기 출력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비함 - 로 분할하도록 구성되는 적어도 하나의 3차원 동축 마이크로구조체 분할기;
    전자기 신호를 수신하는 입력 및 수정된 형태의 상기 전자기 신호를 공급하는 출력을 각각 구비하는 복수의 신호 프로세서로서, 상기 신호 프로세서 중 각각의 프로세서의 각각의 입력은 상기 3차원 동축 마이크로구조체 분할기의 개별 출력 레그에 동작 가능하게 접속되는 것인, 상기 복수의 신호 프로세서; 및
    상기 복수의 신호 프로세서 중 각각의 프로세서의 출력에 각각 동작 가능하게 접속되는 복수의 입력 레그를 구비하는 적어도 하나의 3차원 동축 마이크로구조체 합성기로서, 상기 합성기는 상기 입력 레그에서 수신된 상기 전자기 신호를 상기 합성기의 출력에서 합성하도록 구성되고, 상기 입력 레그는 각각 외부 도전체 내부에 배치되고 외부 도전체에 의해 둘러싸이는 중앙 도전체를 구비하는 것인, 상기 적어도 하나의 3차원 동축 마이크로구조체 합성기
    를 포함하고,
    상기 3차원 동축 마이크로구조체 합성기 중 2개는 상이한 수직 단(vertical tier) 상에 배치되는 것인, n-방향 신호 프로세서.
  10. 제1항에 있어서,
    상기 3차원 동축 마이크로구조체 합성기는 상기 복수의 신호 프로세서와 상이한 수직 단 상에 있는 것인, n-방향 신호 프로세서.
  11. 제1항에 있어서,
    상기 3차원 동축 마이크로구조체 분할기 중 적어도 일부 및 상기 3차원 동축 마이크로구조체 합성기 중 적어도 일부는 상호 배치되는 것인, n-방향 신호 프로세서.
  12. 제1항에 있어서,
    상기 3차원 동축 마이크로구조체 분할기 중 적어도 일부 및 상기 3차원 동축 마이크로구조체 합성기 중 적어도 일부는 수평 및 수직으로 상호 배치되는 것인, n-방향 신호 프로세서.
KR1020187011442A 2010-07-02 2011-07-02 3차원 마이크로구조체 KR101902558B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US36113210P 2010-07-02 2010-07-02
US61/361,132 2010-07-02
PCT/US2011/042902 WO2012003506A2 (en) 2010-07-02 2011-07-02 Three-dimensional microstructures

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177028804A Division KR101853599B1 (ko) 2010-07-02 2011-07-02 3차원 마이크로구조체

Publications (2)

Publication Number Publication Date
KR20180043852A KR20180043852A (ko) 2018-04-30
KR101902558B1 true KR101902558B1 (ko) 2018-10-01

Family

ID=45402694

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187011442A KR101902558B1 (ko) 2010-07-02 2011-07-02 3차원 마이크로구조체
KR1020177028804A KR101853599B1 (ko) 2010-07-02 2011-07-02 3차원 마이크로구조체
KR1020137002791A KR101786970B1 (ko) 2010-07-02 2011-07-02 3차원 마이크로구조체

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020177028804A KR101853599B1 (ko) 2010-07-02 2011-07-02 3차원 마이크로구조체
KR1020137002791A KR101786970B1 (ko) 2010-07-02 2011-07-02 3차원 마이크로구조체

Country Status (4)

Country Link
US (6) US8698577B2 (ko)
EP (1) EP2589105B1 (ko)
KR (3) KR101902558B1 (ko)
WO (1) WO2012003506A2 (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101902558B1 (ko) 2010-07-02 2018-10-01 누보트로닉스, 인크. 3차원 마이크로구조체
JP2013004172A (ja) * 2011-06-10 2013-01-07 Tokyo Electron Ltd 高周波電力分配装置およびそれを用いた基板処理装置
US9065163B1 (en) 2011-12-23 2015-06-23 Nuvotronics, Llc High frequency power combiner/divider
EP2912717B1 (en) 2012-10-25 2018-07-18 Telefonaktiebolaget LM Ericsson (publ) Power divider and method of fabricating the same
US8952752B1 (en) 2012-12-12 2015-02-10 Nuvotronics, Llc Smart power combiner
US9306255B1 (en) * 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9923258B2 (en) 2013-05-23 2018-03-20 Nanowave Technologies Inc. Waveguide combiner apparatus and method
WO2015023203A1 (en) * 2013-08-15 2015-02-19 Siemens Research Center Limited Liability Company Assembly for radio-frequency (rf) power coupling and method of using the assembly
US9319007B2 (en) * 2014-01-30 2016-04-19 National Taiwan University Three-dimensional power amplifier architecture
US9984861B2 (en) 2014-04-11 2018-05-29 Micromass Uk Limited Ion entry/exit device
US9565642B2 (en) * 2014-04-11 2017-02-07 Cree, Inc. GaN amplifier for WiFi applications
US9350064B2 (en) * 2014-06-24 2016-05-24 The Boeing Company Power division and recombination network with internal signal adjustment
JP2016012799A (ja) * 2014-06-27 2016-01-21 Tdk株式会社 高周波伝送線路、アンテナ及び電子回路基板
US9711870B2 (en) 2014-08-06 2017-07-18 Waymo Llc Folded radiation slots for short wall waveguide radiation
US9612317B2 (en) * 2014-08-17 2017-04-04 Google Inc. Beam forming network for feeding short wall slotted waveguide arrays
WO2016027387A1 (ja) * 2014-08-18 2016-02-25 日本電気株式会社 電界方向変換構造及び平面アンテナ
US10505253B2 (en) * 2015-03-16 2019-12-10 Mission Microwave Technologies, Llc Systems and methods for multi-probe launch power combining
US9478494B1 (en) 2015-05-12 2016-10-25 Harris Corporation Digital data device interconnects
US9437911B1 (en) 2015-05-21 2016-09-06 Harris Corporation Compliant high speed interconnects
US9595930B2 (en) * 2015-06-05 2017-03-14 Mks Instruments, Inc. Solid state microwave generator and power amplifier
US10033082B1 (en) * 2015-08-05 2018-07-24 Waymo Llc PCB integrated waveguide terminations and load
US20170062714A1 (en) * 2015-08-31 2017-03-02 Intel Corporation Thermally regulated electronic devices, systems, and associated methods
SE540418C2 (en) 2015-09-15 2018-09-11 Cellmax Tech Ab Antenna feeding network comprising at least one holding element
SE539259C2 (en) 2015-09-15 2017-05-30 Cellmax Tech Ab Antenna feeding network
SE539387C2 (en) 2015-09-15 2017-09-12 Cellmax Tech Ab Antenna feeding network
SE539260C2 (en) 2015-09-15 2017-05-30 Cellmax Tech Ab Antenna arrangement using indirect interconnection
US9780429B2 (en) 2015-10-16 2017-10-03 International Business Machines Corporation 3D-microstrip branchline coupler
KR102520393B1 (ko) * 2015-11-11 2023-04-12 삼성전자주식회사 디지털 신호의 분기에 따른 반사 손실을 감소시키는 임피던스 매칭 소자 및 이를 포함하는 테스트 시스템
US10120063B1 (en) * 2015-12-22 2018-11-06 Waymo Llc 2D compact reactive beam forming network for automotive radars
US10003118B2 (en) 2015-12-22 2018-06-19 Qorvo Us, Inc. Spatial coupler and antenna for splitting and combining electromagnetic signals
KR102225751B1 (ko) * 2015-12-28 2021-03-10 한국전자기술연구원 GaN FET를 이용한 펄스드 레이더용 200W급 전력증폭기
SE540514C2 (en) 2016-02-05 2018-09-25 Cellmax Tech Ab Multi radiator antenna comprising means for indicating antenna main lobe direction
SE539769C2 (en) 2016-02-05 2017-11-21 Cellmax Tech Ab Antenna feeding network comprising a coaxial connector
US10218325B2 (en) * 2016-04-27 2019-02-26 California Institute Of Technology Spatial power combining mechanism (SPCM) for the generation and amplification of electromagnetic radiation
SE1650818A1 (en) 2016-06-10 2017-12-11 Cellmax Tech Ab Antenna feeding network
US10411756B2 (en) 2017-04-06 2019-09-10 United Technologies Corporation Wave guide with fluid passages
US10476119B2 (en) 2017-04-07 2019-11-12 Honeywell International Inc. Low dispersion phase shifter based on modified hybrid ring power divider
JP2019012877A (ja) * 2017-06-29 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 分配器および合成器
US10454433B2 (en) 2017-06-29 2019-10-22 Qorvo Us, Inc. Amplifier assembly and spatial power combining device
EP3652805B1 (en) * 2017-07-11 2023-05-17 Commscope Technologies LLC Apparatus for power combining
US10739521B2 (en) * 2017-08-17 2020-08-11 Xidas Inc. Waveguide switch
US10812021B2 (en) 2017-08-22 2020-10-20 Qorvo Us, Inc. Antenna waveguide transitions for solid state power amplifiers
US10707819B2 (en) * 2017-08-22 2020-07-07 Qorvo Us, Inc. Phase tuning for monolithic microwave integrated circuits
US10749276B2 (en) 2017-08-22 2020-08-18 Qorvo Us, Inc. Spatial power-combining devices and antenna assemblies
US10587027B2 (en) 2017-08-22 2020-03-10 Qorvo Us, Inc. Spatial combining devices for high-frequency operation
US10651527B2 (en) 2017-08-22 2020-05-12 Qorvo Us, Inc. Spatial power-combining devices with segmented waveguides and antennas
US10340574B2 (en) 2017-08-22 2019-07-02 Qorvo Us, Inc. Spatial combining device and antenna
US10720711B2 (en) 2017-08-22 2020-07-21 Qorvo Us, Inc. Antenna structures for spatial power-combining devices
US10784552B2 (en) * 2017-09-20 2020-09-22 Kabushiki Kaisha Toshiba High-frequency power combiner
WO2019203903A2 (en) 2017-12-20 2019-10-24 Optisys, LLC Integrated tracking antenna array combiner network
US10833386B2 (en) 2018-04-09 2020-11-10 Qorvo Us, Inc. Waveguide transitions for power-combining devices
US11342683B2 (en) * 2018-04-25 2022-05-24 Cubic Corporation Microwave/millimeter-wave waveguide to circuit board connector
TWI655843B (zh) * 2018-06-25 2019-04-01 國立暨南國際大學 多路射頻功率放大裝置
US11162734B2 (en) 2018-08-06 2021-11-02 Qorvo Us, Inc. Heat exchanger assemblies for electronic devices and related methods
US11255608B2 (en) 2018-08-06 2022-02-22 Qorvo Us, Inc. Heat exchanger assemblies for electronic devices
US10855240B2 (en) 2018-11-15 2020-12-01 Qorvo Us, Inc. Structures for spatial power-combining devices
US10804588B2 (en) 2018-12-10 2020-10-13 Qorvo Us, Inc. Antenna structures for spatial power-combining devices
US11005437B2 (en) 2019-02-25 2021-05-11 Qorvo Us, Inc. Spatial power-combining devices with thin film resistors
DE102019117473A1 (de) * 2019-06-28 2020-12-31 Tesat-Spacecom Gmbh & Co. Kg Schaltungsanordnung bestehend aus zwei miteinander verbundenen Hochfrequenzkomponenten
US11387791B2 (en) 2020-03-17 2022-07-12 Qorvo Us, Inc. Spatial power-combining devices with reduced size
US11564337B2 (en) 2020-03-17 2023-01-24 Qorvo Us, Inc. Thermal structures for heat transfer devices and spatial power-combining devices
US11621469B2 (en) 2021-02-01 2023-04-04 Qorvo Us, Inc. Power-combining devices with increased output power
US12009596B2 (en) 2021-05-14 2024-06-11 Optisys, Inc. Planar monolithic combiner and multiplexer for antenna arrays
US11949392B1 (en) * 2021-08-12 2024-04-02 Mission Microwave Technologies, Llc Broadband power combiner/splitter architecture with low losses
KR102651603B1 (ko) * 2021-10-05 2024-03-25 고려대학교 산학협력단 4중 금속 도파관 장치 및 이를 이용한 전력 결합 장치
US11955687B2 (en) 2022-01-10 2024-04-09 Qorvo Us, Inc. Structural arrangements for spatial power-combining devices
CN115347343B (zh) * 2022-07-18 2023-08-11 北京遥测技术研究所 一种高密度高效率大功率固态组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094654A (ja) 2003-09-19 2005-04-07 Hitachi Cable Ltd 電力分配器及びアンテナ装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US493516A (en) 1893-03-14 Movable clothes-pin
NL79529C (ko) * 1948-09-24
US3023382A (en) 1960-07-15 1962-02-27 Microwave Dev Lab Inc Inline waveguide to coaxial transition
US4365215A (en) * 1981-01-21 1982-12-21 Rca Corporation High power coaxial power divider
US4590446A (en) 1984-06-28 1986-05-20 Trw Inc. Radial waveguide power divider/combiner
DE3684709D1 (de) 1985-10-03 1992-05-07 Hughes Aircraft Co In einem radialwellenleiter ausgefuehrter reaktanzfreier leistungsverteiler/-addierer mit integriertem modefilter.
US5117377A (en) * 1988-10-05 1992-05-26 Finman Paul F Adaptive control electromagnetic signal analyzer
US5287069A (en) 1990-02-07 1994-02-15 Fujitsu Limited Constant-amplitude wave combination type amplifier
US5222246A (en) 1990-11-02 1993-06-22 General Electric Company Parallel amplifiers with combining phase controlled from combiner difference port
US5079527A (en) * 1990-12-06 1992-01-07 Raytheon Company Recombinant, in-phase, 3-way power divider
US5126704A (en) 1991-04-11 1992-06-30 Harris Corporation Polyphase divider/combiner
EP0606094B1 (en) * 1993-01-08 1999-10-06 Sony Corporation Monolithic microwave integrated circuit
DE19528844C1 (de) * 1995-08-04 1996-10-24 Daimler Benz Aerospace Ag Verfahren und Vorrichtung zur Linearisierung der Verstärkungs- und Phasengänge von Wanderfeldröhren und Halbleiterverstärkern bei unterschiedlichen Leistungspegeln
JP3597655B2 (ja) 1996-04-17 2004-12-08 株式会社ルネサステクノロジ 半導体集積回路
US5872491A (en) * 1996-11-27 1999-02-16 Kmw Usa, Inc. Switchable N-way power divider/combiner
US5884143A (en) 1997-02-21 1999-03-16 Lockheed Martin Corporation Spacecraft with paralleled amplifiers and redundancy
US5880648A (en) 1997-04-21 1999-03-09 Myat, Inc. N-way RF power combiner/divider
US5953811A (en) 1998-01-20 1999-09-21 Emc Technology Llc Trimming temperature variable resistor
US6242984B1 (en) * 1998-05-18 2001-06-05 Trw Inc. Monolithic 3D radial power combiner and splitter
US6160454A (en) * 1998-10-19 2000-12-12 Motorola, Inc. Efficient solid-state high frequency power amplifier structure
US6046649A (en) 1998-11-27 2000-04-04 Lockheed Martin Corporation Communication system employing paired power amplifiers and drift compensation feedback control loops
US6799020B1 (en) * 1999-07-20 2004-09-28 Qualcomm Incorporated Parallel amplifier architecture using digital phase control techniques
US6411174B1 (en) 2000-06-14 2002-06-25 Raytheon Company Compact four-way waveguide power divider
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
US6483397B2 (en) * 2000-11-27 2002-11-19 Raytheon Company Tandem six port 3:1 divider combiner
EP1345321A1 (en) 2002-03-13 2003-09-17 Lucent Technologies Inc. A circuit comprising amplifiers connected in parallel, and a method of reducing the difference in amplitude between output signals from amplifiers thereof
US6753807B1 (en) 2002-07-30 2004-06-22 The United States Of America As Represented By The Secretary Of Commerce Combination N-way power divider/combiner and noninvasive reflected power detection
JP3891918B2 (ja) 2002-10-29 2007-03-14 Ｔｄｋ株式会社 高周波モジュール
FR2849720B1 (fr) 2003-01-03 2005-04-15 Thomson Licensing Sa Transition entre un guide d'onde rectangulaire et une ligne microruban
CN1784807B (zh) 2003-03-04 2013-03-20 诺福特罗尼有限公司 同轴波导微结构及其形成方法
US7482894B2 (en) 2004-02-06 2009-01-27 L-3 Communications Corporation Radial power divider/combiner using waveguide impedance transformers
US6982613B2 (en) 2004-02-06 2006-01-03 L-3 Communications Corporation Radial power divider/combiner
US7385462B1 (en) 2005-03-18 2008-06-10 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Wideband radial power combiner/divider fed by a mode transducer
US7463109B2 (en) 2005-04-18 2008-12-09 Furuno Electric Company Ltd. Apparatus and method for waveguide to microstrip transition having a reduced scale backshort
US7271680B2 (en) * 2005-06-29 2007-09-18 Intel Corporation Method, apparatus, and system for parallel plate mode radial pattern signaling
US7466203B2 (en) 2006-06-06 2008-12-16 Keragis Corporation Solid state microwave power amplifier
FR2902933B1 (fr) 2006-06-22 2008-09-05 St Microelectronics Sa Combineur/diviseur de puissance
US7616058B1 (en) 2006-08-28 2009-11-10 Raif Awaida Radio frequency power combining
US7656256B2 (en) 2006-12-30 2010-02-02 Nuvotronics, PLLC Three-dimensional microstructures having an embedded support member with an aperture therein and method of formation thereof
TWI445242B (zh) 2006-12-30 2014-07-11 Nuvotronics Llc 三維微結構及其形成方法
US7898356B2 (en) 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
KR101593686B1 (ko) 2007-03-20 2016-02-12 누보트로닉스, 엘.엘.씨 일체화된 전자 요소들 및 이들의 형성 방법
DE102008003532A1 (de) * 2007-09-06 2009-03-12 Lindenmeier, Heinz, Prof. Dr. Ing. Antenne für den Satellitenempfang
US7532073B2 (en) 2007-09-12 2009-05-12 Viasat, Inc. Solid state power amplifier with multi-planar MMIC modules
US7598805B2 (en) 2008-01-11 2009-10-06 Freescale Semiconductor, Inc. Load insensitive balanced power amplifier and related operating method
CN101889341B (zh) * 2008-10-08 2012-12-26 松下电器产业株式会社 中介层基板以及半导体装置
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
US8319583B2 (en) * 2009-08-24 2012-11-27 Raytheon Company Multi-layer radial power divider/combiner
US20110187453A1 (en) 2010-01-29 2011-08-04 Wavestream Corporation Linearizer incorporating a phase shifter
KR101902558B1 (ko) 2010-07-02 2018-10-01 누보트로닉스, 인크. 3차원 마이크로구조체
US8786515B2 (en) 2011-08-30 2014-07-22 Harris Corporation Phased array antenna module and method of making same
US9065163B1 (en) 2011-12-23 2015-06-23 Nuvotronics, Llc High frequency power combiner/divider
US8952752B1 (en) 2012-12-12 2015-02-10 Nuvotronics, Llc Smart power combiner
TWI481205B (zh) * 2013-01-21 2015-04-11 Wistron Neweb Corp 微帶天線收發器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094654A (ja) 2003-09-19 2005-04-07 Hitachi Cable Ltd 電力分配器及びアンテナ装置

Also Published As

Publication number Publication date
EP2589105A4 (en) 2014-11-12
EP2589105A2 (en) 2013-05-08
US20150380795A1 (en) 2015-12-31
US20140218131A1 (en) 2014-08-07
WO2012003506A9 (en) 2012-05-18
WO2012003506A2 (en) 2012-01-05
US20180069287A1 (en) 2018-03-08
US9136575B2 (en) 2015-09-15
WO2012003506A3 (en) 2012-04-05
US9843084B2 (en) 2017-12-12
KR20130041925A (ko) 2013-04-25
US20160336639A1 (en) 2016-11-17
US10305158B2 (en) 2019-05-28
US9413052B2 (en) 2016-08-09
KR20170118234A (ko) 2017-10-24
EP2589105B1 (en) 2018-09-05
KR101853599B1 (ko) 2018-04-30
US20200076042A1 (en) 2020-03-05
KR20180043852A (ko) 2018-04-30
US8698577B2 (en) 2014-04-15
KR101786970B1 (ko) 2017-11-15
US20120062335A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
KR101902558B1 (ko) 3차원 마이크로구조체
US20180175476A1 (en) Tile for an active electronically scanned array (aesa)
JPH0645850A (ja) 固体マイクロ波パワー増幅器モジュール
EP4000129B1 (en) Antenna apparatus with integrated antenna array and low loss multi-layer interposer
SeyyedEsfahlan et al. 77-GHz four-element phased-array radar receiver front end
US6888420B2 (en) RF MEMS switch matrix
US9761547B1 (en) Crystalline tile
US8552813B2 (en) High frequency, high bandwidth, low loss microstrip to waveguide transition
Popović et al. AN ENABLING NEW 3D ARCHITECTURE FOR MICROWAVE COMPONENTS AND SYSTEMS.
Katehi et al. 3-D integration of RF circuits using Si micromachining
US20230395967A1 (en) Antenna array architecture with electrically conductive columns between substrates
Herrick et al. Interconnects for a multi-layer three-dimensional silicon architecture
EP4229714A1 (en) Wafer-level package for millimetre wave and thz signals
Patterson Exploration of liquid crystal polymer packaging techniques for RF wireless systems

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant