JP2019012877A - 分配器および合成器 - Google Patents
分配器および合成器 Download PDFInfo
- Publication number
- JP2019012877A JP2019012877A JP2017127020A JP2017127020A JP2019012877A JP 2019012877 A JP2019012877 A JP 2019012877A JP 2017127020 A JP2017127020 A JP 2017127020A JP 2017127020 A JP2017127020 A JP 2017127020A JP 2019012877 A JP2019012877 A JP 2019012877A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase adjustment
- input
- unit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/04—Fixed joints
- H01P1/047—Strip line joints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
- H01P1/184—Strip line phase-shifters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
【課題】小型化および低損失を実現することができる。
【解決手段】基板に形成される分配/合成器において、分配線路は、入力側の外部伝送線路と接続される入力分岐部からの経路をn分配する。出力分岐部は、分配線路の出力側と接続され、n分配された経路を、内部側と出力側の外部伝送線路とに分ける。内部側において、位相調整部は、出力分岐部と、n分配された経路を結合する結合端子との間に、抵抗と直列接続で配置され、位相を調整する。その際、n分配された経路それぞれの入力分岐部から出力分岐部までの位相回転量は、π/2 [rad]であり、出力分岐部から結合端子までの位相回転量は、π[rad]またはπ[rad]の実数倍である。本開示は、例えば、信号処理装置のFEMに適用することができる。
【選択図】図2
【解決手段】基板に形成される分配/合成器において、分配線路は、入力側の外部伝送線路と接続される入力分岐部からの経路をn分配する。出力分岐部は、分配線路の出力側と接続され、n分配された経路を、内部側と出力側の外部伝送線路とに分ける。内部側において、位相調整部は、出力分岐部と、n分配された経路を結合する結合端子との間に、抵抗と直列接続で配置され、位相を調整する。その際、n分配された経路それぞれの入力分岐部から出力分岐部までの位相回転量は、π/2 [rad]であり、出力分岐部から結合端子までの位相回転量は、π[rad]またはπ[rad]の実数倍である。本開示は、例えば、信号処理装置のFEMに適用することができる。
【選択図】図2
Description
本技術は、分配器および合成器に関し、特に、小型化および低損失を実現することができる分配器および合成器に関する。
基板上で多分配のウィルキンソン分配器を構成するには、従来、2分配器をトーナメント状に接続する手法が取られていた。しかしながら、分配数が多いとトータルの伝送線路長が長くなり、サイズの大型化と損失の増加に繋がっていた。
そこで、特許文献1においては、積層基板上にVIAを使った配線で基本的なウィルキンソン多分配器を構成する提案がなされた。この提案により、4分割を3層、6分割を5層で実現できるため、基板上に2分配回路をトーナメント方式に接続して実現する分配器よりも配線長を短くすることができた。
ところで、第5世代移動通信(5G)においては、20GHz以上の高い周波数帯が想定されている。このような高い周波数帯の場合、特許文献1に記載の技術では、分配数を増やすほど積層数が増え、アイソレーション抵抗間を接続する配線となるVIAの長さが長くなってしまう。その結果、5Gで想定される高い周波数で波長に対して無視できなくなり、必要なアイソレーション特性を満たせなくなってしまう恐れがある。
本技術は、このような状況に鑑みてなされたものであり、小型化および低損失を実現することができるものである。
本技術の一側面の分配器は、基板に形成され、入力側の外部伝送線路と接続される入力分岐部と、前記入力分岐部からの経路をn分配する分配線路と、前記分配線路の出力側と接続され、n分配された経路を、内部側と出力側の外部伝送線路とに分ける出力分岐部と、前記内部側において、前記n分配された経路を結合する結合端子と、前記出力分岐部と前記結合端子との間に、抵抗と直列接続で配置され、位相を調整する位相調整部とを備え、前記n分配された経路それぞれの前記入力分岐部から前記出力分岐部までの位相回転量は、π/2 [rad]であり、前記出力分岐部から前記結合端子までの位相回転量は、π[rad]またはπ[rad]の実数倍である。
前記位相調整部は、前記出力分岐部と前記抵抗との間に配置される。
前記位相調整部は、前記抵抗と前記結合端子との間に配置される。
前記位相調整部は、前記出力分岐部と接続される第1の位相調整部と、前記結合端子と接続される第2の位相調整部とで構成され、前記抵抗は、前記第1の位相調整部と前記第2の位相調整部との間に配置される。
入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、前記分配線路の特性インピーダンスZ1が、√(n Zin Zout)、前記抵抗の抵抗値Rが、Zoutで設計されている。
前記位相調整部の特性インピーダンスZ2が、Zout/2 ≦ Z2 ≦ 2*Zoutの範囲になるように設計されている。
前記位相調整部が、前記入力分岐部から前記出力分岐部までの長さがλ/2またはλ/2の整数倍となる位相調整線路によって実現されている。
前記分配線路および前記位相調整部の少なくとも一方に、異なる平面間を接続する構造を1ヶ所以上含み、前記入力分岐部と前記結合端子とが異なる平面上に位置するように構成される。
前記入力分岐部と前記結合端子が同一鉛直線上にあり、前記鉛直線を軸として、前記分配線路、前記位相調整部、前記アイソレーション抵抗がn回対称に配置されている。
本技術の他の側面の合成器は、基板に形成され、入力側の外部伝送線路と接続され、n本の経路毎に内部側と合成線路とに分ける入力分岐部と、前記n本の経路毎に分けられた合成線路を合成し、出力側の外部伝送線路と接続される出力合成部と、前記内部側において、前記n本の経路を結合する結合端子と、前記入力分岐部と前記結合端子との間に抵抗と直列接続で配置され、位相を調整する位相調整部とを備え、前記n本のそれぞれについて、前記入力分岐部から出力合成部までの位相回転量は、π/2 [rad]であり、前記入力分岐部から前記結合端子までの位相回転量は、π[rad]またはπ[rad]の実数倍である。
前記位相調整部は、前記入力分岐部と前記抵抗との間に配置される。
前記位相調整部は、前記抵抗と前記結合端子との間に配置される。
前記位相調整部は、前記入力分岐部と接続される第1の位相調整部と、前記結合端子と接続される第2の位相調整部とで構成され、前記抵抗は、前記第1の位相調整部と前記第2の位相調整部との間に配置される。
入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、前記合成線路の特性インピーダンスZ1が、√(n Zin Zout)、前記抵抗の抵抗値Rが、Zoutで設計されている。
前記位相調整部の特性インピーダンスZ2が、Zout/2 ≦ Z2 ≦ 2*Zoutの範囲になるように設計されている。
前記位相調整部が、前記入力分岐部から前記出力合成部までの長さがλ/2またはλ/2の整数倍となる位相調整線路によって実現されている。
前記合成線路および前記位相調整部の少なくとも一方に、異なる平面間を接続する構造を1ヶ所以上含み、前記出力合成部と前記結合端子とが異なる平面上に位置するように構成される。
前記出力合成部と前記結合端子が同一鉛直線上にあり、前記鉛直線を軸として、前記合成線路、前記位相調整部、前記抵抗がn回対称に配置されている。
本技術の一側面においては、基板に形成され、入力側の外部伝送線路と接続される入力分岐部と、前記入力分岐部からの経路をn分配する分配線路と、前記分配線路の出力側と接続され、n分配された経路を、内部側と出力側の外部伝送線路とに分ける出力分岐部と、前記内部側において、前記n分配された経路を結合する結合端子と、前記出力分岐部と前記結合端子との間に、抵抗と直列接続で配置され、位相を調整する位相調整部とが備えられる。その際、前記n分配された経路それぞれの前記入力分岐部から前記出力分岐部までの位相回転量が、π/2 [rad]であり、前記出力分岐部から前記結合端子までの位相回転量が、π[rad]またはπ[rad]の実数倍である。
本技術の他の側面においては、基板上に形成され、入力側の外部伝送線路と接続され、n本の経路毎に内部側と合成線路とに分ける入力分岐部と、前記n本の経路毎に分けられた合成線路を合成し、出力側の外部伝送線路と接続される出力合成部と、前記内部側において、前記n本の経路を結合する結合端子と、前記入力分岐部と前記結合端子との間に抵抗と直列接続で配置され、位相を調整する位相調整部とが備えられる。その際、前記n本のそれぞれについて、前記入力分岐部から出力合成部までの位相回転量が、π/2 [rad]であり、前記入力分岐部から前記結合端子までの位相回転量が、π[rad]またはπ[rad]の実数倍である。
本技術によれば、特に、小型化および低損失を実現することができる。
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
以下、本開示を実施するための形態(以下実施の形態とする)について説明する。説明は以下の順序で行う。
1.信号処理装置の一部の構成例
2.分配/合成器の構成例
3.分配/合成器の第1の構造例
4.シミュレーション結果
5.分配/合成器の第2の構造例
6.分配/合成器の第3の構造例
7.分配/合成器の第4の構造例
8.位相調整部の構成例
1.信号処理装置の一部の構成例
2.分配/合成器の構成例
3.分配/合成器の第1の構造例
4.シミュレーション結果
5.分配/合成器の第2の構造例
6.分配/合成器の第3の構造例
7.分配/合成器の第4の構造例
8.位相調整部の構成例
<信号処理装置の一部の構成例>
図1は、本技術を適用した信号処理装置の送受信部の構成例を示している。
図1は、本技術を適用した信号処理装置の送受信部の構成例を示している。
図1には、信号処理装置のうち、Front End Module(FEM)である送受信部11の構成例が示されている。送受信部11は、アンプ21−1および21−2、フィルタ22−1および22−2、スイッチ23、分配/合成器24、位相シフト器25−1乃至25−4、並びに、アンテナ26−1乃至26−4から構成されている。
アンプ21−1は、信号処理部からの信号を増幅して、フィルタ22−1に出力する。アンプ21−2は、フィルタ22−2からの信号を増幅して、図示せぬ信号処理部に出力する。
フィルタ22−1は、アンプ21−1からの信号に対して、フィルタ処理を施し、フィルタ処理が施された信号をスイッチ23に出力する。フィルタ22−2は、スイッチ23を介して入力される、分配/合成器24からの信号に対してフィルタ処理を施し、フィルタ処理が施された信号をアンプ21−2に出力する。
スイッチ23は、信号の送信時、フィルタ22−1側の端子を選び、フィルタ22−1側の端子からの信号を分配/合成器24に出力する。また、スイッチ23は、信号の受信時、フィルタ22−2側の端子を選び、分配/合成器24からの信号をフィルタ22−2側の端子に出力する。
分配/合成器24は、位相シフト器25−1乃至25−4からの信号を合成して、スイッチ23に出力する。また、分配/合成器24は、スイッチ23からの信号を分配して、位相シフト器25−1乃至25−4に出力する。
位相シフト器25−1乃至25−4は、それぞれアンテナ26−1乃至26−4からの信号の位相を合わせる位相シフトを行い、位相シフトを行った信号を分配/合成器24に出力する。位相シフト器25−1乃至25−4は、それぞれ、分配/合成器24からの信号の位相を少しずつずらす位相シフトを行い、位相シフトを行った信号をアンテナ26−1乃至26−4に出力する。
アンテナ26−1乃至26−4は、無指向性アンテナであり、4素子のアンテナアレーを構成している。アンテナ26−1乃至26−4は、それぞれ、例えば、無線電波の基地局からの信号を受信し、受信された信号を、位相シフト器25−1乃至25−4に出力する。また、アンテナ26−1乃至26−4は、それぞれ、位相シフト器25−1乃至25−4からの信号を、無線電波の基地局に送信する。
なお、図1の例においては、4素子の例を示したが、8素子など、他の素子数であってもよい。また、図1の例においては、フィルタ22−1および22−2がアンプ21−1および21−2とスイッチ23との間に配置されているが、分配/合成器24と位相シフト器25−1乃至25−4の間に配置されるようにしてもよい。
以下、特に区別する必要がない場合、アンプ21−1および21−2をアンプ21と総称し、フィルタ22−1および22−2をフィルタ22と総称する。また、位相シフト器25−1乃至25−4を位相シフト器25と総称し、アンテナ26−1乃至26−4をアンテナ26と総称する。
<分配/合成器の第1の構成例>
図2は、分配/合成器24の第1の構成例を示す等価回路図である。
図2は、分配/合成器24の第1の構成例を示す等価回路図である。
以下、信号の分配の例について説明する。なお、合成の場合、信号の流れは逆となり、入力側、出力側が、分配の場合と反対となる。
分配/合成器24は、基板に形成される。分配/合成器24は、入出力端子51、入力分岐部52、分配線路53−1乃至53−4、出力分岐部54、位相調整部55−1乃至55−4、アイソレーション抵抗56−1乃至56−4、結合端子57、および入出力端子58−1乃至58−4を含むように構成されている。
以下、適宜、特に区別する必要がない場合、分配線路53−1乃至53−4を分配線路53と総称し、位相調整部55−1乃至55−8を位相調整部55と総称する。入出力端子58−1乃至58−8を入出力端子58と総称する。
入出力端子51は、スイッチ23に接続される入力側の外部伝送線路からの信号を入力分岐部52に入力する。入出力端子51における特性インピーダンスを入力インピーダンスZinとする。
入力分岐部52は、入力側の外部伝送線路と分配線路53−1乃至53−4とを接続する。
分配線路53−1乃至53−4は、入力分岐部52からの経路を4分配する。図2の分配線路53−1乃至53−4のブロックに示されている「Z1,π/2」は、それぞれ、分配線路53−1乃至53−4の特性インピーダンスZ1と位相回転量π/2[rad]である。実際には、分配線路53−1乃至53−4の位相回転量は、入力分岐部52から出力分岐部54までの経路上の位相回転量を表す。
出力分岐部54は、分配線路53−1乃至53−4の出力側に接続され、4分配された経路を、内部側の経路と出力側の外部伝送線路とに分ける。内部側の経路とは、位相調整部55−1乃至55−4、アイソレーション抵抗56−1乃至56−4、および結合端子57に接続される経路を表す。
内部側の経路において、位相調整部55−1乃至55−4は、それぞれ、アイソレーション抵抗56−1乃至56−4の前段に配置されており、アイソレーション抵抗56−1乃至56−4と直列に接続されている。
図2の位相調整部55−1乃至55−4のブロックに示されている「Z2,π」は、それぞれ、位相調整部55−1乃至55−4の特性インピーダンスZ2と位相回転量π [rad](またはπ [rad]の実数倍)である。実際には、位相調整部55−1乃至55−4の位相回転量は、出力分岐部54から結合端子57までの経路上の位相回転量を表す。
アイソレーション抵抗56−1乃至56−4は、端子間アイソレーション特性を得るための抵抗器である。なお、アイソレーション抵抗の種類は、チップ抵抗、薄膜抵抗などの、いずれの種類でもよい。
アイソレーション抵抗56−1乃至56−4の一方の端子は、位相調整部55−1乃至55−4にそれぞれ接続され、他方の端子は、共通の結合端子57に接続されている。
結合端子57は、アイソレーション抵抗56−1乃至56−4に接続された各内部側の経路を結合する。
入出力端子58−1乃至58−4は、出力分岐部54からの信号を、それぞれ、アンテナ26−1乃至26−4に接続される外部伝送線路に出力する。入出力端子58−1乃至58−4における特性インピーダンスを、出力インピーダンスZoutとする。
なお、上記説明においては、位相調整部55−1乃至55−4の位相回転量がそれぞれπ [rad] またはπ[rad]の実数倍であるものとして説明したが、詳細には、1つの位相調整部と、1つのアイソレーション抵抗と、(上面から見た)結合端子57のサイズの半分とを合計した部分、つまり、黒点で示される出力分岐部54の分岐点から結合素子57までの経路上の位相回転量が、それぞれ、π[rad]またはπ[rad]の実数倍である。
また、入出力端子51、入力分岐部52、分配線路53−1乃至53−4、出力分岐部54、アイソレーション抵抗56−1乃至56−4、結合端子57、および入出力端子58から構成される分配器は、ウィルキンソン分配器である。
すなわち、分配/合成器24は、ウィルキンソン分配器のアイソレーション抵抗56−1乃至56−4に直列に、位相をπ[rad]またはπ[rad]の実数倍だけ回転する位相調整部55−1乃至55−4を追加したものである。
ここで、入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、分配線路53の特性インピーダンスZ1は、√(n Zin Zout)になるように設計される。また、アイソレーション抵抗56の抵抗値Rは、Zoutになるように設計される。
なお、位相調整部55−1乃至55−4の特性インピーダンスZ2は、それぞれどのような値であってもよいが、周波数帯域や配線面積に影響するため、入出力インピーダンスや分配数に応じて調整が必要である。位相調整部55−1乃至55−4の特性インピーダンスZ2を、Zout/2 ≦ Z2 ≦ 2*Zoutの条件を満たす値になるように設定することで、比帯域幅10%程度(-20dB幅)の帯域幅を確保することができる。比帯域幅とは、周波数資源のことであり、帯域幅と中心周波数との比である。
なお、上述したように、合成の場合は、信号の流れが逆となり、入力側、出力側が、分配の場合と反対となる。すなわち、入出力端子51は、出力側の端子となり、入出力端子58−1乃至58−4は、入力側の端子となる。
出力分岐部54は入力分岐部となり、分配線路53は合成線路となり、入力分岐部52は出力合成部となる。
すなわち、合成の場合の役割を括弧内に示して合成の場合の構成について説明すると、出力分岐部(入力分岐部)54は、入出力端子58を介して、入力側の外部伝送線路と接続される。出力分岐部(入力分岐部)54は、n本の経路毎に、内部側の経路と分配線路(合成線路)53とに分ける。
入力分岐部(出力合成部)52は、n本の経路毎に分けられた分配線路(合成線路)53の出力側に接続され、入出力端子51を介して、出力側の外部伝送線路と接続される。
内部側の経路において、結合端子57は、n本の経路を結合する。位相調整部55は、出力分岐部(入力分岐部)54と結合端子57との間に、アイソレーション抵抗56と直列に接続されるように配置され、位相を調整する。
その他の構成は、分配の場合と同様である。合成の場合も、n本の経路のそれぞれについて、出力分岐部(入力分岐部)54から入力分岐部(出力合成部)52までの経路上の位相回転量は、π/2 [rad]となる。また、出力分岐部(入力分岐部)54から結合端子57までの経路上の位相回転量は、π[rad]またはπ[rad]の実数倍である。
なお、図2においては、入出力端子51側を前、結合端子57側を後として、位相調整部55が、アイソレーション抵抗56の前段にそれぞれ配置される例を説明した。しかしながら、図2の配置では、アイソレーション抵抗56の幅が広い場合などに、4つのアイソレーション抵抗56を共通の結合端子57に接続しにくいことがあった。
そこで、次の図3の例に示されるように、位相調整部55を、アイソレーション抵抗56の前段ではなく、アイソレーション抵抗56の後段に配置するようにしてもよい。
図3は、分配/合成器24の第2の構成例を示す等価回路図である。
図3の等価回路図は、位相調整部55の位置と、アイソレーション抵抗56の位置とが異なる点を除いて、図2の等価回路図と同じである。図3の等価回路図のその他の構成は、図2の等価回路の構成と同様であるので、異なる部分についてのみ説明する。
図3の例において、アイソレーション抵抗56と直列に接続される位相調整部55は、図2の場合と異なり、アイソレーション抵抗56の後段に配置されている。
出力分岐部54は、分配線路53の出力側と接続され、4分配された経路を、内部側の経路と出力側の外部伝送線路とに分ける。内部側の経路とは、アイソレーション抵抗56、位相調整部55、および結合端子57に接続される経路を表す。
内部側の経路において、アイソレーション抵抗56は、位相調整部55の前段に配置されており、位相調整部55と直列に接続されている。
位相調整部55の一方の端子は、アイソレーション抵抗56に接続され、他方の端子は、共通の結合端子57に接続されている。図3の位相調整部55のブロックに示されている「Z2,π」は、位相調整部55の特性インピーダンスZ2と位相回転量π [rad](またはπ [rad]の実数倍)である。
図3のような構成にすることで、4つのアイソレーション抵抗56を共通の結合端子57に接続する必要がなくなり、実装しやすくなる。しかしながら、アイソレーション抵抗56の幅が広い場合、図3の配置では、出力分岐部54の幅が広くなり、これが、分配/合成器24の特性に悪影響を与えてしまう場合があり得る。
そこで、次の図4の例に示されるように、アイソレーション抵抗56を、位相調整部55の途中に配置するようにしてもよい。
図4は、分配/合成器24の第3の構成例を示す等価回路図である。
図4の等価回路図は、位相調整部55−1乃至55−4が、位相調整部55a−1乃至55a−4と位相調整部55b−1乃至55b−4で構成される点が、図2の等価回路図と異なる。また、図4の等価回路図は、アイソレーション抵抗56−1乃至56−4が、位相調整部55a−1乃至55a−4と位相調整部55b−1乃至55b−4の間に配置されている点が、図2の等価回路図と異なる。図4の等価回路図のその他の構成は、図2の等価回路の構成と同様であるので、異なる部分についてのみ説明する。
以下、特に区別する必要がない場合、位相調整部55a−1乃至55a−4を、位相調整部55aと総称し、位相調整部55b−1乃至55b−4を、位相調整部55bと総称する。
出力分岐部54は、分配線路53の出力側に接続され、4分配された経路を、内部側の経路と出力側の外部伝送線路とに分ける。内部側の経路とは、位相調整部55a、アイソレーション抵抗56、位相調整部55b、および結合端子57に接続される経路を表す。
内部側の経路において、位相調整部55aは、アイソレーション抵抗56の前段に配置されている。位相調整部55bは、アイソレーション抵抗56の後段に配置されている。
位相調整部55a、アイソレーション抵抗56、および位相調整部55bは、直列に接続されている。位相調整部55aおよび位相調整部55bの特性インピーダンスは、それぞれ、特性インピーダンスZ2である。
図4の位相調整部55aのブロックに示されている「Z2,θ1」は、位相調整部55aの特性インピーダンスZ2と位相回転量θ1[rad]である。
図4の位相調整部55bのブロックに示されている「Z2,θ2」は、位相調整部55bの特性インピーダンスZ2と位相回転量θ2[rad]である。位相調整部55bの一方の端子は、アイソレーション抵抗56に接続され、他方の端子は、共通の結合端子57に接続されている。アイソレーション抵抗56の位置は、位相調整部55aおよび55bの間であればよいため、位相回転量θ1、θ2のどちらが大きくてもよい。
なお、図4は、等価回路を示すものであるため、アイソレーション抵抗56は、大きさを持たない集中定数端子として記載されている。図4の等価回路は、実際には、アイソレーション抵抗56の抵抗値Rのサイズの位相回転量も含めて、π[rad]またはπ[rad]の実数倍になるように構成される。
図4のような構成にすることで、出力分岐部54の幅が広いことにより生じる分配/合成器24の特性を改善することができる。
以上のように、分配/合成器24の構成として、アイソレーション抵抗56のサイズまたは位相調整部55の配置方法に応じて各種の構成を選択可能である。
<分配/合成器の第1の構造例>
次に、図5および図6を参照して、分配/合成器24の第1の構造について説明する。
次に、図5および図6を参照して、分配/合成器24の第1の構造について説明する。
図5は、分配/合成器24の構造例を模式的に示す平面図である。図6は、分配/合成器24の層構造の例を模式的に示す面図である。図5および図6に示す構成のうち、上述した構成と同じ構成には同じ符号を付してある。後述する図11以降においても同様である。
図5および図6は、分配/合成器24を、下から順に第1層乃至第3層を構成する3層の配線層と1層のGND層81とからなる多層基板構造を有する4等分配/合成器として構成した例を示している。GND層81は第1層と第2層の間に設けられる。
図5および図6の例においては、位相調整部55−1乃至55−4が、位相調整線路61−1乃至61−4として構成されている。また、入出力端子51に接続される外部伝送線路は、入力伝送線路62として構成され、入出力端子58−1乃至58−4に接続される外部伝送線路は、出力伝送線路63−1乃至63−4として構成されている。
各配線は、例えばFR4(Flame Retardant Type 4)基板上の銅によるパターンで実現される。層間の配線接続にはVIAが用いられる。
以下、特に区別する必要がない場合、位相調整線路61−1乃至61−4を位相調整線路61と総称し、出力伝送線路63−1乃至63−4を出力伝送線路63と総称する。
図5の例において、入力分岐部52と結合端子57とは、層が異なる同じ位置に配置されている。位相調整線路61は、入力分岐部52から出力分岐部54までの長さが、信号の波長をλとして、λ/2またはその整数倍となるように、入力分岐部52から出力分岐部54までを略放物線状の経路で接続するように構成される。
なお、分配/合成器24においては、出力分岐部54から、位相調整線路61およびアイソレーション抵抗56を含む結合端子57までの、矢印#11に示される経路における位相回転量が、π[rad]またはπ[rad]の実数倍となるように形成されている。
図6の断面構造において、最下層である第1層目には、入力伝送線路62の一部の経路が配置されている。第1層目に配置されている一部の経路と、VIA71により入力伝送線路62が構成される。入力伝送線路62は、VIA71を介して、入力分岐部52で第2層目の分配線路53に接続されている。
第2層目には、分配線路53の一部の経路が配置されている。第2層目に配置されている一部の経路と、VIA72により分配線路53が構成される。分配線路53は、VIA72を介して、出力分岐部54で第3層目の位相調整線路61と出力伝送線路63に接続されている。
最上層である第3層目には、出力伝送線路63、位相調整線路61、結合端子57、アイソレーション抵抗56が配置されている。
このように、分配線路53と位相調整線路61の少なくとも一方に、異なる平面(層)間を接続する構造(VIAなど)が1つ以上含まれている。また、入力分岐部52と結合端子57が異なる平面(層)上に位置している。
図6に示されるように、入力分岐部52と結合端子57は同一鉛直線上にある。また、その鉛直線を軸として、図5に示されるように、分配線路53−1乃至53−4、位相調整線路61−1乃至61−4、アイソレーション抵抗56−1乃至56−4が、4回対称に配置されている。なお、n回対称とは、360/n°回転しても同じ形になる配置を表す。
図7は、図5および図6の構成を有するものとした場合の分配/合成器24の等価回路図である。
ここで、図7に示されるように、入出力インピーダンスを50Ωとし、分配線路53、位相調整線路61としての位相調整部55の特性インピーダンスを100Ωとする。また、アイソレーション抵抗56の抵抗値を50Ωとする。この場合、信号の波長をλとして、入力分岐部52から出力分岐部54までの経路の長さはλ/4となり、出力分岐部54から結合端子57までの経路の長さはλ/2となる。
例えば、30GHz程度の高周波信号におけるλ/2は、FR4基板上で約2.5mmとなるので、アイソレーション抵抗56として、0603サイズ(長さ0.6mm)の高周波チップ抵抗などが使用可能である。蒸着による薄膜抵抗やインク抵抗をアイソレーション抵抗56として用いるようにしてもよい。
<シミュレーション結果>
図8および図9は、図7の等価回路の場合のシミュレーション結果を表す図である。
図8および図9は、図7の等価回路の場合のシミュレーション結果を表す図である。
図8および図9において、Port1,Port2,Port3は、それぞれ、入出力端子51、入出力端子58−1、入出力端子58−2に対応する。
図8の横軸は周波数を示し、縦軸は、各周波数の信号の通過特性を示す。図8の例においては、Port1である入出力端子51からPort2である入出力端子58−1までを通る経路の周波数における通過特性が破線で示され、Port2である入出力端子58−1からPort1である入出力端子51を通る経路の周波数における通過特性が実線で示されている。破線で示す前者の通過特性は、実線で示す後者の通過特性に重なっている。
図8に示すように、24GHzから36GHzの帯域においては通過特性がほぼ平坦になっており、分配時、合成時のいずれの通過特性も広い帯域で良好であることがわかる。
図9の横軸は周波数を示し、縦軸は、各周波数の信号の特性を示す。図9の例においては、Port2とPort3の間のアイソレーション特性が実線で示されている。また、Port1の反射特性が破線で示され、Port2の反射特性が一点鎖線で示されている。
図9に示すように、30GHzを中心として約4GHzの帯域幅ですべての特性が−20dB以下となることがわかる。
以上の、図8および図9のシミュレーション結果で示されるように、分配/合成器24は、4等分配器として必要十分な特性を備えている。また、4等合成器としても必要十分な特性を備えている。
さらに、基板上に配置される、図10に示される従来の4等分配器では入出力間の長さがλ/2であるのに対して、本技術によれば、入力分岐部52から出力分岐部54までの入出力間の長さがλ/4となるため、小型かつ低損失であるといえる。
分割数を増やし、例えば8分配とする場合、従来の基板上に配置される8等分配器においてはさらに経路が伸び、入出力間の長さが3λ/4となるが、本技術を用いることで、4分配の場合と同様にλ/4ですむ。
<分配/合成器の第2の構造例>
次に、図11および図12を参照して、分配/合成器24の第2の構造について説明する。
次に、図11および図12を参照して、分配/合成器24の第2の構造について説明する。
図11は、分配/合成器24の構造例を模式的に示す平面図である。図12は、分配/合成器24の層構造の例を模式的に示す断面図である。
図11および図12は、分配/合成器24を、下から順に第1層乃至第3層を構成する3層の配線層と2層のGND層81およびGND層91からなる多層基板構造を有する8等分配/合成器として構成した例を示している。GND層81は第1層と第2層の間に設けられる。GND層91は第2層と第3層の間に設けられる。
図11および図12の例においては、位相調整部55−1乃至55−8が、位相調整線路61−1乃至61−8として構成されている。また、入出力端子51に接続される外部伝送線路は、入力伝送線路62として構成されている。入出力端子58−1乃至58−8に接続される外部伝送線路は、出力伝送線路63−1乃至63−8として構成されている。
各配線は、例えば、FR4基板上の銅によるパターンで実現されている。また、層間の配線接続にはVIAが用いられている。
以下、特に区別する必要がない場合、位相調整部55−1乃至55−8は、位相調整部55と総称し、入出力端子58−1乃至58−8は、入出力端子58と総称する。位相調整線路61−1乃至61−8は、位相調整線路61と総称し、出力伝送線路63−1乃至63−8は、出力伝送線路63と総称する。
図11において、入力分岐部52と結合端子57とは、層が異なる同じ位置に配置されている。位相調整線路61は、入力分岐部52から出力分岐部54までの長さが、信号の波長をλとして、λ/2またはその整数倍となるように、入力分岐部52から出力分岐部54までを略放物線状の経路で接続するように構成される。
図12の断面構造において、最下層である第1層目には、入力伝送線路62の一部の経路が配置されている。第1層目に配置されている一部の経路と、VIA71により入力伝送線路62が構成される。入力伝送線路62は、VIA71を介して、入力分岐部52で第2層目の分配線路53に接続されている。
第2層目には、分配線路53の一部の経路が配置されている。第2層目に配置されている一部の経路と、VIA72により分配線路53が構成される。分配線路53は、VIA72を介して、出力分岐部54で第3層目の位相調整線路61と出力伝送線路63と接続されている。
最上層である第3層目には、出力伝送線路63、位相調整線路61、結合端子57、アイソレーション抵抗56が配置されている。
このように、分配線路53と位相調整線路61の少なくとも一方に、異なる平面(層)間を接続する構造(VIAなど)が1つ以上含まれており、入力分岐部52と結合端子57が異なる平面(層)上に位置している。
図12に示されるように、入力分岐部52と結合端子57とが同一鉛直線上にある。また、その鉛直線を軸として、図11に示されるように、分配線路53−1乃至53−8、位相調整線路61−1乃至61−8、アイソレーション抵抗56−1乃至56−8が、8回対称に配置されている。
図11および図12の場合、入出力インピーダンスが50Ωのとき、分配線路53の特性インピーダンスは141.4Ω、アイソレーション抵抗の抵抗値は、50Ωで整合する。
以上のように、GND層91を第2層と第3層の配線間に設けた構造にすることで、第2層と第3層の配線間の容量結合を除去できる。これにより、配線のインピーダンスが安定し、より良好な特性の分配/合成器を実現できる。
また、第2層と第3層の配線パターンが重なってもインピーダンス不整合がおきないため、4分割を超える分配数でも構成しやすくなる。
<分配/合成器の第3の構造例>
次に、図13および図14を参照して、分配/合成器24の第3の構造について説明する。
次に、図13および図14を参照して、分配/合成器24の第3の構造について説明する。
図13は、分配/合成器24の構造例を模式的に示す平面図である。図14は、分配/合成器24の層構造の例を模式的に示す断面図である。
図13および図14は、図5および図6の分配/合成器24の第1の構造において、第2層と第3層を繋ぐVIA付近に、GND層81に接続されるGND VIA(GROUND VIA)を配置した例を示している。図13および図14の例において、GND VIAが配置される以外は、図5および図6の第1の構造と同じであるので、その説明は省略される。
図13に示されるように、2つのGND VIA101−1は、VIA72−1を中心として挟む位置に配置されている。2つのGND VIA101−2は、VIA72−2を中心として挟む位置に配置されている。2つのGND VIA101−3は、VIA72−3を中心として挟む位置に配置されている。2つのGND VIA101−4は、VIA72−4を中心として挟む位置に配置されている。
以上のように構成することで、VIAによるインピーダンス不整合を緩和できるため、VIAでの反射を抑えられ、通過特性を改善することができる。
図13および図14の例においては、第2層と第3層を繋ぐVIA72付近にGND VIA101を配置した例を説明したが、第1層と第2層を繋ぐVIA71付近にGND VIA101を配置してもよい。
<分配/合成器の第4の構造例>
次に、図15および図16を参照して、分配/合成器24の第4の構造について説明する。
次に、図15および図16を参照して、分配/合成器24の第4の構造について説明する。
図15は、分配/合成器24の構造例を模式的に示す平面図である。図16は、分配/合成器24の層構造の例を模式的に示す断面図である。
図15および図16は、図5および図6の分配/合成器24の層構造を変更した例を示している。図15および図16の例において、層構造が変更された以外は、図5および図6の構造と同じであるので、その説明は省略される。
図15および図16の分配/合成器24は、入力伝送線路62−1乃至62−4が入力伝送線路121−1乃至121−4に入れ替わり、出力伝送線路63−1乃至63−4が出力伝送線路122−1乃至122−4に入れ替わり、分配線路53−1乃至53−1が分配線路123−1乃至123−4に入れ替わった点が、図5および図6の分配/合成器24と異なっている。図15および図16の分配/合成器24は、その他の点は、図5および図6の分配/合成器24と共通している。
以下、特に区別する必要がない場合、入力伝送線路121−1乃至121−4は、入力伝送線路121と総称し、出力伝送線路122−1乃至122−4は、出力伝送線路122と総称し、分配線路123−1乃至123−4は、分配線路123と総称する。
図15および図16の分配/合成器24を、下から順に第1層乃至第3層を構成する3層の配線層と2層のGND層81およびGND層91からなる多層基板構造を有する4等分配/合成器として構成した例を示している。GND層81は第1層と第2層の間に設けられる。GND層91は第2層と第3層の間に設けられる。
図15において、入力分岐部52と結合端子57とは、層が異なる同じ位置に配置されている。位相調整線路61は、入力分岐部52から出力分岐部54までの長さが、信号の波長をλとして、λ/2またはその整数倍となるように、入力分岐部52から出力分岐部54までを略放物線状の経路で接続するように構成される。
図16の断面構造において、最下層である第1層目には、結合端子57、アイソレーション抵抗56、位相調整線路61の一部の経路が配置されている。位相調整線路61は、一部の経路と、第2層目と第3層目を接続する経路とで構成される。位相調整線路61は、第2層目と第3層目を接続する経路を介して、出力分岐部54で、第2層目の出力伝送線路122と接続される。
第2層目には、入力伝送線路121の一部の経路と出力伝送線路122とがストリップラインで形成されている。入力伝送線路121は、一部の経路と、第3層目と第2層目を接続する経路とで構成される。入力伝送線路121は、第3層目と第2層目を接続する経路を介して、入力分岐部52で第3層の分配線路123と接続される。
第3層目には、分配線路123の一部の経路がマイクロストリップラインで形成されている。分配線路123は、一部の経路と、第3層目と第2層目を接続するビアで構成される。分配線路123は、ビアを介して、出力分岐部54で、第2層目の出力伝送線路122と接続される。
ここで、入力伝送線路121および出力伝送線路122は共に50Ωとなることが多い。一方、分配線路123は、4分配で100Ωとなるように、入力伝送線路121および出力伝送線路122よりも高い特性インピーダンスが必要となる。これらの伝送線路を同じ平面に実装すると、実現困難な線幅での設計となる場合がある。
そこで、図15および図16の分配/合成器24においては、入力伝送線路121および出力伝送線路122が、比較的低インピーダンスになりやすいストリップラインで設計される。分配線路123は、同じ線幅で比べるとストリップラインよりも高いインピーダンスとなるマイクロストリップラインで設計できる。以上により、十分実現可能な線幅での設計が可能となる。
以上においては、位相調整部55が、位相調整線路61として構成される場合を説明してきたが、位相調整部55は、次のように構成するようにしてもよい。
<位相調整部の構成例>
図17は、位相調整部55の構成例を示すブロック図である。
図17は、位相調整部55の構成例を示すブロック図である。
図17の位相調整部55は、任意の位相回転量θの伝送線路151および集中定数で構成された遅延回路により構成される。
図17Aには、集中定数が、キャパシタ161−1および161−2、並びにコイル162からなるHPF(High Pass Filter)152である例が示されている。
図17Bには、集中定数が、コイル171−1および171−2、並びにコンデンサ172からなるLPF(Low Pass Filter)153である例が示されている。
位相調整部55においては、伝送線路151におけるインピーダンス特性Z2は、何でもよく、任意のθに対して集中定数の値を選び、整合が可能である。
位相調整部55の伝送線路151がπ[rad]またはπ[rad]の実数倍の位相回転量を持つ長さに調整できない場合にも、LC集中定数による遅延回路を追加することで、位相を、π[rad]またはπ[rad]の実数倍に調整することができる。
なお、位相調整部55は、上記説明したものに限らず、位相を調整するものであれば、なんでもよく、位相器であってもよい。
以上のように、本技術においては、抵抗と直列接続する位相調整部を設けるようにしたので、VIAや抵抗のサイズが波長に対して十分小さくない場合でも、アイソレーション特性を損なわない設計が可能である。
また、本技術によれば、位相調整部がサイズを有することで、アイソレーション抵抗の実装の自由度が増すため、基板に無理のない構造で実装することができる。
また、分配数が3以上の分配/合成器においては、図10に示される従来のウィルキンソン2分配器をトーナメント接続した多分配/合成器よりも小型化、低損失を実現することができる。
本技術は、分配/合成器、分配器、および合成器、並びに、これらを含む携帯電話機、スマートフォン、タブレット端末、パーソナルコンピュータ、および携帯端末などにも適用される。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
なお、本技術は以下のような構成も取ることができる。
(1)
基板に形成され、
入力側の外部伝送線路と接続される入力分岐部と、
前記入力分岐部からの経路をn分配する分配線路と、
前記分配線路の出力側と接続され、n分配された経路を、内部側と出力側の外部伝送線路とに分ける出力分岐部と、
前記内部側において、前記n分配された経路を結合する結合端子と、
前記出力分岐部と前記結合端子との間に、抵抗と直列接続で配置され、位相を調整する位相調整部と
を備え、
前記n分配された経路それぞれの前記入力分岐部から前記出力分岐部までの位相回転量は、π/2 [rad]であり、
前記出力分岐部から前記結合端子までの位相回転量は、前記抵抗の大きさを含めて、π[rad]またはπ[rad]の実数倍である
分配器。
(2)
前記位相調整部は、前記出力分岐部と前記抵抗との間に配置される
前記(1)に記載の分配器。
(3)
前記位相調整部は、前記抵抗と前記結合端子との間に配置される
前記(1)に記載の分配器。
(4)
前記位相調整部は、前記出力分岐部と接続される第1の位相調整部と、前記結合端子と接続される第2の位相調整部とで構成され、
前記抵抗は、前記第1の位相調整部と前記第2の位相調整部との間に配置される
前記(1)に記載の分配器。
(5)
入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、
前記分配線路の特性インピーダンスZ1が、√(n Zin Zout)、
前記抵抗の抵抗値Rが、Zoutで設計されている
前記(1)乃至(4)のいずれかに記載の分配器。
(6)
前記位相調整部の特性インピーダンスZ2が、
Zout/2 ≦ Z2 ≦ 2*Zoutの範囲になるように設計されている
前記(5)に記載の分配器。
(7)
前記位相調整部が、前記入力分岐部から前記出力分岐部までの長さがλ/2またはλ/2の整数倍となる位相調整線路によって実現されている
前記(1)乃至(6)のいずれかに記載の分配器。
(8)
前記分配線路および前記位相調整部の少なくとも一方に、異なる平面間を接続する構造を1ヶ所以上含み、
前記入力分岐部と前記結合端子とが異なる平面上に位置するように構成される
前記(1)乃至(7)のいずれかに記載の分配器。
(9)
前記入力分岐部と前記結合端子が同一鉛直線上にあり、
前記鉛直線を軸として、前記分配線路、前記位相調整部、前記アイソレーション抵抗がn回対称に配置されている
前記(8)に記載の分配器。
(10)
基板に形成され、
入力側の外部伝送線路と接続され、n本の経路毎に内部側と合成線路とに分ける入力分岐部と、
前記n本の経路毎に分けられた合成線路を合成し、出力側の外部伝送線路と接続される出力合成部と、
前記内部側において、前記n本の経路を結合する結合端子と、
前記入力分岐部と前記結合端子との間に抵抗と直列接続で配置され、位相を調整する位相調整部と
を備え、
前記n本のそれぞれについて、前記入力分岐部から出力合成部までの位相回転量は、π/2 [rad]であり、
前記入力分岐部から前記結合端子までの位相回転量は、π[rad]またはπ[rad]の実数倍である
合成器。
(11)
前記位相調整部は、前記入力分岐部と前記抵抗との間に配置される
前記(10)に記載の合成器。
(12)
前記位相調整部は、前記抵抗と前記結合端子との間に配置される
前記(10)に記載の合成器。
(13)
前記位相調整部は、前記入力分岐部と接続される第1の位相調整部と、前記結合端子と接続される第2の位相調整部とで構成され、
前記抵抗は、前記第1の位相調整部と前記第2の位相調整部との間に配置される
前記(10)に記載の合成器。
(14)
入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、
前記合成線路の特性インピーダンスZ1が、√(n Zin Zout)、
前記抵抗の抵抗値Rが、Zoutで設計されている
前記(10)乃至(13)のいずれかに記載の合成器。
(15)
前記位相調整部の特性インピーダンスZ2が、
Zout/2 ≦ Z2 ≦ 2*Zoutの範囲になるように設計されている
前記(14)に記載の合成器。
(16)
前記位相調整部が、前記入力分岐部から前記出力合成部までの長さがλ/2またはλ/2の整数倍となる位相調整線路によって実現されている
前記(10)乃至(15)のいずれかに記載の合成器。
(17)
前記合成線路および前記位相調整部の少なくとも一方に、異なる平面間を接続する構造を1ヶ所以上含み、
前記出力合成部と前記結合端子とが異なる平面上に位置するように構成される
前記(10)乃至(16)のいずれかに記載の合成器。
(18)
前記出力合成部と前記結合端子が同一鉛直線上にあり、
前記鉛直線を軸として、前記合成線路、前記位相調整部、前記抵抗がn回対称に配置されている
前記(17)に記載の合成器。
(1)
基板に形成され、
入力側の外部伝送線路と接続される入力分岐部と、
前記入力分岐部からの経路をn分配する分配線路と、
前記分配線路の出力側と接続され、n分配された経路を、内部側と出力側の外部伝送線路とに分ける出力分岐部と、
前記内部側において、前記n分配された経路を結合する結合端子と、
前記出力分岐部と前記結合端子との間に、抵抗と直列接続で配置され、位相を調整する位相調整部と
を備え、
前記n分配された経路それぞれの前記入力分岐部から前記出力分岐部までの位相回転量は、π/2 [rad]であり、
前記出力分岐部から前記結合端子までの位相回転量は、前記抵抗の大きさを含めて、π[rad]またはπ[rad]の実数倍である
分配器。
(2)
前記位相調整部は、前記出力分岐部と前記抵抗との間に配置される
前記(1)に記載の分配器。
(3)
前記位相調整部は、前記抵抗と前記結合端子との間に配置される
前記(1)に記載の分配器。
(4)
前記位相調整部は、前記出力分岐部と接続される第1の位相調整部と、前記結合端子と接続される第2の位相調整部とで構成され、
前記抵抗は、前記第1の位相調整部と前記第2の位相調整部との間に配置される
前記(1)に記載の分配器。
(5)
入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、
前記分配線路の特性インピーダンスZ1が、√(n Zin Zout)、
前記抵抗の抵抗値Rが、Zoutで設計されている
前記(1)乃至(4)のいずれかに記載の分配器。
(6)
前記位相調整部の特性インピーダンスZ2が、
Zout/2 ≦ Z2 ≦ 2*Zoutの範囲になるように設計されている
前記(5)に記載の分配器。
(7)
前記位相調整部が、前記入力分岐部から前記出力分岐部までの長さがλ/2またはλ/2の整数倍となる位相調整線路によって実現されている
前記(1)乃至(6)のいずれかに記載の分配器。
(8)
前記分配線路および前記位相調整部の少なくとも一方に、異なる平面間を接続する構造を1ヶ所以上含み、
前記入力分岐部と前記結合端子とが異なる平面上に位置するように構成される
前記(1)乃至(7)のいずれかに記載の分配器。
(9)
前記入力分岐部と前記結合端子が同一鉛直線上にあり、
前記鉛直線を軸として、前記分配線路、前記位相調整部、前記アイソレーション抵抗がn回対称に配置されている
前記(8)に記載の分配器。
(10)
基板に形成され、
入力側の外部伝送線路と接続され、n本の経路毎に内部側と合成線路とに分ける入力分岐部と、
前記n本の経路毎に分けられた合成線路を合成し、出力側の外部伝送線路と接続される出力合成部と、
前記内部側において、前記n本の経路を結合する結合端子と、
前記入力分岐部と前記結合端子との間に抵抗と直列接続で配置され、位相を調整する位相調整部と
を備え、
前記n本のそれぞれについて、前記入力分岐部から出力合成部までの位相回転量は、π/2 [rad]であり、
前記入力分岐部から前記結合端子までの位相回転量は、π[rad]またはπ[rad]の実数倍である
合成器。
(11)
前記位相調整部は、前記入力分岐部と前記抵抗との間に配置される
前記(10)に記載の合成器。
(12)
前記位相調整部は、前記抵抗と前記結合端子との間に配置される
前記(10)に記載の合成器。
(13)
前記位相調整部は、前記入力分岐部と接続される第1の位相調整部と、前記結合端子と接続される第2の位相調整部とで構成され、
前記抵抗は、前記第1の位相調整部と前記第2の位相調整部との間に配置される
前記(10)に記載の合成器。
(14)
入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、
前記合成線路の特性インピーダンスZ1が、√(n Zin Zout)、
前記抵抗の抵抗値Rが、Zoutで設計されている
前記(10)乃至(13)のいずれかに記載の合成器。
(15)
前記位相調整部の特性インピーダンスZ2が、
Zout/2 ≦ Z2 ≦ 2*Zoutの範囲になるように設計されている
前記(14)に記載の合成器。
(16)
前記位相調整部が、前記入力分岐部から前記出力合成部までの長さがλ/2またはλ/2の整数倍となる位相調整線路によって実現されている
前記(10)乃至(15)のいずれかに記載の合成器。
(17)
前記合成線路および前記位相調整部の少なくとも一方に、異なる平面間を接続する構造を1ヶ所以上含み、
前記出力合成部と前記結合端子とが異なる平面上に位置するように構成される
前記(10)乃至(16)のいずれかに記載の合成器。
(18)
前記出力合成部と前記結合端子が同一鉛直線上にあり、
前記鉛直線を軸として、前記合成線路、前記位相調整部、前記抵抗がn回対称に配置されている
前記(17)に記載の合成器。
11 送受信部, 21−1、21−2 アンプ, 22−1、22−2 フィルタ, 23 スイッチ, 24 分配/合成器, 25−1乃至25−4 位相シフト器, 26−1乃至26−4 アンテナ, 51 入出力端子, 52 入力分岐部, 53,53−1乃至53−8 分配線路, 54 出力分岐部, 55、55−1乃至55−8 位相調整部, 56,56−1乃至56−8 アイソレーション抵抗, 57 結合端子, 58、58−1乃至58−8 入出力端子,61 61−1乃至61−4 位相調整線路, 62 入力伝送線路, 63,63−1乃至63−4 出力伝送線路, 71,72 VIA, 81 GND層, 91 GND層, 101,101−1乃至101−4 GND VIA , 121 入力伝送線路, 122 出力伝送線路, 123,123−1乃至123−3 分配線路, 151 伝送線路, 152 HPF,153 LPF, 161−1および161−2 コンデンサ, 162 コイル,171−1および171−2 コイル, 172 コンデンサ
Claims (18)
- 基板に形成され、
入力側の外部伝送線路と接続される入力分岐部と、
前記入力分岐部からの経路をn分配する分配線路と、
前記分配線路の出力側と接続され、n分配された経路を、内部側と出力側の外部伝送線路とに分ける出力分岐部と、
前記内部側において、前記n分配された経路を結合する結合端子と、
前記出力分岐部と前記結合端子との間に、抵抗と直列接続で配置され、位相を調整する位相調整部と
を備え、
前記n分配された経路それぞれの前記入力分岐部から前記出力分岐部までの位相回転量は、π/2 [rad]であり、
前記出力分岐部から前記結合端子までの位相回転量は、前記抵抗の大きさを含めて、π[rad]またはπ[rad]の実数倍である
分配器。 - 前記位相調整部は、前記出力分岐部と前記抵抗との間に配置される
請求項1に記載の分配器。 - 前記位相調整部は、前記抵抗と前記結合端子との間に配置される
請求項1に記載の分配器。 - 前記位相調整部は、前記出力分岐部と接続される第1の位相調整部と、前記結合端子と接続される第2の位相調整部とで構成され、
前記抵抗は、前記第1の位相調整部と前記第2の位相調整部との間に配置される
請求項1に記載の分配器。 - 入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、
前記分配線路の特性インピーダンスZ1が、√(n Zin Zout)、
前記抵抗の抵抗値Rが、Zoutで設計されている
請求項1に記載の分配器。 - 前記位相調整部の特性インピーダンスZ2が、
Zout/2 ≦ Z2 ≦ 2*Zoutの範囲になるように設計されている
請求項5に記載の分配器。 - 前記位相調整部が、前記入力分岐部から前記出力分岐部までの長さがλ/2またはλ/2の整数倍となる位相調整線路によって実現されている
請求項1に記載の分配器。 - 前記分配線路および前記位相調整部の少なくとも一方に、異なる平面間を接続する構造を1ヶ所以上含み、
前記入力分岐部と前記結合端子とが異なる平面上に位置するように構成される
請求項1に記載の分配器。 - 前記入力分岐部と前記結合端子が同一鉛直線上にあり、
前記鉛直線を軸として、前記分配線路、前記位相調整部、前記抵抗がn回対称に配置されている
請求項8に記載の分配器。 - 基板に形成され、
入力側の外部伝送線路と接続され、n本の経路毎に内部側と合成線路とに分ける入力分岐部と、
前記n本の経路毎に分けられた合成線路を合成し、出力側の外部伝送線路と接続される出力合成部と、
前記内部側において、前記n本の経路を結合する結合端子と、
前記入力分岐部と前記結合端子との間に抵抗と直列接続で配置され、位相を調整する位相調整部と
を備え、
前記n本のそれぞれについて、前記入力分岐部から出力合成部までの位相回転量は、π/2 [rad]であり、
前記入力分岐部から前記結合端子までの位相回転量は、π[rad]またはπ[rad]の実数倍である
合成器。 - 前記位相調整部は、前記入力分岐部と前記抵抗との間に配置される
請求項10に記載の合成器。 - 前記位相調整部は、前記抵抗と前記結合端子との間に配置される
請求項10に記載の合成器。 - 前記位相調整部は、前記入力分岐部と接続される第1の位相調整部と、前記結合端子と接続される第2の位相調整部とで構成され、
前記抵抗は、前記第1の位相調整部と前記第2の位相調整部との間に配置される
請求項10に記載の合成器。 - 入力インピーダンスZin、出力インピーダンスZout、分配数nのとき、
前記合成線路の特性インピーダンスZ1が、√(n Zin Zout)、
前記抵抗の抵抗値Rが、Zoutで設計されている
請求項10に記載の合成器。 - 前記位相調整部の特性インピーダンスZ2が、
Zout/2 ≦ Z2 ≦ 2*Zoutの範囲になるように設計されている
請求項14に記載の合成器。 - 前記位相調整部が、前記入力分岐部から前記出力合成部までの長さがλ/2またはλ/2の整数倍となる位相調整線路によって実現されている
請求項10に記載の合成器。 - 前記合成線路および前記位相調整部の少なくとも一方に、異なる平面間を接続する構造を1ヶ所以上含み、
前記出力合成部と前記結合端子とが異なる平面上に位置するように構成される
請求項10に記載の合成器。 - 前記出力合成部と前記結合端子が同一鉛直線上にあり、
前記鉛直線を軸として、前記合成線路、前記位相調整部、前記抵抗がn回対称に配置されている
請求項17に記載の合成器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017127020A JP2019012877A (ja) | 2017-06-29 | 2017-06-29 | 分配器および合成器 |
KR1020197035689A KR20200016851A (ko) | 2017-06-29 | 2018-06-15 | 분배기 및 합성기 |
US16/626,301 US11217871B2 (en) | 2017-06-29 | 2018-06-15 | Distributor and synthesizer |
PCT/JP2018/022857 WO2019003952A1 (ja) | 2017-06-29 | 2018-06-15 | 分配器および合成器 |
CN201880041741.0A CN110809835B (zh) | 2017-06-29 | 2018-06-15 | 分配器和合成器 |
DE112018003343.0T DE112018003343T5 (de) | 2017-06-29 | 2018-06-15 | Verteiler und synthetisierer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017127020A JP2019012877A (ja) | 2017-06-29 | 2017-06-29 | 分配器および合成器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019012877A true JP2019012877A (ja) | 2019-01-24 |
Family
ID=64740568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017127020A Pending JP2019012877A (ja) | 2017-06-29 | 2017-06-29 | 分配器および合成器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11217871B2 (ja) |
JP (1) | JP2019012877A (ja) |
KR (1) | KR20200016851A (ja) |
CN (1) | CN110809835B (ja) |
DE (1) | DE112018003343T5 (ja) |
WO (1) | WO2019003952A1 (ja) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5317722Y2 (ja) * | 1973-03-01 | 1978-05-12 | ||
JPS5573119A (en) * | 1978-11-27 | 1980-06-02 | Toshiba Corp | Distributing compounder |
JPH02203604A (ja) * | 1989-02-02 | 1990-08-13 | Fujitsu Ltd | 3分岐同相ハイブリッド |
US5021755A (en) * | 1989-11-08 | 1991-06-04 | Radio Frequency Systems, Inc. | N-way signal splitter with isolated outputs |
JPH09321509A (ja) * | 1996-03-26 | 1997-12-12 | Matsushita Electric Ind Co Ltd | 分配器/合成器 |
KR100279490B1 (ko) * | 1996-08-12 | 2001-02-01 | 김덕용 | N-웨이 전력 분배기/합성기 |
JP3811551B2 (ja) | 1997-09-17 | 2006-08-23 | 松下電器産業株式会社 | 高出力電力増幅器 |
JPH11340712A (ja) * | 1998-05-26 | 1999-12-10 | Toshiba Corp | 高周波電力分配器 |
US7164903B1 (en) * | 2003-06-10 | 2007-01-16 | Smiths Interconnect Microwave Components, Inc. | Integrated N-way Wilkinson power divider/combiner |
FI119710B (fi) * | 2004-03-22 | 2009-02-13 | Filtronic Comtek Oy | Pienikohinaisen vahvistinparin tulojärjestely |
JP4056500B2 (ja) | 2004-06-28 | 2008-03-05 | 三菱電機株式会社 | 伝送線路基板および半導体パッケージ |
CN101465457B (zh) * | 2009-01-15 | 2012-11-21 | 电子科技大学 | 一种高功率宽带四路功率分配、合成器 |
US8319583B2 (en) * | 2009-08-24 | 2012-11-27 | Raytheon Company | Multi-layer radial power divider/combiner |
KR101902558B1 (ko) * | 2010-07-02 | 2018-10-01 | 누보트로닉스, 인크. | 3차원 마이크로구조체 |
US8941448B2 (en) | 2011-10-13 | 2015-01-27 | Mediatek Singapore Pte. Ltd. | M-way coupler |
CN103943930B (zh) * | 2014-05-13 | 2016-06-15 | 苏州博海创业微系统有限公司 | 一种ltcc多路平衡功分器 |
CN104051822B (zh) * | 2014-05-28 | 2017-08-25 | 西安电子科技大学 | 一种用于四臂螺旋天线馈电的功分移相器 |
-
2017
- 2017-06-29 JP JP2017127020A patent/JP2019012877A/ja active Pending
-
2018
- 2018-06-15 CN CN201880041741.0A patent/CN110809835B/zh not_active Expired - Fee Related
- 2018-06-15 US US16/626,301 patent/US11217871B2/en active Active
- 2018-06-15 DE DE112018003343.0T patent/DE112018003343T5/de active Pending
- 2018-06-15 WO PCT/JP2018/022857 patent/WO2019003952A1/ja active Application Filing
- 2018-06-15 KR KR1020197035689A patent/KR20200016851A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN110809835B (zh) | 2021-11-19 |
WO2019003952A1 (ja) | 2019-01-03 |
KR20200016851A (ko) | 2020-02-17 |
US11217871B2 (en) | 2022-01-04 |
DE112018003343T5 (de) | 2020-03-05 |
CN110809835A (zh) | 2020-02-18 |
US20200161737A1 (en) | 2020-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6892483B2 (ja) | キャリアアグリゲーション回路、高周波モジュール、および無線装置 | |
JP6512292B2 (ja) | フロントエンドモジュール | |
US20180108990A1 (en) | Combined phase shifter and multi-band antenna network system | |
US20160104934A1 (en) | Antenna, antenna package, and communications module | |
JP6881675B2 (ja) | アンテナモジュール | |
WO2018027539A1 (zh) | 馈电网络 | |
JP5672412B2 (ja) | 複合モジュール | |
US8742981B2 (en) | Microstrip coupler combining transmit-receive signal separation and differential to single ended conversion | |
US10461393B2 (en) | Bidirectional coupler, monitor circuit, and front-end circuit | |
JP6313426B2 (ja) | 回路構成 | |
US11705614B2 (en) | Coupling device and antenna | |
US10164665B2 (en) | HF circuit and HF module | |
CN108183301A (zh) | 一种具有低通滤波功能的小型化威尔金森功分器 | |
CN102945996B (zh) | 多层立体巴伦和平衡/不平衡信号转换网络 | |
WO2015052838A1 (ja) | 減結合回路 | |
WO2018225590A1 (ja) | 高周波モジュール | |
KR101138301B1 (ko) | 메타 재질의 영도 전송선로를 이용한 고 전력 분배기 | |
JP2019012877A (ja) | 分配器および合成器 | |
US9787353B2 (en) | Radio frequency (RF) front-end without signal switches | |
JP4842245B2 (ja) | トリプレクサ回路 | |
CN110739517B (zh) | 一种一分三路单端-平衡式微波滤波功率分配系统 | |
JP2005027184A (ja) | 高周波複合部品 | |
CN216085258U (zh) | 一种低成本紧凑型三频合路器 | |
JP2011188466A (ja) | 多周波二重通信サーキュレータ | |
JP3589446B2 (ja) | 電力増幅器 |