JP5361951B2 - 半導体電力増幅器 - Google Patents

半導体電力増幅器 Download PDF

Info

Publication number
JP5361951B2
JP5361951B2 JP2011135157A JP2011135157A JP5361951B2 JP 5361951 B2 JP5361951 B2 JP 5361951B2 JP 2011135157 A JP2011135157 A JP 2011135157A JP 2011135157 A JP2011135157 A JP 2011135157A JP 5361951 B2 JP5361951 B2 JP 5361951B2
Authority
JP
Japan
Prior art keywords
via hole
inductance
unit
power amplifier
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011135157A
Other languages
English (en)
Other versions
JP2013004786A (ja
Inventor
春揚 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011135157A priority Critical patent/JP5361951B2/ja
Priority to EP12150287.6A priority patent/EP2535935A3/en
Priority to US13/346,037 priority patent/US8710928B2/en
Publication of JP2013004786A publication Critical patent/JP2013004786A/ja
Application granted granted Critical
Publication of JP5361951B2 publication Critical patent/JP5361951B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明の実施形態は、高周波信号を増幅する半導体電力増幅器に関する。
従来、ＭＭＩＣ技術を用いて高出力な半導体電力増幅器を設計する場合、入力信号を分配した後、信号分配数のユニットＦＥＴ（ＦＥＴ：電界効果トランジスタ）を並列・多段接続して増幅し、それを最終的に合波して出力する構成が取られる。このようなユニットＦＥＴを多段にして分岐・増幅を行う増幅器構成は、線形性を良好にしたまま増幅率や出力を大きくすることが可能である。さらに高出力半導体増幅器では、ゲート幅を広くしたい要求からマルチフィンガー構造のユニットＦＥＴが一般的に用いられる（例えば特許文献１参照）。
このようなマルチフィンガー構造のユニットＦＥＴを用いて多段構成の高出力増幅器を設計する場合、大出力を得るために分岐・並列するユニットＦＥＴの数を増加すると、横幅の広いユニットＦＥＴの占める領域が大きくなる上に、信号を分岐・合波するための合分波器や、段間に接続するインピーダンス整合回路などによってさらにチップサイズが大きくなる。
チップサイズを少しでも小さくするために、各ユニットＦＥＴのソース電極上に形成するビアホールを小さくしたり、共通化して接地できるところにビアホールを配置することによりビアホールの数を少なくすることなどが行われる。しかしビアホールの数を少なくすると、接地インダクタンスの上昇や、各ユニットＦＥＴの利得ばらつきが生じ、増幅器全体としてバランスが悪くなるためループ発振などが生じやすくなるという問題がある。
米国特許第５１１１１５７号明細書
本発明が解決しようとする課題は、上記問題を解決し、ビアホールの数を少なくしてもループ発振などの特性劣化が生じにくい半導体電力増幅器を提供することである。
上記課題を達成するために、実施形態の半導体電力増幅器は、ゲートフィンガー電極と接続され、このゲートフィンガー電極長手方向に引き出されるゲート電極と、前記ゲートフィンガー電極に対向して配置されるドレインフィンガー電極と接続され、このドレインフィンガー電極長手方向に引き出されるドレイン電極と、前記ゲートフィンガー電極に対向して配置されるソースフィンガー電極と接続され、このソースフィンガー電極横手方向の両サイドに引き出される２つのソース電極と、を有するユニットＦＥＴと、前記ユニットＦＥＴが、前記ソース電極間を結ぶ略直線方向に複数個並列配置され、隣り合うユニットＦＥＴ間に存在する２つのソース電極の両方を共通して高周波グランド面と接続する第１のインダクタンスを有する第１のビアホールと、隣り合うユニットＦＥＴが存在しない側のソース電極上に配置され、前記高周波グランド面に接続する第２のインダクタンスを有する第２のビアホールと、を有し、前記第１のインダクタンスおよび第２のインダクタンスは、前記複数のユニットＦＥＴの各接地インダクタンスが同一となる値に設定される。
第１の実施形態におけるユニットＦＥＴの構成図である。
(ａ)は、マルチフィンガー型ユニットＦＥＴの例、（ｂ）はその等価回路である。
同実施形態におけるユニットＦＥＴのＡ−Ａ’面の断面図である。 同実施形態におけるユニットＦＥＴの並列駆動においてビアホールを独立して配置した例である。 同実施形態におけるユニットＦＥＴの並列駆動においてビアホールを共通化して配置した例である。 同実施形態における２段４分岐構成の電力増幅器の構成例である。 同実施形態における２段４分岐構成の電力増幅器の等価回路である。 同実施形態におけるユニットＦＥＴのビアホールに付加するインダクタ配線の例である。 第２の実施形態におけるユニットＦＥＴの独立ビアホール直径を小さくした時の例である。 第３の実施形態におけるユニットＦＥＴの共通ビアホール直径を大きくした時の例である。
以下、実施形態について図１から図９を参照しながら詳細に説明する。本実施形態に係るユニットＦＥＴの構成図を図１（ａ）に示し、図１（ｂ）にはその等価回路を示す。また、図２は図１（ａ）に示すＡ−Ａ’面での断面図を示している。本実施形態のユニットＦＥＴは、マルチフィンガー型ＦＥＴであって、半絶縁性半導体基板１０上に形成された活性領域１１上に櫛の歯状に配置された複数のゲートフィンガー電極１２と、このゲートフィンガー電極１２を挟んで対向させた複数のドレインフィンガー電極１３および複数のソースフィンガー電極１４が交互に形成されている。なお、図２ではユニットＦＥＴを構成する活性領域１１の詳細な内部構造については図示していない。
また、複数のゲートフィンガー電極１２を接続し、このゲートフィンガー電極長手方向（ゲート長方向）に引き出されるゲート電極１５、複数のドレインフィンガー電極１３を接続し、ドレインフィンガー電極長手方向に引き出されるドレイン電極１６、複数のソースフィンガー電極１４と接続し、このソースフィンガー電極横手方向の両サイドに引き出される２つのソース電極１７上にビアホール１８が形成される。図２に示すように、半絶縁半導体基板１０に設けたビアホール１８は、ユニットＦＥＴのソース電極１７と、このユニットＦＥＴが実装される高周波グランドとが裏面電極１９で接続される。ビアホール１８は、ビアホールパッド２０とソース電極１７とが接続されており、そのビアホールパッド直径をＷＯとし、裏面電極１９と接続されるビアホール直径をＷＩとする。
このようなビアホール１８は寄生インダクタンスを有しており、図１（ｂ）に示すように、ユニットＦＥＴの各ビアホール１８をそれぞれインダクタンス２１で表すと、ユニットＦＥＴの接地インダクタンスは２つのインダクタンス２１の並列で表される。今、各ビアホール１８のインダクタンス２１を２Ｌとすると、ユニットＦＥＴの接地インダクタンスは、２つのインダクタンス２１（２Ｌ）の並列値となることからＬとなる。
単体のユニットＦＥＴで高出力を得るためには、ゲート長やゲート幅などを大きくする必要があるが、マルチフィンガー型ＦＥＴは、フィンガー数を増やすことで容易に等価的なゲート幅を大きくできるため高周波特性を犠牲にすることなく高出力化できるという利点がある。しかしながら、フィンガー数を増やすとユニットＦＥＴの幅が大きくなる。
入力インピーダンスが高く、高利得が得られるソース接地回路を用いて半導体電力増幅器を構成する場合、このようなマルチフィンガー型ＦＥＴの接地インダクタンスについて、ビアホールの接地点やビアホールの大きさなどを十分考慮する必要がある。ソース電極の接地インダクタンスが大きいとそれに応じて利得が低下することが知られている。また、複数のユニットＦＥＴを同位相で並列駆動する場合に、それぞれのユニットＦＥＴの接地インダクタンスが異なると、利得のばらつきに起因する位相特性が異なり不安定極が発生することからループ発振を起こしやすくなる。
図３は、ユニットＦＥＴの並列駆動において、それぞれのユニットＦＥＴでビアホールを独立して配置した例であり、図４はユニットＦＥＴ間のビアホールを共通化して配置した例である。図３（ａ）で配置するビアホール１８は、図１と同じビアホールパッド直径ＷＯ、ビアホール直径ＷＩ、インダクタンス２Ｌを有するものとする。ここで、このビアホールを標準ビアホールと定義する。この時、図３（ｂ）に示すように、各ユニットＦＥＴの接地インダクタンスはＬとなり、二つのユニットＦＥＴの接地インダクタンスは等しくなる。
また、チップサイズが大きくならないようにユニットＦＥＴ間に配置するビアホール１８を共通化して配置したのが図４（ａ）である。この時、共通化して配置したビアホールを共通ビアホール１８Ｋ、共通化せず独立して配置したビアホールを独立ビアホール１８Ｄとする。共通ビアホール１８Ｋのインダクタンスは、１ユニットＦＥＴ当たりで換算すると、４Ｌとなることから、図４（ｂ）の等価回路に示すように、各ユニットＦＥＴの接地インダクタンスは１．３Ｌとなる。
このように、ユニットＦＥＴの並列駆動数が２つの場合には、各ユニットＦＥＴの接地インダクタンスは等しくなるため、ループ発振については問題を生じないが、利得の減少を生じる。利得の減少を防止するためには、共通ビアホール１８Ｋのインダクタンスの低減が有効である。
すなわち、共通ビアホール１８Ｋのインダクタンスの低減のためには、標準ビアホールのビアホール径ＷＩよりも大きなビアホール径を有するビアホールを配置すればよい。具体的には、インダクタンスがＬとなるようなビアホール径ＷＩを設定することが好ましい。
ビアホールパッド直径ＷＯを一定とする場合には、この直径よりは大きくできないため適宜、ユニットＦＥＴの動作電流値などを勘案してそのビアホール径ＷＩを決定すればよい。ビアホール径ＷＩを大きくすることにより利得の減少をある程度補償できる。
また、利得の減少があってもループ発振の問題が発生しないため、ビアホール径ＷＩの調整はせず利得補償は後段の増幅段で行うようにしてもよい。
図５は、２段４分岐構成の半導体電力増幅器の構成例である。また、図６はその等価回路である。入力端子ＩＮから入力された高周波信号は、分波器ＰＤにて２分岐され２つのユニットＦＥＴ５０ａ、５０ｂで並列に増幅される。各ユニットＦＥＴ５０ａ、５０ｂで増幅された高周波信号は、さらに２分岐されて４つのユニットＦＥＴ５１ａ、５１ｂ、５１ｃ、５１ｄで並列に増幅される。各ユニットＦＥＴ５１ａ、５１ｂ、５１ｃ、５１ｄからの出力される４つの出力信号は、合波器ＰＣで合波されて出力される。また、各ユニットＦＥＴ５０ａ、５０ｂ、５１ａ、５１ｂ、５１ｃ、５１ｄとの信号入出力間には、使用する周波数帯でインピーダンス整合するように、線路、抵抗、インダクタンス、キャパシタンスなどから構成される整合回路ＭＮが挿入される。
図５に示すように、２段目のユニットＦＥＴ５１ａ、５１ｂ、５１ｃ、５１ｄの隣り合うＦＥＴユニット間には共通ビアホール１８Ｋを配置する。したがってユニットＦＥＴ５１ｂ、５１ｃの両端に配置する２つのビアホールは共通ビアホール１８Ｋであり、ユニットＦＥＴ５１ａ、５１ｂについては、片方は独立ビアホールとなり、もう片方は共通ビアホールとなる。
この時、図６に示すように、ユニットＦＥＴ５１ａ、５１ｄの接地インダクタンスは、独立ビアホール１８Ｋのインダクタンス２Ｌと共通ビアホール１８Ｋの１ユニットＦＥＴあたりのインダクタンス４Ｌから求めると１．３Ｌとなる。
一方、ユニットＦＥＴ５１ｂ、５１ｃの接地インダクタンスは２つの共通ビアホール１８Ｋの１ユニットＦＥＴあたりのインダクタンス４Ｌから求めると２Ｌとなる。
このように、並列駆動する各ユニットＦＥＴの接地インダクタンスが異なると、利得および位相特性がばらつき、各ユニットＦＥＴのバランスが悪くなりループ発振する可能性が生じる。
＜第１の実施形態＞
上述のように各ユニットＦＥＴの接地インダクタンスは、使用するビアホール１８のインダクタンスに大きく影響を受ける。半導体電力増幅器としての回路の安定性を高めるためにはビアホール１８のインダクタンスを低減することが求められ、半絶縁性半導体基板１０の厚さを薄くしたり、ビアホール１８のビアホール径ＷＩを大きくすることでインダクタンスの低減は可能である。しかし、物理的なレイアウトなどの関係でビアホール径ＷＩを大きくできない場合には、各ユニットＦＥＴの接地インダクタンスを揃えてループ発振を防止する。
図７は、独立ビアホール１８Ｄと共通ビアホール１８Ｋを有するユニットＦＥＴ５１ａ、５１ｄの構成例である。ユニットＦＥＴ５１ｂ、５１ｃの接地インダクタンスと等しくするために、独立ビアホール１８Ｄとソース電極１７との間に、インダクタ配線７１を加える。
インダクタ配線７１は、ユニットＦＥＴの動作電流量を満足する範囲内で細く設定し、さらにソース電極１７から接地面までのインダクタンンスが２Ｌとなるように線路長を設定することが好ましい。従ってインダクタ配線のインダクタンスは、０．７Ｌであることが好ましい。このように設定されたインダクタ配線７１によって、ユニットＦＥＴ５１ａ、５１ｄの接地インダクタンスは２Ｌとなり、ユニットＦＥＴ５１ｃ、５１ｄと同じ接地インダクタンスになる。
従って、第１の実施形態によれば、２段目のユニットＦＥＴ５１ａ、５１ｂ、５１ｃ、５１ｄのすべての接地インダクタンスが等しくなるため、利得特性、位相特性が等しくなる。このため半導体電力増幅器の安定性が向上しループ発振を防止できる。
＜第２の実施形態＞
図８は、独立ビアホールユニット１８Ｄと共通ビアホールユニット１８Ｋを有するユニットＦＥＴ５１ａ、５１ｄの別の構成例である。ユニットＦＥＴ５１ｂ、５１ｃの接地インダクタンスと等しくするために、標準ビアホール径ＷＩよりも小さいビアホール径ＷＩＳを有する独立ビアホール１８ＤＳを配置する。
独立ビアホール１８ＤＳのビアホール径ＷＩＳは、ユニットＦＥＴの動作電流量を満足する範囲内でインダクタンンスが４Ｌとなるように小さく設定する。このように設定された独立ビアホール１８ＤＳによって、ユニットＦＥＴの接地インダクタンスは、２Ｌとなり、ユニットＦＥＴ５１ｃ、５１ｄと同じ接地インダクタンスになる。
従って、第２の実施形態によれば、２段目のユニットＦＥＴ５１ａ、５１ｂ、５１ｃ、５１ｄのすべての接地インダクタンスが２Ｌと等しくなるため、利得特性、位相特性が等しくなる。このため半導体電力増幅器の安定性が向上しループ発振を防止できる。
さらに、第１の実施形態に加え、インダクタ配線７１を使用しないためチップレイアウトに余裕を持たせることが可能である。また、ビアホールパッド径ＷＯを大きくする必要がないため従来と同じチップレイアウトが可能となる。
＜第３の実施形態＞
図９は、ソース電極１７の両方に共通ビアホールユニット１８Ｋを有するユニットＦＥＴ５１ｂ、５１ｃの構成例である。ユニットＦＥＴ５１ａ、５１ｂ、５１ｃ、５１ｄの接地インダクタンスを等しくするために、標準ビアホール径ＷＩよりも大きいビアホール径ＷＩＬを有する共通ビアホール１８ＫＬを配置する。
共通ビアホール１８ＫＬのビアホール径ＷＩＬは、インダクタンンスがＬとなるように大きくする。このように設定された独立ビアホール１８ＫＬによって、ユニットＦＥＴ５１ａ、５１ｂ、５１ｃ、５１ｄの接地インダクタンスは、すべてＬとなる。
従って、第３実施形態によれば、２段目のユニットＦＥＴ５１ａ、５１ｂ、５１ｃ、５１ｄのすべての接地インダクタンスが等しくなるため、利得特性、位相特性が等しくなり、半導体電力増幅器の安定性が向上し、ループ発振を防止できる。
さらに、第２の実施形態に加え、ビアホールパッド径ＷＯを大きくすることなく、すべてのユニットＦＥＴの接地インダクタンスを低減できるため、安定性を向上させながら利得の向上も得られる。
また、上述の標準ビアホールは、インダクタンスの調整範囲をＬ〜４Ｌまで調整できるようなビアホール径ＷＩとビアホールバッド径ＷＯを有することが好ましい。
また、ビアホールは円形として説明したが必ずしも円形である必要はない。
以上述べた本実施形態によれば、ビアホールの数を少なくしてもループ発振などが生じにくい半導体電力増幅器を提供することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。例えば、分岐数、増幅段数を多くしても適用可能である。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体半絶縁性基板
１１…活性領域
１２…ゲートフィンガー電極
１３…ドレインフィンガー電極
１４…ソースフィンガー電極
１５…ゲート電極
１６…ドレイン電極
１７…ソース配線
１８、１８Ｄ、１８ＤＳ、１８ＫＬ…ビアホール
１９…裏面電極
７１…インダクタ配線

Claims (5)

  1. ゲートフィンガー電極と接続され、このゲートフィンガー電極長手方向に引き出されるゲート電極と、
    前記ゲートフィンガー電極に対向して配置されるドレインフィンガー電極と接続され、このドレインフィンガー電極長手方向に引き出されるドレイン電極と、
    前記ゲートフィンガー電極に対向して配置されるソースフィンガー電極と接続され、このソースフィンガー電極横手方向の両サイドに引き出される２つのソース電極と、
    を有するユニットＦＥＴと、
    前記ユニットＦＥＴが、前記ソース電極間を結ぶ略直線方向に複数個並列配置され、隣り合うユニットＦＥＴ間に存在する２つのソース電極の両方を共通して高周波グランド面と接続する第１のインダクタンスを有する第１のビアホールと、
    隣り合うユニットＦＥＴが存在しない側のソース電極上に配置され、前記高周波グランド面に接続する第２のインダクタンスを有する第２のビアホールと、を有し、
    前記第１のインダクタンスおよび第２のインダクタンスは、前記複数のユニットＦＥＴの各接地インダクタンスが同一となる値に設定される半導体電力増幅器。
  2. 前記第２のビアホールと、この第２のビアホールに接続される前記ソース電極の間に、インダクタ成分を有するインダクタ配線をさらに有する請求項１記載の半導体電力増幅器。
  3. 前記第１のビアホールおよび前記第２のビアホールが同一サイズの標準ビアホール径を有する請求項２記載の半導体電力増幅器。
  4. 前記第1のビアホールが標準ビアホール径を有している場合に、前記第２のビアホールのビアホール径は、前記第1のビアホールのビアホール径に比べて小さく形成される請求項１記載の半導体電力増幅器。
  5. 前記第２のビアホールが標準ビアホール径を有している場合に、前記第１のビアホールのビアホール径は、前記第２のビアホールのビアホール径に比べて大きく形成される請求項１記載の半導体電力増幅器。
JP2011135157A 2011-06-17 2011-06-17 半導体電力増幅器 Expired - Fee Related JP5361951B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011135157A JP5361951B2 (ja) 2011-06-17 2011-06-17 半導体電力増幅器
EP12150287.6A EP2535935A3 (en) 2011-06-17 2012-01-05 Semiconductor power amplifier
US13/346,037 US8710928B2 (en) 2011-06-17 2012-01-09 Semiconductor power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011135157A JP5361951B2 (ja) 2011-06-17 2011-06-17 半導体電力増幅器

Publications (2)

Publication Number Publication Date
JP2013004786A JP2013004786A (ja) 2013-01-07
JP5361951B2 true JP5361951B2 (ja) 2013-12-04

Family

ID=45418594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011135157A Expired - Fee Related JP5361951B2 (ja) 2011-06-17 2011-06-17 半導体電力増幅器

Country Status (3)

Country Link
US (1) US8710928B2 (ja)
EP (1) EP2535935A3 (ja)
JP (1) JP5361951B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103327726A (zh) * 2012-03-19 2013-09-25 鸿富锦精密工业（深圳）有限公司 电子装置及其印刷电路板的布局结构
DE102013209686B3 (de) * 2013-05-24 2014-10-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verstärker
JP6550738B2 (ja) * 2013-12-18 2019-07-31 Tdk株式会社 高周波増幅器
US9209116B1 (en) * 2014-05-23 2015-12-08 Infineon Technologies Ag Semiconductor device package having asymmetric chip mounting area and lead widths
JP6710606B2 (ja) * 2016-08-23 2020-06-17 株式会社村田製作所 高周波増幅器モジュール
JP6923119B2 (ja) 2017-10-24 2021-08-18 住友電工デバイス・イノベーション株式会社 半導体増幅装置
US10629526B1 (en) * 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
US11842996B2 (en) * 2021-11-24 2023-12-12 Nxp Usa, Inc. Transistor with odd-mode oscillation stabilization circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111157A (en) 1991-05-01 1992-05-05 General Electric Company Power amplifier for broad band operation at frequencies above one ghz and at decade watt power levels
JPH11260833A (ja) * 1998-03-16 1999-09-24 Murata Mfg Co Ltd 高出力半導体デバイスおよびその設計方法ならびに半導体集積回路
JP3241022B2 (ja) * 1999-05-25 2001-12-25 日本電気株式会社 電界効果トランジスタ
JP3539391B2 (ja) * 2001-03-15 2004-07-07 株式会社村田製作所 高周波増幅器、高周波モジュール、および通信装置
JP2005026327A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体装置
JP2006074074A (ja) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd 高周波電力増幅器
EP1739736A1 (en) * 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
JP2009232076A (ja) * 2008-03-21 2009-10-08 Mitsubishi Electric Corp 高周波電力増幅器
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device

Also Published As

Publication number Publication date
US20120319778A1 (en) 2012-12-20
EP2535935A2 (en) 2012-12-19
EP2535935A3 (en) 2014-01-01
US8710928B2 (en) 2014-04-29
JP2013004786A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
JP5361951B2 (ja) 半導体電力増幅器
US9543914B2 (en) Doherty amplifier structure
JP4743077B2 (ja) 高周波電力増幅器
US7310019B2 (en) High frequency power amplifier
US7898338B2 (en) High power integrated RF amplifier
JP5361934B2 (ja) 電力増幅器
US9071198B2 (en) Amplifier circuit
JP2011029966A (ja) 半導体装置
US10862434B1 (en) Asymmetric Doherty amplifier with complex combining load matching circuit
JP2012049909A (ja) 広帯域電力増幅器
TWI475800B (zh) 改良低頻率效率和雜訊指數之修改式分散放大器
US6815740B2 (en) Gate feed structure for reduced size field effect transistors
US20220020873A1 (en) Monolithic semiconductor device and hybrid semiconductor device
JP5239905B2 (ja) 高周波増幅器
US10230338B2 (en) High-frequency amplifier module
US9503035B2 (en) High-frequency amplifier
JP2008236354A (ja) 増幅器
WO2022208879A1 (ja) ドハティ増幅器
JP2008042625A (ja) 半導体増幅装置
JP2006025405A (ja) 接続回路装置
KR20100009847A (ko) 고주파 전력 증폭기
JP2023001705A (ja) ドハティ増幅器
JP2023072500A (ja) 増幅回路
JP2005045413A (ja) 低雑音増幅回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

LAPS Cancellation because of no payment of annual fees