DE10324069B4 - Schaltungsanordnung und Verfahren zur leitenden Verbindung von Kontaktflecken bei Halbleiterchips - Google Patents

Schaltungsanordnung und Verfahren zur leitenden Verbindung von Kontaktflecken bei Halbleiterchips Download PDF

Info

Publication number
DE10324069B4
DE10324069B4 DE10324069A DE10324069A DE10324069B4 DE 10324069 B4 DE10324069 B4 DE 10324069B4 DE 10324069 A DE10324069 A DE 10324069A DE 10324069 A DE10324069 A DE 10324069A DE 10324069 B4 DE10324069 B4 DE 10324069B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
bonding wires
angled
bent
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10324069A
Other languages
English (en)
Other versions
DE10324069A1 (de
Inventor
Xaver Schlögel
Ralf Otremba
Josef März
Stanley Job Doraisamy
Ping-Ling Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10324069A priority Critical patent/DE10324069B4/de
Publication of DE10324069A1 publication Critical patent/DE10324069A1/de
Application granted granted Critical
Publication of DE10324069B4 publication Critical patent/DE10324069B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49426—Wedge bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Schaltungsanordnung zur leitenden Verbindung von Kontaktflecken (11) auf der Vorderseite eines ersten Halbleiterchips (10) mit Montageanschlüssen (12) oder mit auf einem weiteren Halbleiterchip befindlichen Kontaktflecken durch mehrere Bonddrähte (1, 2, 3), wobei mindestens zwei Bonddrähte (1, 2, 3) übereinander auf einem jeweiligen Kontaktfleck (11) des ersten Halbleiterchips (10) angeordnet und damit kontaktiert sind, und eine übereinander liegende Kontaktierung (BU) mit dem jeweiligen Kontaktfleck (11) des ersten Halbleiterchips (10) aufweisen, wobei in ebener Projektion auf die Chipvorderseite gesehen ein erster Bonddraht (1 oder 2) geradlinig geführt ist und der erste Bonddraht (1 oder 2) und wenigstens ein weiterer Bonddraht auf demselben Montageanschluss (12) oder demselben Kontaktfleck des weiteren Halbleiterchips nebeneinander liegend kontaktiert sind, dadurch gekennzeichnet, dass der wenigstens eine weitere Bonddraht (1, 2, 3) in ebener Projektion auf die Chipvorderseite gesehen abgebogen und/oder abgewinkelt zu ein und demselben Montageanschluss (12) oder zu ein und demselben Kontaktfleck des weiteren Halbleiterchips geführt...

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zur leitenden Verbindung von Kontaktflecken auf der Vorderseite eines ersten Halbleiterchips mit Montageanschlüssen oder mit auf einem weiteren Halbleiterchip befindlichen Kontaktflecken durch mehrere Bonddrähte, wobei mindestens zwei Bonddrähte übereinander auf einem jeweiligen Kontaktfleck des ersten Halbleiterchips angeordnet und damit kontaktiert sind, sowie ein derartiges Verbindungsverfahren.
  • Eine Schaltungsanordnung und ein Verbindungsverfahren dieser Art sind zum Beispiel in JP 10152710 A (Patent Abstract of Japan) beschrieben.
  • In einem Großteil der Leistungshalbleiter werden heute die elektrischen Ströme mittels Bonddrähten von der Chipvorderseite zu den Montageanschlüssen bzw. zu Kontaktflecken oder Kontaktinseln auf anderen Chipvorderseiten transportiert. Dabei beschränkt meistens der Gesamtquerschnitt dieser Bonddrähte die maximale Stromtragefähigkeit des gesamten Bauteils. In JP 2000 082721-A werden in einem MOSFET Leistungshalbleiterelement statt Aluminiumbonddrähten Kupferbügel verwendet, die die Stromtragefähigkeit erhöhen. Die Kupferbügel haben aber den Nachteil, dass sie für jede Chipfläche speziell entworfen werden müssen und außerdem in der Prozessführung deutlich teurer als eine vergleichbare Anzahl von Bonddrähten sind. EP-A-0 265 927, JP-06005647-A, JP-01048438-A, JP-63244633 A und die eingangs genannte JP-10125710-A beschreiben Anordnungen von mehreren zum Teil übereinander angeordneten Bonddrähten auf einer Chipvorderseite bzw. einem Montageanschluss. Die Bonddrähte bestehen hier aus Gold. In diesen Druckschriften wird aber bei der Führung und Kontaktierung der Goldbonddrähte die Gehäuse bzw. Modulhöhe nicht berücksichtigt, da die beschriebenen Bonddrähte mit 20 – 50 μm gegenüber Aluminiumbonddrähten mit 50 – 600 μm sehr dünn sind. Bei den hier in Frage kommenden Leistungshalbleitern mit Aluminiumbonddrähten ist die Gehäuse- bzw. Modulhöhe ausschlaggebend für die Realisierung von mehreren übereinander angeordneten Bonddrähten.
    •
  • Es ist Aufgabe der Erfindung, eine eingangs erwähnte gattungsgemäße Schaltungsanordnung sowie ein entsprechendes Verbindungsverfahren so zu ermöglichen, dass die Stromtragfähigkeit der Halbleiterchips erhöht und gleichzeitig die Raumnutzung in Gehäusen bzw. Modulen unter Einhaltung der geforderten maximalen Loophöhe optimiert werden kann.
  • Diese Aufgabe wird anspruchsgemäß gelöst.
  • Die obige Aufgabe wird erfindungsgemäß erst durch eine Schaltungsanordnung zur leitenden Verbindung von Kontaktflecken auf der Vorderseite eines ersten Halbleiterchips mit Montageanschlüssen oder mit auf einem weiteren Halbleiterchip befindlichen Kontaktflecken durch mehrere Bonddrähte, wobei mindestens zwei Bonddrähte übereinander auf einem jeweiligen Kontaktfleck des ersten Halbleiterchips angeordnet und damit kontaktiert sind, und eine übereinander liegende Kontaktierung mit dem jeweiligen Kontaktfleck des ersten Halbleiterchips aufweisen, wobei in ebener Projektion auf die Chipvorderseite gesehen ein erster Bonddraht geradlinig geführt ist und der erste Bonddraht und wenigstens ein weiterer Bonddraht auf demselben Montageanschluss oder demselben Kontaktfleck des weiteren Halbleiterchips nebeneinander liegend kontaktiert sind, dadurch gekennzeichnet, dass der wenigstens eine weitere Bonddraht in ebener Projektion auf die Chipvorderseite gesehen abgebogen und/oder abgewinkelt zu ein und demselben Montageanschluss oder zu ein und demselben Kontaktfleck des weiteren Halbleiterchips geführt ist. Bei dieser Methode kann zum Beispiel der erste (unterste) Bonddraht geradlinig und ein zweiter und gegebenenfalls dritter Bonddraht abgewinkelt zum Montageanschluss bzw. Kontaktfleck des weiteren Halbleiterchips geführt und dort räumlich getrennt abgesetzt werden.
  • Alternativ kann aber auch der erste Bonddraht abgewinkelt werden und ein zweiter Bonddraht direkt (geradlinig) verbunden werden. In beiden Fällen ragen die Bonddrähte trotz der Wedge-auf-Wedge-Montage auf der Chipvorderseite nicht über die Gehäuse- bzw. Modulhöhe hinaus.
  • Die Erfindung bezieht sich demnach generell auf mehrere übereinander angeordnete Bonddrahtkontakte auf einem Kontaktfleck eines Halbleiterchips, wobei zur optimierten Raumnutzung in Gehäusen bzw. Modulen die zueinander gehörenden Bonddrähte nicht übereinander sondern nebeneinander geführt und räumlich getrennt auf dem Gegenkontakt, zum Beispiel einem Montageanschluss abgesetzt werden.
  • In einem bevorzugten Ausführungsbeispiel sind die abgebogenen bzw. abgewinkelten Bonddrähte S-förmig abgebogen oder abgewinkelt. Bei mehreren, zum Beispiel zwei abgebogenen bzw. abgewinkelten Bonddrähten sind diese entgegengesetzt zueinander S-förmig abgebogen bzw. abgewinkelt.
  • Bevorzugt dient als Material für die Bonddrähte Aluminium.
  • Bevorzugt wird das erfindungsgemäße Verbindungsverfahren bei Leistungshalbleiterchips angewendet.
    •
  • Die obigen und weitere vorteilhafte Merkmale einer erfindungsgemäßen Schaltungsanordnung und eines erfindungsgemäßen Verbindungsverfahrens werden in der nachfolgenden Beschreibung mehrerer beispielhaft bei einem Leistungshalbleiterchip angewendeter Ausführungsbeispiele bezogen auf die Zeichnungsfiguren näher beschrieben. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1 eine schematische Draufsicht auf die Vorderseite eines Leistungshalbleiterchips mit einem Verbin dungsabschnitt gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 2 eine schematische Draufsicht auf die Vorderseite eines Leistungshalbleiterchips mit einem Verbindungsabschnitt gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 3 eine schematische Draufsicht auf die Vorderseite eines Leistungshalbleiterchips mit einem Verbindungsabschnitt gemäß einem dritten Ausführungsbeispiel der Erfindung; und
  • 4 eine schematische perspektivische Darstellung des in 3 gezeigten dritten Ausführungsbeispiels der Erfindung.
  • In 1, die eine schematische ebene Draufsicht auf einen Verbindungsabschnitt eines mit 10 bezeichneten Leistungshalbleiterchip zeigt, ist ein Kontaktfleck 11 desselben durch Wedge-Bonding mit zwei übereinander angeordneten Bonddrähten 1 und 2 jeweils aus Aluminium verbunden. Ein erster oder unterer Bonddraht 1 ist direkt bzw. geradlinig zu einem Montageanschluss 12 geführt, während ein darüber liegender S-förmig abgewinkelter Bonddraht 2 zum selben Montageanschluss 12 geführt ist. Auf dem Mongateanschluss 12 sind beide Bonddrähte 1 und 2 räumlich getrennt abgesetzt und nebeneinander mit dem Montageanschluss 12 durch Wedge-Bonding verbunden.
  • Die schematische Draufsicht in 2 zeigt gegenüber 1 die umgekehrte Anordnung zweier Bonddrähte 1 und 2 auf einem Kontaktfleck 11 eines Leistungshalbleiterchips 10. Dabei ist der erste bzw. unterste Bonddraht 1 S-förmig abgewinkelt, und der zweite bzw. obere Bonddraht 2 geradlinig bzw. direkt zum Montageanschluss 12 geführt, abgesetzt und wo die Bonddrähte 1 und 2 räumlich getrennt voneinander durch Wedge-Bonding kontaktiert sind.
  • 3 schließlich zeigt ein drittes Ausführungsbeispiel, bei dem drei Bonddrähte 1, 2 und 3 übereinander durch Wedge-Bonding mit einem Kontaktfleck 11 eines Leistungshalbleiterchips 10 kontaktiert und räumlich getrennt nebeneinander auf einem zugehörigen Montageanschluss 12 abgesetzt und durch Wedge-Bonding kontaktiert sind. Wie gezeigt ist bei dem Ausführungsbeispiel der 3 der unterste Bonddraht 1 direkt bzw. geradlinig zum Montageanschluss 12 geführt, während die darüber liegenden Bonddrähte 2 und 3 entgegengesetzt zueinander S-förmig abgebogen bzw. abgewinkelt sind.
  • 4 zeigt die zuletzt beschriebene Anordnung dreier gemeinsam kontaktierter elektrisch paralleler Bonddrähte 1, 2 und 3 des in 3 gezeigten dritten Ausführungsbeispiels in schematischer perspektivischer Darstellung. Auf dem Kontaktfleck 11 des Leistungshalbleiterchips 10 zeigt BU die durch Wedge-Bonding übereinander liegende Kontaktierung der drei Bonddrähte, während auf dem zugehörigen Montageanschluss 12 mit BN die räumlich getrennte nebeneinander liegende durch Wedge-Bonding erfolgte Kontaktierung der anderen Enden der Bonddrähte 1, 2 und 3 dargestellt ist.
  • Bei den oben beschriebenen und in den 1 bis 4 gezeigten Ausführungsbeispielen der erfindungsgemäßen Schaltungsanordnung werden die auf dem Kontaktfleck 11 auf der Vorderseite des Chips 10 übereinander angeordneten Bonddrähte zum einen direkt bzw. geradlinig geführt und zum andern S-förmig abgebogen bzw. abgewinkelt verbunden, um die maximale Loophöhe nicht zu verletzen. In 4 bezeichnet der Pfeil LH die durch das erfindungsgemäße Verbindungsverfahren erreichte Loophöhe, die bei TO220/TO263 Gehäusen kleiner als 1000 μm, bei TO218 in Gehäusen kleiner als 1200 μm ist und bei TO251/252 Gehäusen zwischen 150 und 650 μm liegt.
  • Um die Bonddrähte auf der Chipvorderseite übereinander anordnen zu können und dabei die Montagebedingungen, insbesondere die Gehäuse- bzw. Modulhöhe ausgedrückt durch die Loophöhe LH zu erfüllen, ist eine erfindungsgemäße Prozessführung notwendig. Diese Prozessführung beinhaltet folgende Schritte (siehe 1).
    • a) Wedge-Kontakt des ersten Bonddrahts 1 auf der Chipvorderseite, das heißt auf dem entsprechenden Kontaktfleck 11;
    • b) direkte (geradlinige) Verbindung des ersten Bonddrahts 1 zwischen dem Kontaktfleck 11 der Chipvorderseite und dem entsprechenden Montageanschluss 12 (zum Beispiel Gehäusebeinchen);
    • c) Wedge-Kontakt des ersten Bonddrahts auf dem Montageanschluss 12;
    • d) Wedge-Kontakt des zweiten Bonddrahts 2 auf dem Wedge-Kontakt des ersten Bonddrahts 1 auf der Chipvorderseite;
    • e) abgewinkelte Führung des zweiten Bonddrahts 2 zwischen Chipvorderseite und Montageanschluss 12;
    • f) Wedge-Kontakt des zweiten Bonddrahts 2 auf dem Montageanschluss 12 in räumlich abgesetzter Anordnung zu dem daneben liegenden Wedge-Kontakt des ersten Bonddrahts 1.
  • Alternativ kann, wie anhand der 2 veranschaulicht und oben ausgeführt, auch der erste Bonddraht 1 abgewinkelt und der zweite Bonddraht direkt oder geradlinig verbunden werden. In beiden Fällen ragen die Bonddrähte trotz der Wedge-auf-Wedge-Montage auf der Chipvorderseite nicht über die Gehäuse- bzw. Modulhöhe hinaus, da sie auf dem Montageanschluss 12 nebeneinander abgesetzt sind.
  • Bei dem in 3 veranschaulichten Ausführungsbeispiel werden sogar drei Bonddrähte auf der Chipvorderseite, das heißt auf dem entsprechenden Kontaktfleck 11 übereinander durch Wedge-Bonding verbunden, und dann auf dem entsprechenden Montageanschluss 12 räumlich getrennt abgesetzt. Auch in diesem Fall ist, wie anhand der 4 schematisch veranschaulicht wurde, die maximale Loophöhe nicht überschritten. Durch die mit dem erfindungsgemäßen Verbindungsverfahren erzielte erhöhte Anzahl von Bonddrähten kann die Stromtragfähigkeit in Verbindung mit größerer Montageflexibilität und deutlichem Kostenvorteil erhöht werden.
    • 1, 2, 3
    Bonddrähte
    10
    Halbleiterchip
    11
    Kontaktfleck
    12
    Montageanschluss (Gehäusebeinchen)
    BN
    Wedge-Bondierung nebeneinander
    BU
    Wedge-Bondierung übereinander
    LH
    Loop-Höhe

Claims (14)

  1. Schaltungsanordnung zur leitenden Verbindung von Kontaktflecken (11) auf der Vorderseite eines ersten Halbleiterchips (10) mit Montageanschlüssen (12) oder mit auf einem weiteren Halbleiterchip befindlichen Kontaktflecken durch mehrere Bonddrähte (1, 2, 3), wobei mindestens zwei Bonddrähte (1, 2, 3) übereinander auf einem jeweiligen Kontaktfleck (11) des ersten Halbleiterchips (10) angeordnet und damit kontaktiert sind, und eine übereinander liegende Kontaktierung (BU) mit dem jeweiligen Kontaktfleck (11) des ersten Halbleiterchips (10) aufweisen, wobei in ebener Projektion auf die Chipvorderseite gesehen ein erster Bonddraht (1 oder 2) geradlinig geführt ist und der erste Bonddraht (1 oder 2) und wenigstens ein weiterer Bonddraht auf demselben Montageanschluss (12) oder demselben Kontaktfleck des weiteren Halbleiterchips nebeneinander liegend kontaktiert sind, dadurch gekennzeichnet, dass der wenigstens eine weitere Bonddraht (1, 2, 3) in ebener Projektion auf die Chipvorderseite gesehen abgebogen und/oder abgewinkelt zu ein und demselben Montageanschluss (12) oder zu ein und demselben Kontaktfleck des weiteren Halbleiterchips geführt ist.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass von drei übereinander auf einem Kontaktfleck des ersten Halbleiterchips (10) angeordneten Bonddrähten (1, 2, 3) ein Bonddraht (1) geradlinig und zwei Bonddrähte abgebogen und/oder abgewinkelt zum Montageanschluss (12) oder zum Kontaktfleck geführt sind.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die abgebogenen und/oder abgewinkelten Bonddrähte (1, 2, 3) S-förmig abgebogen und/oder abgewinkelt sind.
  4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass zwei abgebogene und/oder abgewinkelte Bonddrähte (2, 3) jeweils entgegengesetzt zueinander abgebogen und/oder abgewinkelt sind.
  5. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontakte der Bonddrähte (1, 2, 3) auf den Kontaktflecken oder den Montageanschlüssen Wedge-Bond-Kontakte sind.
  6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Bonddrähte (1, 2, 3) aus Aluminium bestehen.
  7. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Halbleiterchip (10) ein Leistungshalbleiterchip ist.
  8. Verfahren zur leitenden Verbindung von Kontaktflecken (11) auf der Vorderseite eines ersten Halbleiterchips (10) mit Montageanschlüssen (12) oder mit auf einem weiteren Halbleiterchip befindlichen Kontaktflecken durch mehrere Bonddrähte (1, 2, 3), wobei mindestens zwei Bonddrähte (1, 2, 3) übereinander auf einem jeweiligen Kontaktfleck (31) des ersten Halbleiterchips (10) angeordnet und dort übereinander liegend kontaktiert werden, wobei in ebener Projektion auf die Chipvorderseite gesehen ein erster Bonddraht (1 oder 2) geradlinig geführt wird und der erste Bonddraht (1 oder 2) und wenigstens ein weiterer Bonddraht nebeneinander liegend auf demselben Montageanschluss (12) oder demselben Kontaktfleck des weiteren Halbleiterchips kontaktiert werden, dadurch gekennzeichnet, dass der wenigstens eine weitere Bonddraht (1, 2, 3) in ebener Projektion auf die Chipvorderseite gesehen abgebogen und/oder abgewinkelt zu ein und demselben Montageanschluss (12) oder zu ein und demselben Kontaktfleck des weiteren Halbleiterchips geführt wird.
  9. Verbindungsverfahren nach Anspruch 8, dadurch gekennzeichnet, dass die abgebogenen und/oder abgewinkelten Bonddrähte (1, 2, 3) S-förmig abgebogen und/oder abgewinkelt werden.
  10. Verbindungsverfahren nach Anspruch 8, dadurch gekennzeichnet, dass, falls zwei abgebogene und/oder abgewinkelte Bonddrähte (2, 3) zusätzlich zu einem geradlinigen Bonddraht (1) kontaktiert werden, die abgebogenen und/oder abgewinkelten Bonddrähte (2, 3) jeweils entgegengesetzt zueinander abgebogen bzw. abgewinkelt werden.
  11. Verbindungsverfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Bonddrähte (1, 2, 3) durch Wedge-Bonding mit dem jeweiligen Kontaktfleck und/oder dem Montageanschluss verbunden werden.
  12. Verbindungsverfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die Bonddrähte aus Aluminium bestehen.
  13. Verbindungsverfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass der erste Halbleiterchip (10) ein Leistungshalbleiterchip ist.
  14. Verbindungsverfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass die Bonddrähte so abgewinkelt und/oder gebogen und kontaktiert werden, dass sie eine maximale Loophöhe (LH) in einem Gehäuse des Halbleiterchips einhalten.
DE10324069A 2003-05-27 2003-05-27 Schaltungsanordnung und Verfahren zur leitenden Verbindung von Kontaktflecken bei Halbleiterchips Expired - Fee Related DE10324069B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10324069A DE10324069B4 (de) 2003-05-27 2003-05-27 Schaltungsanordnung und Verfahren zur leitenden Verbindung von Kontaktflecken bei Halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10324069A DE10324069B4 (de) 2003-05-27 2003-05-27 Schaltungsanordnung und Verfahren zur leitenden Verbindung von Kontaktflecken bei Halbleiterchips

Publications (2)

Publication Number Publication Date
DE10324069A1 DE10324069A1 (de) 2004-12-23
DE10324069B4 true DE10324069B4 (de) 2005-06-23

Family

ID=33482216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324069A Expired - Fee Related DE10324069B4 (de) 2003-05-27 2003-05-27 Schaltungsanordnung und Verfahren zur leitenden Verbindung von Kontaktflecken bei Halbleiterchips

Country Status (1)

Country Link
DE (1) DE10324069B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2277196A1 (de) * 2008-05-09 2011-01-26 Robert Bosch GmbH Elektrische bondverbindungsanordnung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005006333B4 (de) * 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0265927A2 (de) * 1986-10-31 1988-05-04 Hitachi, Ltd. Verfahren zum Stapelverbinden von Drähten
JPS63244633A (ja) * 1987-03-31 1988-10-12 Oki Electric Ind Co Ltd ワイヤボンデイング方法
JPS6448438A (en) * 1987-08-19 1989-02-22 Hitachi Ltd Wire bonding method
JPH065647A (ja) * 1992-06-24 1994-01-14 Nec Kyushu Ltd 半導体装置
JPH10125710A (ja) * 1996-10-18 1998-05-15 Sanken Electric Co Ltd ワイヤボンディング方法
DE19752196C1 (de) * 1997-11-25 1999-02-11 Siemens Ag Halbleiterbauelement mit definiertem Verhalten bei einem Ausfall und Verfahren zur Herstellung eines solchen
JPH11307568A (ja) * 1998-04-22 1999-11-05 Nissan Motor Co Ltd 半導体装置及びその製造に使用されるボンディング方法
JP2000082721A (ja) * 1999-09-10 2000-03-21 Hitachi Ltd 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0265927A2 (de) * 1986-10-31 1988-05-04 Hitachi, Ltd. Verfahren zum Stapelverbinden von Drähten
JPS63244633A (ja) * 1987-03-31 1988-10-12 Oki Electric Ind Co Ltd ワイヤボンデイング方法
JPS6448438A (en) * 1987-08-19 1989-02-22 Hitachi Ltd Wire bonding method
JPH065647A (ja) * 1992-06-24 1994-01-14 Nec Kyushu Ltd 半導体装置
JPH10125710A (ja) * 1996-10-18 1998-05-15 Sanken Electric Co Ltd ワイヤボンディング方法
DE19752196C1 (de) * 1997-11-25 1999-02-11 Siemens Ag Halbleiterbauelement mit definiertem Verhalten bei einem Ausfall und Verfahren zur Herstellung eines solchen
JPH11307568A (ja) * 1998-04-22 1999-11-05 Nissan Motor Co Ltd 半導体装置及びその製造に使用されるボンディング方法
JP2000082721A (ja) * 1999-09-10 2000-03-21 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2277196A1 (de) * 2008-05-09 2011-01-26 Robert Bosch GmbH Elektrische bondverbindungsanordnung

Also Published As

Publication number Publication date
DE10324069A1 (de) 2004-12-23

Similar Documents

Publication Publication Date Title
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
DE10306643A1 (de) Druckkontaktierung für ein Leistungshalbleitermodul
DE19522172C1 (de) Leistungs-Halbleitermodul mit Anschlußstiften
EP1318545A1 (de) Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul
DE10352671A1 (de) Leistungsmodul
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
EP3066618B1 (de) Ic-modul für unterschiedliche verbindungstechniken
DE60315954T2 (de) Laminierte kontakte in sockel
DE10324069B4 (de) Schaltungsanordnung und Verfahren zur leitenden Verbindung von Kontaktflecken bei Halbleiterchips
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
EP1501127A2 (de) Leistungshalbleitermodul mit biegesteifer Grundplatte
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE10334426A1 (de) Halbleitervorrichtung
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE102016209604B4 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
EP3676869B1 (de) Halbleiterbauelement und kontaktieranordnung mit einem halbleiterbauelement und einer leiterplatte
EP1031042B1 (de) Vorrichtung zum prüfen von leiterplatten
DE102014107271B4 (de) Halbleitermodul
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
WO2001088982A2 (de) Gehäuseeinrichtung und darin zu verwendendes kontaktelement
DE202008004035U1 (de) Verteilereinrichtung einer Telekommunikationsanlage sowie Verteilerleiste einer Verteilereinrichtung
DE10235007A1 (de) Halbleitervorrichtung mit einem Halbleiterchip und einem Leitersubstrat, die miteinander über Kontaktierungsflächen und Leiterbahnen verbunden sind, ohne dass die Kontaktierungsflächen kurzgeschlossen sind
DE10063251B4 (de) Kontaktanordnung zur Verbindung eines Steckers mit hoher Kontaktdichte mit einer Leiterplatte
DE202014003171U1 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee