CN103985698A - 具有嵌入式滤波器的多层电子结构 - Google Patents

具有嵌入式滤波器的多层电子结构 Download PDF

Info

Publication number
CN103985698A
CN103985698A CN201410029604.9A CN201410029604A CN103985698A CN 103985698 A CN103985698 A CN 103985698A CN 201410029604 A CN201410029604 A CN 201410029604A CN 103985698 A CN103985698 A CN 103985698A
Authority
CN
China
Prior art keywords
layer
copper
inductor
capacitor
composite electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410029604.9A
Other languages
English (en)
Other versions
CN103985698B (zh
Inventor
卓尔·赫尔维茨
黄士辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co Ltd
Original Assignee
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Publication of CN103985698A publication Critical patent/CN103985698A/zh
Application granted granted Critical
Publication of CN103985698B publication Critical patent/CN103985698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

具有嵌入式滤波器的多层电子结构。一种复合电子结构，包括至少一个特征层和至少一个相邻的通孔层，所述层在X-Y平面延伸并具有高度z，其中所述结构包括至少一个电感器和与所述至少一个电感器串联或并联耦合的至少一个电容器以提供至少一个滤波器；所述至少一个电容器夹在所述至少一个特征层和在所述至少一个相邻的通孔层中的至少一个通孔之间，使得所述至少一个通孔直立在所述至少一个电容器上，并且所述第一特征层和所述相邻的通孔层中的至少其一包括在X-Y平面内延伸的至少一个电感器。

Description

具有嵌入式滤波器的多层电子结构
技术领域
本发明涉及无源元件例如滤波器，还涉及具有嵌入式滤波器等的多层互连结构。 
背景技术
在对于越来越复杂的电子元件的小型化需求越来越大的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。这已经导致要求支撑结构如IC基板和IC插件具有通过介电材料彼此电绝缘的高密度的多个导电层和通孔。 
这种支撑结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平整度、散热性好和有竞争力的单价。 
在实现这些要求的各种途径中，一种广泛实施的创建层间互连通孔的制造技术是采用激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，所述金属层用于后续填充金属，通常是铜，该金属通过镀覆技术沉积在其中。这种成孔方法有时也被称为“钻填”，由此产生的通孔可称为“钻填通孔”。 
但是，钻填通孔方法存在大量缺点。因为每个通孔需要单独钻孔，所以生产率受限，并且制造复杂的多通孔IC基板和插件的成本变得高昂。在大型阵列中，通过钻填方法难以生产出高密度和高品质的、彼此紧密相邻且具有不同的尺寸和形状的通孔。此外，激光钻出的通孔具有穿过介电材料厚度的粗糙侧壁和内向锥度。该锥度减小了通孔的有效直径。特别是在超小通孔直径的情况下，也可能对于在先的导电金属层的电接触产生不利影响，由此导致可靠性问题。而且，在被钻的电介质是包括聚合物基质中的玻璃或陶瓷纤维的复合材料时，侧壁特别粗糙，并且这种粗糙度可能会产生附加的杂散电感。 
钻出的通孔的填充过程通常是通过铜电镀来完成的。电镀沉积技术会导 致凹痕，其中在通孔顶部出现小坑。或者，当通孔通道被填充超过其容纳量的铜时，可能造成溢出，从而产生突出超过周围材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件时所需的后续上下堆叠通孔时造成困难。此外，应该认识到，大的通孔通道难以均匀填充，特别是在其位于插件或IC基板设计的同一互连层内的小通孔附近时。 
虽然可接受的尺寸范围和可靠性正在随着时间的推移而改善，但是上文所述的缺点是钻填技术的内在缺陷，并且会限制可制造的通孔的尺寸范围。还应该注意的是，激光钻孔是制造圆形通孔通道的最好方法。虽然理论上可以通过激光铣削制造狭缝形状的通孔通道，但是，实际上可制造的钻填通孔的几何形状范围比较有限，并且在给定支撑结构中的通孔通常是圆柱形的并且形状基本相同。 
通过钻填工艺制造通孔是昂贵的，并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。 
在复合介电材料中激光钻出的通孔实际上被限制在60×10-6m（60微米）直径，并且由于所涉及的烧蚀过程以及所钻的复合材料的性质，甚至因此而遭受到显著的锥度形状以及粗糙侧壁的不利影响。 
除了上文所述的激光钻孔的其它限制外，钻填技术的另一限制在于难以在同一层中产生不同直径的通孔，这是因为当钻出不同尺寸的通孔通道并随后用金属填充以制造不同尺寸通孔时，通孔通道的填充速率不同。因此，作为钻填技术的特征性的凹痕或溢出的典型问题被恶化，因为不可能对不同尺寸通孔同时优化沉积技术。 
克服钻填方法的许多缺点的可选解决方案是利用又称为“图案镀覆（pattern plating）”的技术，通过将铜或其它金属沉积到在光刻胶中形成的图案内来制造通孔。 
在图案镀覆中，首先沉积种子层。然后在其上沉积光刻胶层，随后曝光形成图案，并且选择性移除该图案以制成暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周围层压通常为聚合物浸渍玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺来平坦化所述介电材料，并移除一部分以暴露出所述通孔柱顶部，从而允许由此导电接地，用于在其上形成下一金属层。可在其上通过重复该过程来沉积后续的金属导体层和通孔柱，以形成所需的多层结构。 
在一个替代但紧密关联的技术即下文所称的“面板镀覆（panel plating）”中，将连续的金属层或合金层沉积到基板上。在基板顶部沉积光刻胶层，并在其中显影出图案。剥除显影光刻胶的图案，选择性地暴露出其下的金属，该金属可随后被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。 
在剥除未显影的光刻胶后，可以在所述直立的铜特征结构和/或通孔柱上及其周围层压介电材料，如聚合物浸渍玻璃纤维毡。在平坦化后，可以通过重复上述过程在其上沉积后续的金属导体层和通孔柱以构建所需的多层结构。 
通过上述图案镀覆或面板镀覆方法创建的通孔层通常被称为铜制“通孔柱”和特征层。 
应该认识到，微电子演化的一般推动力涉及制造更小、更薄、更轻和更大功率的高可靠性产品。使用厚且有芯的互连不能得到超轻薄的产品。为了在互连IC基板或“插件”中形成更高密度的结构，需要具有甚至更小连接的更多层。事实上，有时希望在彼此的顶部上堆叠元件。 
如果在铜或其它合适的牺牲基板上沉积镀覆层压结构，则可以蚀刻掉基板，留下独立的无芯层压结构。可以在预先附着在牺牲基板上的侧面上沉积其它层，由此能够形成双面积层，从而最大限度地减少翘曲并有助于实现平坦化。 
一种制造高密度互连的灵活技术是构建由在介电基质中的金属通孔或特征结构构成的图案或面板镀覆多层结构。所述金属可以是铜，所述电介质可以是纤维增强聚合物，通常使用的是具有高玻璃化转变温度（Tg）的聚合物，例如聚酰亚胺。这些互连可以是有芯的或无芯的，并可包括用于堆叠元件的空腔。它们可具有奇数或偶数层。实现技术描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的现有专利中。 
例如，赫尔维茨（Hurwitz）等人的题为“先进多层无芯支撑结构及其制造方法（Advanced multilayer coreless support structures and method for their fabrication）”的美国专利US7,682,972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的前体。该方法包括以下步骤：在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，随后端接通孔来形成。该公报通过引用全文并 入本文。 
赫尔维茨（Hurwitz）等人的题为“用于芯片封装的无芯空腔基板及其制造方法（Coreless cavity substrates for chip packaging and their fabrication）”的美国专利US7,669,320描述了一种制造IC支撑体的方法，所述IC支撑体用于支撑与第二IC芯片串联的第一IC芯片；所述IC支撑体包括在绝缘周围材料中的铜特征结构和通孔的交替层的堆叠，所述第一IC芯片可粘合至所述IC支撑体，所述第二IC芯片可粘合在所述IC支撑体内部的空腔中，其中所述空腔是通过蚀刻掉铜基座和选择性蚀刻掉累积的铜而形成的。该公报通过引用全文并入本文。 
赫尔维茨（Hurwitz）等人的题为“集成电路支撑结构及其制造方法（integrated circuit support structures and their fabrication）”的美国专利US7,635,641描述了一种制造电子基板的方法，包括以下步骤：(A)选择第一基础层；(B)将蚀刻阻挡层沉积到所述第一基础层上；(C)形成交替的导电层和绝缘层的第一半堆叠体，所述导电层通过贯穿绝缘层的通孔而互连；(D)将第二基础层施加到所述第一半堆叠体上；(E)将光刻胶保护涂层施加到第二基础层上；(F)蚀刻掉所述第一基础层；(G)移除所述光刻胶保护涂层；(H)移除所述第一蚀刻阻挡层；(I)形成交替的导电层和绝缘层的第二半堆叠体，导电层通过贯穿绝缘层的通孔而互连；其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造；(J)将绝缘层施加到交替的导电层和绝缘层的所述第二半堆叠体上；(K)移除所述第二基础层，以及，(L)通过将通孔末端暴露在所述堆叠体的外表面上并对其施加端子来端接基板。该公报通过引用全文并入本文。 
RF（射频）技术例如WIFI、蓝牙等越来越广泛地在应用于包括移动电话和汽车的各种装置中。 
除了基带处理和存储芯片外，特别是RF器件需要无源元件，例如各种的电容器、电感器和滤波器。这样的无源元件可以表面安装，但为了能够极其显著地缩小体积和节省成本，这样的器件可以嵌入在芯片或基板内。 
通孔柱制造工艺的一个优点在于可以产生形状并非是简单圆柱形的通孔。这对于电容器的成型提供了巨大的灵活性并且还能够制造高电感通孔，起到在X-Y平面内不同位置之间的导体的作用，并且有利于形成由电容器和电感器组合构成的滤波器。 
发明内容
本发明的第一方面涉及提供一种复合电子结构，该结构包括至少一个特征层和至少一个相邻的通孔层，所述层在X-Y平面内延伸并具有高度z，其中所述复合电子结构包括与至少一个电感器耦合的至少一个电容器，所述至少一个电容器包括下电极和介电层并且结合在通孔层的基部上，所述通孔层夹在所述至少一个特征层和通孔柱之间，使得所述至少一个通孔直立在所述至少一个电容器上，并且任选地形成上电极，其中所述通孔层嵌入在聚合物基质中，并且其中所述至少一个电感器形成在所述第一特征层和所述相邻的通孔层中的至少其一内。 
任选地，所述至少一个电容器和所述至少一个电感器串联耦合。 
任选地，所述至少一个电容器和所述至少一个电感器并联耦合。 
可在所述特征层内制造所述至少一个电感器。 
在特征层中的至少一个电感器通常是螺旋盘绕的。 
通常，在特征层内的电感器的电感为至少0.1nH。 
通常，在特征层内的电感器的电感小于50nH。 
任选地，在通孔层内制造另一电感器。 
在一些实施方案中，在通孔层内制造所述至少一个电感器。 
在这种情况下，该电感器的电感通常为至少1nH。 
在这种情况下，该电感器的电感通常小于10nH。 
在一些结构中，所述至少一个电感器和所述至少一个电容器提供滤波器，所述滤波器选自包括基本LC低通滤波器、LC高通滤波器、LC串联带通滤波器、LC并联带通滤波器和低通并联-切比雪夫滤波器（Chebyshev filters）的组别。 
任选地，所述聚合物基质包括选自包括聚酰亚胺、环氧树脂、BT（双马来酰亚胺/三嗪）树脂及其共混物的组别中的聚合物。 
任选地，所述聚合物基质还包括玻璃纤维。 
任选地，所述聚合物基质还包括平均粒径0.5微米～30微米并且颗粒含量重量百分比为15wt%～30wt%的无机颗粒填料。 
通常，所述电容器包含陶瓷电介质。 
任选地，所述电容器的电介质包括由Ta2O5、TiO2、BaO4SrTi和Al2O3构成的组别中的至少一种。 
通常，所述下电极包含贵金属。 
任选地，所述下电极包含选自包括金、铂和钽的组别中的金属。 
任选地，所述上电极包含选自包括金、铂和钽的组别中的金属。 
作为替代方案，所述上电极包含通孔柱。 
在一些实施方案中，所述电容器的截面积由所述通孔柱的截面积限定，仔细控制通孔柱的截面积以调节电容器的电容。 
通常，所述至少一个电容器具有1.5pF～300pF的电容。 
任选地，所述至少一个电容器具有5～15pF的电容。 
本发明的第二方面涉及提供一种制造阵列滤波器的方法，包括通过沉积第一电极和陶瓷层制造电容器并且在所述陶瓷层的一部分上施加通孔柱，使得所述陶瓷层上的所述通孔柱的覆盖区尺寸限定并控制所述电容器的电容；以及通过将铜电镀进光刻胶图案中，并剥除所述光刻胶并层压来制造电感器。 
通常，介电材料包括选自包括Ta2O5、TiO2、BaO4SrTi和Al2O3的组别中的陶瓷材料。 
通常，所述电极层选自包括金、铂和钽的组别。 
任选地，所述方法还包括沉积选自包括金、铂和钽的组别中的上电极，在所述上电极上沉积精确尺寸的铜通孔柱，以及选择性移除多余的上电极、电介质和下电极以控制电容器的尺寸。 
任选地，通过等离子体蚀刻来移除多余的上电极、电介质和下电极。 
在一些实施方案中，通过包括以下步骤的方法制造所述电容器：(i)获取载体；(ii)沉积阻挡层；(iii)减薄所述阻挡层；(iv)在所述载体层上沉积薄铜层；(v)沉积第一电极材料层；(vi)沉积介电材料层；(vii)沉积第二电极材料层；(viii)在所述第二电极上沉积上铜层；(ix)在所述上铜层上施加光刻胶并将其图案化；(x)蚀刻掉所述上铜层中暴露的铜；(xi)蚀刻掉所述第二电极层中暴露的材料，所述介电材料层中暴露的介电材料和所述第一电极层中暴露的材料；以及(xii)剥除所述光刻胶。 
任选地，沉积介电材料层的步骤(vi)包括溅射陶瓷层，并且还包括在溅射 陶瓷层之前或之后沉积铝层，然后将铝氧化成较不致密的氧化铝，由此使氧化铝生长进入所述陶瓷层的缺陷中并密封所述缺陷。 
任选地，所述载体选自由牺牲铜基板和其上附着的快速释放铜薄膜的铜载体构成的组别。 
在一些实施方案中，电感器通过以下步骤制造：在减薄至暴露出至少一个铜通孔的介电聚合物上沉积铜种子层，由此提供导电连接；布设光刻胶层；图案化所述光刻胶以产生细长形状的通孔；在所述光刻胶中沉积铜以形成电感器；剥除所述光刻胶；蚀刻掉所述种子层；以及进行层压。 
任选地，在所述铜种子层之前沉积钛种子层。 
任选地，电感器通过以下步骤制造：在减薄至暴露出至少一个铜通孔的介电聚合物上沉积铜种子层，由此提供导电连接；布设光刻胶层；图案化所述光刻胶以产生螺旋状特征结构；在所述光刻胶中沉积铜以形成电感器；剥除所述光刻胶；以及蚀刻掉所述种子层。 
通常，该方法还包括层压。 
在一些实施方案中，在所述铜种子层之前沉积钛种子层。 
在一些实施方案中，将滤波器阵列嵌入在聚合物基质中；将聚合物基质减薄以暴露出通孔端部；然后通过在减薄的聚合物基质的两面上布设光刻胶来施加端子；在光刻胶图案中沉积铜焊盘；剥除所述光刻胶；在铜焊盘之间布设阻焊层；以及施加保护涂层。 
所述保护涂层可选自ENEPIG和有机清漆。 
术语微米或μm是指微米或10-6米。 
附图说明
为了更好地理解本发明并示出本发明的实施方式，纯粹以举例的方式参照附图进行参考性描述。 
具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必需的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如 何实际体现出来。在附图中： 
图1是现有技术的多层复合支撑结构的简化截面图； 
图2是包括单层电容器和在聚合物基基质中的铜通孔的基板的示意性截面图； 
图3是在特征层中的电感器和直立在与该电感器串联耦合的电容器上的通孔柱层中的相邻通孔柱的示意性立体图； 
图4是与位于通孔柱底部的电容器串联耦合的在通孔层中的电感器通孔的示意性立体图； 
图5是一对电感器的示意性立体图，一个电感器在特征层中，另一个电感器在通孔层中，彼此串联耦合并与位于通孔电感器的通孔层中的通孔柱底部处的电容器串联耦合； 
图6是在特征层中的电感器的示意性立体图，该电感器与电容器并联耦合，该电容器与该电感器通过通孔柱以及在第二上特征层中的或在所述多层结构外部的迹线耦合在一起； 
图7是在特征层中的电感器的示意性立体图，该电感器与电感通孔串联耦合，与电容器并联耦合，该电容器与该电感通孔通过在第二上特征层中的或在所述多层结构外部的迹线耦合在一起； 
图8是示出用于制造具有由电容器和电感器构成的嵌入式滤波器的基板的方法的流程图； 
图8(i)～图8(xxxii)是示出用于制造具有由电容器和电感器构成的嵌入式滤波器的基板的方法的一系列示意截面图； 
图9是示出用于端接图8所示的滤波器的方法的流程图； 
图9(xxxiii)～图9(xL)是用于端接具有嵌入式滤波器的基板的方法的一系列示意截面图； 
图10a是基础LC低通滤波器的示意性三维视图； 
图10b示出图10a的基础LC低通滤波器可如何代表LC滤波电路； 
图10c是图10a的基础LC低通滤波器的示意截面图； 
图10d是图10a的基础LC低通滤波器的示意截面图，其中电容器的尺寸等于其上的通孔柱的尺寸，该通孔柱的尺寸限定该电容器的有效电容； 
图10e是图10a的基础LC低通滤波器的示意截面图，其中上电极是其上的通孔柱； 
图11a是基础LC高通滤波器的示意三维视图； 
图11b示出图11a的基础LC高通滤波器可如何代表LC滤波电路元件； 
图12a是基础LC带通串联滤波器的示意三维视图； 
图12b示出图12a的基础LC带通串联滤波器可如何代表LC滤波电路元件； 
图13a是包括电容器和电感器的基础LC带通并联滤波器的示意三维视图； 
图13b示出图13a的基础LC带通并联滤波器可如何代表LC滤波电路元件； 
图14a是低通并联-切比雪夫滤波器的示意三维视图；和 
图14b示出低通并联-切比雪夫滤波器可如何代表LC滤波器。 
应该认识到所述附图只是示意性示图并不是成比例绘制的。非常薄的层可能表示得比较厚。特征结构的宽度可能超出与其长度的比例，等等。 
具体实施方式
在以下说明中，涉及的是包括在介电基质中的金属通孔的支撑结构，特别是在聚合物基质中的铜通孔柱，所述聚合物基质可考虑例如是玻璃纤维增强的聚酰亚胺、环氧树脂或BT（双马来酰亚胺/三嗪）树脂或它们的共混物。 
以下描述的结构包括电容器。因为平行板电容器包括夹在电极之间的介电材料，通常是具有极高介电常数的材料，所述用于包封的介电材料在下文中称为包封电介质，以示与电容器的电介质的区别。 
附图是示例性的，并非旨在指示比例。此外，示出了少量的通孔、单独的电容器以及滤波器，而单个基板可包括若干个电容器和滤波器以及大量的通孔。事实上，通常一并制造大型阵列基板。 
图1是现有技术的多层复合支撑结构的简化截面图。现有技术的多层支撑结构100包括被绝缘各层的包封介电层110、112、114、116隔离的元件或 特征结构108的功能层102、104、106。穿过包封介电层的通孔118提供在相邻的功能层或特征层之间的电连接。因此，特征层102、104、106包括在X-Y平面内通常布设在所述层内的特征结构108，以及跨包封介电层110、112、114、116导通电流的通孔118。通孔118设计为具有最小的电感并得到充分的隔离以在其间具有最小的电容。 
在采用钻填技术制造通孔时，通孔通常具有基本圆形的截面，因为它们是通过首先在电介质中进行激光钻孔来制造的。因为包封电介质是非均匀的和各向异性的，并且由含有无机填料和玻璃纤维增强体的聚合物基质构成，所以其圆形截面通常具有粗糙的边缘并且其截面可能略微偏离真正的圆形。此外，通孔趋于具有一定的锥度，成为逆截头锥形而不是圆柱形。 
Access公司的光刻胶及图案或面板镀覆以及层压技术的特征在于，对于特征结构的平面内尺寸不存在有效的上限，如在赫尔维茨（Hurwitz）等人的美国专利US7,682,972,US7,669,320和US7,635,641中所描述的，这些文件通过引用并入本文。 
如美国专利US7,682,972,US7,669,320和US7,635,641中所述，例如，图1的结构或者可以通过在光刻胶中显影的图案内镀覆（图案镀覆）制造，或者通过面板镀覆接着选择性蚀刻来制造，两种方法均留下直立的通孔柱，然后在其上层压包封电介质预浸料。 
利用“钻填通孔”的方法，由于截面控制和形状方面的困难，使得不能制造非圆形孔。由于激光钻孔的限制，还存在约50-60微米直径的最小通孔尺寸。这些困难在上文的背景技术部分中作了详细描述，并且这些困难尤其涉及由于铜通孔填充电镀过程导致的凹痕和/或半球形顶部、由于激光钻孔过程导致的通孔锥度形状和侧壁粗糙、以及由于在“布线模式（routing mode）”中用以产生在聚合物/玻璃电介质中的沟槽而使用的用于铣削狭缝的昂贵的激光钻孔机所导致的较高成本。 
除了前文所述的激光钻孔的其它限制外，钻填技术的另一限制在于难以在同一层中产生不同直径的通孔，这是因为当钻出不同尺寸的通孔通道然后用金属填充以制造不同尺寸通孔时，通孔通道的填充速率是不同的。因此，作为钻填技术特征的凹痕或溢出（圆顶）的典型问题被恶化，因为不可能同时对不同尺寸通孔来优化沉积技术。因此，在实际应用中，钻填通孔具有基本圆形截面，尽管由于基板的不均匀特性导致有时略微变形，并且所有通孔具有基本相同的截面。 
此外，应该注意的是，在复合介电材料如聚酰亚胺/玻璃或环氧树脂/玻璃或BT（双马来酰亚胺/三嗪）树脂/玻璃或它们与陶瓷和/或其它填料颗粒的共混物中激光钻出的通孔实际上被限于约60×10-6米直径的最小尺寸，即使如此，由于所钻的复合材料的特性而导致存在显著的锥度形状以及侧壁粗糙，这均为所涉及的剥蚀过程的结果。 
已经出乎意料地发现，利用镀覆和光刻胶技术的灵活性，可以成本有效地制造出形状和尺寸范围广泛的通孔。此外，可以在同一层中制造出不同形状和尺寸的通孔。这在使用铜图案镀覆方法时尤其有利，通过首先沉积金属种子层、随后沉积光刻胶材料并在其中显影光滑、笔直、无锥度的沟槽，然后通过在暴露的种子层上图案镀覆所述沟槽并在其中沉积铜来填充所述沟槽。与钻填通孔方法不同的是，通孔柱技术使得光刻胶层中的沟槽被填充从而得到无凹痕、无圆顶的铜连接器。在铜沉积后，随后剥除光刻胶，然后移除金属种子层并在其上和其周围施加一个永久的聚合物-玻璃复合包封电介质。由此产生的“通孔导体”结构可使用在赫尔维茨（Hurwitz）等人的美国专利US7,682,972，US7,669,320和US7,635,641中描述的工艺流程。 
除了通孔导体和特征结构外，还发现可以在包括通孔柱技术的结构内，利用用于形成电容器和滤波器的电镀、PVD和包封技术来制造无源元件，例如电容器和滤波器。 
参照图2，示出单层平行板电容器20的截面图，该电容器20包括沉积在铜特征层24上的介电材料层22以及生长在介电层22上的铜柱26。介电材料可以是例如Ta2O5、BaO4SrTi、TiO2和Al2O3并且可以通过物理气相沉积法例如溅射或通过化学气相沉积法进行沉积。 
为了获得高质量的电容器，电介质可以包括通过物理气相沉积法沉积的Ta2O5、BaO4SrTi、TiO2，并且还可包括在此之前或之后沉积的铝金属层，可以通过与陶瓷并行溅射来沉积。在沉积之后，在氧存在下对结构进行加热，加热在炉或烘箱中或通过暴露于红外辐射来进行。随后，铝被原位转化为氧化铝（三氧化二铝-Al2O3）。因为Al2O3的致密性低于铝，所以其扩散进入陶瓷层的缺陷中并密封这些缺陷，从而确保高介电常数以及防止漏电。 
铜柱26、28、30、32被包封在包封介电材料34中。在利用电镀将铜柱26、28、30、32制成通孔柱时，包封介电材料34可以是层压在铜柱26、28、30、32上的玻璃纤维增强聚合物树脂预浸料。 
铜特征层24可具有约15微米的厚度，容限为约+-5微米。每个通孔柱层通常厚约40微米，但可以为20～80微米。可以成为端接焊盘的外特征层24、38也通常厚约15微米，但可以为10微米～25微米。 
电容器的电容限定为介电层的介电层的介电常数乘以电容器表面积（即通孔柱26的面积）再除以介电层22的厚度。 
利用图2的简单单层电容器，可以优化介电材料22的厚度及其沉积工艺。电容是介电材料22的介电常数和金属电极面积的属性，在此情况下，金属电极面积即为铜柱26的截面积。 
在典型实施方案中，在介电层的两面施加贵金属电极，通常为钽电极，但可任选为金或铂电极。因此，电容器引入在通孔柱底部的通孔层内。保持厚度和介电层介电常数特性不变，在通孔柱限定上电极的情况下，通孔柱限定电容并用于精细调节电容。 
如下文所具体解释的，即使在使用钽电极时，沉积经仔细调节尺寸的通孔柱（可以通过电镀形成并因此无需成为圆柱形，而可以是矩形或其它截面形状）能够进行对电容器的电极和介电层的等离子体蚀刻，通过移除钽及氧化钽而不损伤铜的选择性蚀刻，例如氟化氢和氧蚀刻，只留下夹在其中的电容器。 
电容器和电感器的组合可用作滤波器，保护芯片免受电流波动和噪声的干扰。这种滤波器对于射频通信例如WIFI、蓝牙等特别重要。滤波器可用于将部分电路与其它元件隔离以防止干扰。 
参照图3，示出在特征层中的电感器40和直立在与电感器40串联耦合的电容器44上的通孔柱层中的相邻通孔柱42的示意性立体图。所示结构可以由铜制造，其中电容器44包括介电材料如Ta2O5、BaO4SrTi和TiO2，通常具有钽电极或其它贵金属电极。通常，通孔柱可以包封在聚合物电介质中，聚合物电介质可包括填料，并且可以是织造纤维预浸料。包括电感器40的特征层可以先沉积，再在其上构建电容器44和通孔柱42，可以在特征层和通孔层上层压聚合物基介电材料，其可以是聚合物膜或织造纤维预浸料。作为选择，可以先制造和层压通孔柱42和电容器44，然后在其上沉积电感器40，不再层压或者可以随后层压其它通孔层（未示出）。 
应当理解的是，特征层是非常薄的，通常为约10微米。然而，通孔柱层相对较厚。图4是与位于通孔柱52底部的电容器54串联耦合的在通孔层中 延伸的电感器通孔56的示意性立体图。电容器54与电感器通孔56通过沉积在特征层中的迹线58耦合。电感器通孔56具有约30微米的厚度并且具有与图3的特征层电感器40不同的特性。通常，电感器通孔56是高Q电感器，具有约0.1nH～约10nH的电感。 
参照图5，滤波器可以制造为包括成对的电感器，在特征层中的第一电感器60和在通孔层中的第二电感器66，它们彼此耦合并且与在通孔电感器66的通孔层内的通孔柱62底部的电容器64耦合。 
应当理解的是，对于某些滤波目的，需要元件并联耦合。 
图6是在特征层中的电感器70的示意性立体图，其与电容器74并联耦合。电容器74和电感器70通过通孔柱71、72和在第二上特征层中或在多层结构外部的迹线78耦合在一起。 
图7是在特征层中的电感器80的示意性立体图，其与电感通孔86串联耦合，与电容器84并联耦合，电容器84和电感通孔86通过在第二特征层（图示为上特征层）中或在多层结构外部的迹线88耦合在一起。 
参照图8以及图8(i)～8(xx)，示出一种制造嵌入在电介质中的电容器的方法。图8(xx)所示的电容器248具有不同金属的专用电极，通常是贵金属电极，例如金、铂或钽电极。通常使用钽，因为与金或铂相比，其较为廉价。 
首先，获取载体210–步骤8(i)。载体210通常为牺牲铜基板。在一些实施方案中，其可以是其上附着快速释放薄铜膜的铜载体。 
在铜载体210上沉积阻挡层212–步骤8(ii)。阻挡金属层212可由镍、金、锡、铅、钯、银及其组合制成。在一些实施方案中，阻挡金属层具有1微米～10微米范围的厚度。通常，阻挡层212包括镍。薄镍层可以通过物理气相沉积法或通过化学气相沉积法沉积，通常是溅射或电镀到铜载体上的。为了加快制程，阻挡层212可以电镀。为了确保平坦度和光滑表面，可以通过例如化学机械抛光（CMP）进行平坦化–步骤8(iii)（参照图8(ii)）。 
接着，在阻挡层212上沉积薄铜层214–步骤8(iv)。铜层214的厚度通常为几个微米并且可以通过溅射或通过电镀制造。 
然后，沉积第一电极216–步骤8(v)。例如，第一电极216可通过钽溅射制成。 
接着，沉积介电层218–步骤8(vi)。为了得到高性能电容器，介电层218必须保持尽可能薄，而又没有使得电荷泄漏的故障风险。存在多种可以 使用的备选材料。这些材料包括Ta2O5、BaO4SrTi和TiO2，例如可以通过溅射进行沉积。通常，介电层218的厚度为0.1～0.3微米的范围。 
然后，可以沉积第二电极220–步骤8(vii)。例如，第二电极220可以通过钽溅射制成。 
在一个变化方法中，不施加第二贵金属电极220。而是，在电介质上直接沉积铜通孔，其覆盖区限定上电极并由此限定电容器的有效面积和电容。 
此外，制造没有可能导致电荷泄漏的缺陷的Ta2O5、BaO4SrTi或TiO2的薄介电层是困难的。为了克服这一问题，在一些实施方案中，在沉积Ta2O5、BaO4SrTi或TiO2层之前或之后沉积铝层（未示出），并且通过暴露在氧环境中加热，使铝层氧化成高介电陶瓷氧化铝（Al2O3）。这样，可以消除缺陷并确保连续薄电介质隔离电极。 
在主工艺中，在第二电极220上沉积另一铜层222–步骤8(viii)。例如，可以通过溅射或电镀来沉积另一铜层222。例如，该上铜层222可利用光刻胶进行图案化以进行图案镀覆或通过印刷及蚀刻来制造焊盘、导体及电感器。可在铜载体210下方施加光刻胶层208，并且在所述另一铜层222上施加第二光刻胶层224并显影成图案–步骤8(ix)。 
蚀刻掉所述另一铜层222的未被图案化的光刻胶层224保护的区域–步骤8(x)。可以采用湿蚀刻。例如，一种蚀刻掉另一铜层222的未被图案化的光刻胶层224保护的区域的方法包括将牺牲基板暴露于高温氢氧化铵溶液中。作为替代方案，可以采用氯化铜蚀刻或湿式氯化铁蚀刻。 
可以通过干蚀刻法利用等离子体蚀刻工艺移除暴露的电极层216、220和介电层218–步骤8(xi)。例如，可以使用氟化氢和氧气来蚀刻TiO2或Ta2O5，使用氟化氢和氩气来蚀刻BaO4SrTi(BST)。CF4:O2的典型浓度比为50:50～95:5（CF4占95）。CF4:Ar的典型浓度比为50:50～95:5（Ar占95）。 
在一种变化方法中，如前所述，不沉积上电极220。而是直接在介电材料上制造铜通孔。利用模板或利用激光对光刻胶进行图案化，从而能够对通孔的截面尺寸和形状进行精确控制，该通孔用作上电极并限定电容器的电容，这是因为电容与该通孔电极的有效面积成比例。 
在主工艺中，通常接着将图案化的光刻胶224剥除–步骤8(xii)，因而，不久之后被类似的光刻胶层228替代的第二光刻胶层208得以保留。 
在电容器和暴露的铜层214上方和周围沉积铜种子层226。为了有助于 粘附，可以先沉积第一钽种子层–步骤8(xiii)，图8(xiii)。 
然后，前进到不同比例的图8(xiv)，施加另一光刻胶层228以保护铜基板（假定层208已被移除），并且在种子层226上沉积光刻胶厚层230并对其进行图案化。在光刻胶230产生的图案中电镀形成铜互连232–步骤8(xv)。 
接着，剥除光刻胶228（208）、230，留下被种子层226短路的电容器248，并且暴露出铜通孔柱232互连–步骤8(xvi)。 
蚀刻掉种子层226–步骤8(xvii)，通过快速蚀刻进行以尽量减少对铜层214和通孔柱232的损伤，而且确保铜层214和铜通孔232彼此被电容器隔离。接着，在铜基板和通孔上层压聚合物基介电材料层234–步骤8(xix)。聚合物基介电材料层234通常为聚酰亚胺、环氧树脂或BT（双马来酰亚胺/三嗪）树脂或其共混物，并且可以用玻璃纤维增强。在一些实施方案中，可以使用织造纤维毡浸渍在聚合物树脂中构成的预浸料。聚合物基质可包括无机颗粒填料，其通常具有0.5微米～30微米的平均粒径，聚合物颗粒含量重量百分比通常为15～30wt%。 
虽然有时被称为电介质，但是聚合物基介电材料234的介电常数低于介电层218的介电常数，介电层218通常是更为特制的材料，例如Ta2O5或BaO4SrTi或TiO2。 
接着，例如通过化学机械抛光（CMP）将固化的聚合物基介电材料234进行减薄并平坦化，由此暴露出铜通孔232的端部–步骤8(xx)。然后，在聚合物基介电材料234和铜通孔232端部上沉积另一铜种子层236–步骤8(xxi)。在该种子层236上沉积光刻胶层238并图案化光刻胶层238–步骤8(xxii)。接着，在图案中电镀铜特征层240–步骤8(xxiii)。 
接着，可以剥除光刻胶层238–步骤8(xxiv)。 
在此阶段，下铜层214通过铜互连232经由嵌入在铜互连232中的电容器248与上铜层240耦合。 
可以沉积另一光刻胶层242并对其进行图案化–步骤8(xxv)，并且可以在该图案中电镀铜通孔柱244–步骤8(xxvi)。 
可以剥除光刻胶242，留下直立的铜通孔244–步骤8(xxvii)，并且蚀刻掉铜种子层236–步骤8(xxviii)。这可以通过干等离子体蚀刻或通过氯化铜或氯化铵溶液的快速蚀刻进行移除。 
本发明可以具有多种变化形式，参照图8(xviii)，在铜基板和通孔上层压 聚合物基介电材料234之前，利用等离子体蚀刻法对结构进行等离子体蚀刻，例如，氟化氢和氧气的混合物不易蚀刻铜，而易于蚀刻氧化钽和氧化钛–步骤10(xviii)。这减少与通孔柱232对应的电容器的尺寸。因为通孔柱232是通过在光刻胶内进行电镀制造的，所以这提供了将其高精度制造成几乎任意尺寸和形状的可能性，可以是正方形或矩形，而非圆形，从而实现高封装密度。移除多余的电容器材料能够实现元件之间的高封装密度。随后，将电容器348或电容器248嵌入到聚合物基介电材料234中，聚合物基介电材料234通常为聚酰亚胺、环氧树脂或BT（双马来酰亚胺/三嗪）树脂或其共混物，并且可以用玻璃纤维增强–步骤10(xix)。在一些实施方案中，织造纤维毡浸渍在聚合物树脂中构成的预浸料可用于包封。聚合物基质234可包括无机颗粒填料，其通常具有0.5微米～30微米的平均粒径，聚合物通常包含重量百分比为15～30wt%的颗粒物。 
参照图8(xx)，可将介电材料234减薄并平坦化，暴露出铜通孔柱232的端部，并且可以在其上沉积铜种子层236–步骤8(xxi)。可以沉积光刻胶层238并进行图案化–步骤8(xxii)，并且可以在图案中沉积铜特征层240–步骤8(xxiii)。可以剥除光刻胶238的图案，留下直立的特征层240–步骤8(xxiv)，并且可以通过布设和图案化光刻胶厚层242构建另一通孔层244–步骤8(xxv)，然后在图案化的光刻胶238中图案镀覆铜通孔244–步骤8(xxvi)。 
也可以蚀刻掉铜载体212，通常使用氯化铜或氯化铵溶液进行–步骤8(xxvi)，阻挡层（通常为镍层）212用作蚀刻停止层。 
然后可以利用合适的蚀刻技术例如等离子体蚀刻或使用特定化学蚀刻剂移除阻挡层214–步骤8(xxvii)。例如，为了蚀刻掉镍而不移除铜，可以使用硝酸和过氧化氢的混合物。溶解镍的可能替代物包括盐酸+过氧化氢、热浓硫酸和盐酸酸化的氯化铁(III)。 
接着，将聚合物层246进行减薄和平坦化–步骤8(xxviii)，以暴露出铜通孔柱244的端部。可以采用研磨、抛光或组合的化学机械抛光（CMP）。 
目前为止，已经描述了可如何在包括嵌入在聚合物基介电基质234、246中的铜特征层216、240和铜通孔232、244的复合结构250中嵌入高性能先进电容器248。 
因为电容器板和电介质的平面形状通过图案化光刻胶来决定，所以应当 理解的是电容器可具有几乎任意形状，通常是正方形或矩形，也可以是圆形，或者实际上可以是任何其它形状。电容器可具有1、2、3或更多的层。电介质的厚度可以仔细控制，从而可以调节本发明的电容器在大范围内具有基本任意的电容，并且可以精确控制电容，针对特定工作频率来优化电容。 
还应该注意到，通孔柱244不应被限制为简单的圆柱形通孔柱，因为它不是通过钻填技术制造的。通过利用在光刻胶242图案中电镀制造，通孔244也可以具有几乎任意的形状和尺寸。因为通孔244可以是在通孔层内的延伸金属线，所以通孔244可以是电感器并且优选是电感为约0.1nH～约10nH的高Q电感器。还应该注意到，该“电感器通孔”可以与由特征层214、240和/或260、262构成的电感器结构组合，如下文参照图9(xxxv)等所述。电容器248和电感器244的组合能够提供RF滤波器。 
参照步骤9(xxxiii)～步骤9(xL)，描述制造滤波器的端口的技术。 
参照步骤9(xxxiii)，在基质246和暴露的铜通孔（电感器）244端部上溅射钛种子层252。参照步骤9(xxxiv)，接着在钛层252上溅射铜层254。 
参照步骤9(xxxv)，在复合结构250的每一面上布设光刻胶层256、258并图案化。参照步骤9(xxxvi)，在图案化的光刻胶256、258中电镀铜260、262以形成端口。 
参照步骤9(xxxvii)，接着剥除光刻胶层256、258，留下直立的铜。参照步骤9(xxxviii)，蚀刻掉钛层和铜层。在该工艺中，铜焊盘260、262略微受损。 
由此形成的空腔中可填充阻焊层264–步骤9(xxxix)，并且利用ENEPIG266保护铜–步骤9(xL)或采用其它合适的端接技术。 
参照图10a，其为示出图9(xL)结构的三维视图，参照图10b，其为等价电路图，参照图10c，其基本上为图9(xL)的结构，应当理解的是，由此形成的结构实质上是由四个端口P1、P2、P3、P4、电容器C和电感器L组成的基础LC低通滤波器300。 
参照图10d，在利用图9(xxxiii)所示的等离子体蚀刻步骤的变化制造技术中，通孔V2的覆盖区限定电容器C2的电容和尺寸，其中多余的材料通过等离子体蚀刻被蚀刻掉。因此，图10d是等同于图10a的基础LC低通滤波器的示意截面图，其中通孔柱V2的顶部限定电容器的电极和介电层的尺寸，如图2～7所示的结构。 
图10e是图10a的另一基础LC低通滤波器的示意截面图，其中电容器C3的上电极是通孔柱V3，而没有沉积贵金属上电极。在此，必须从电介质上仔细移除所有的铜种子层。 
应当理解的是，图8和图8(i)～图8(xxxii)以及图9(xxxiii)～图9(xL)所具体示出的技术可用于制造非常宽范围的具有不同特性的滤波器电路。例如，参照图11a和11b，可以制造基础LC高通滤波器。参照图12a和12b，可以制造基础LC串联带通滤波器，参照图13a和13b，可以制造基础LC并联带通滤波器。参照图14a和14b，利用合适的变化方案，特别是可以制造低通并联-切比雪夫滤波器。 
虽然已经描述了单一滤波器，但是应该认识到，实际上随后可以在大板上共同制造此类滤波器的大型阵列。其它元件也可以伴随滤波器一起共同制造。滤波器260可以表面安装在基板上或者通过在其周围沉积其它的特征层和通孔层而嵌入到基板中。 
通常，嵌入式元件的固有缺点在于，如果发生故障，则嵌入的元件和结构必须舍弃。有时，当元件不能被隔离进行单独测试时，难以诊断出导致问题的原因。然而，由于对于基板表面上宝贵的基板面的需求以及微型化的趋势，嵌入式滤波器及其它无源元件具有显著的优点。 
本发明的特征在于，可以将滤波器及其它无源元件制造为表面安装的独立产品，而且可以得到优化并且制造工艺可以与基板制造工艺整合以嵌入该元件。 
所形成的电容器的电容取决于电极板面积、电介质厚度及其介电常数。通常，RF滤波器的电容器具有约5～约15pF的电容。可以将电容控制到一个窄范围内，例如9～12pF，甚至10～11pF。 
本发明的电感器可以具有纳亨利的电感，即0.2nH～300nH，通常为1nH～约10nH。 
可以将这些电感器的电感控制到一个窄范围内，例如约4nH～约8nH，或者甚至根据需要可控制在小于1nH的范围内，例如约5nH～约6nH。 
上述说明只是以解释性的方式提供。应当认识到本发明能够具有多种变化形式。 
已经描述了本发明的若干实施方案。然而，应当理解的是，可以进行各种改变而不偏离本发明的实质和范围。因此，其它实施方案也在所附权利要 求书的范围之内。 
因此，本领域技术人员将会认识到，本发明不限于上文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。 
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的要素被包括在内，但一般不排除其它要素。 

Claims (39)

1.一种复合电子结构，包括至少一个特征层和至少一个相邻的通孔层，所述层在X-Y平面延伸并具有高度z，
其中所述复合电子结构包括至少一个电感器和与所述至少一个电感器耦合的至少一个电容器，所述至少一个电容器包括下电极和介电层，并且结合在夹在所述至少一个特征层和通孔柱之间的通孔层的底部，使得至少一个通孔直立在所述至少一个电容器上并且任选地形成上电极，其中所述通孔层嵌入在聚合物基质中，并且
其中所述至少一个电感器形成在选自所述第一特征层和所述相邻的通孔层中的至少其一内。
2.根据权利要求1所述的复合电子结构，其中所述至少一个电容器和所述至少一个电感器串联耦合。
3.根据权利要求1所述的复合电子结构，包括在所述通孔层上的至少一个第二特征层，其中所述至少一个电容器和所述至少一个电感器经由所述特征层并联耦合。
4.根据权利要求1所述的复合电子结构，其中所述至少一个电感器制造在所述特征层内。
5.根据权利要求4所述的复合电子结构，其中所述至少一个电感器是螺旋盘绕的。
6.根据权利要求4所述的复合电子结构，其中所述电感器的电感为至少0.1nH。
7.根据权利要求4所述的复合电子结构，其中所述电感器的电感小于50nH。
8.根据权利要求4所述的复合电子结构，其中在通孔层内制造另一电感器。
9.根据权利要求1所述的复合电子结构，其中所述至少一个电感器制造在通孔层内。
10.根据权利要求9所述的复合电子结构，其中所述电感器的电感为至少0.1nH。
11.根据权利要求9所述的复合电子结构，其中所述电感器的电感小于10nH。
12.根据权利要求1所述的复合电子结构，其中所述至少一个电感器和所述至少一个电容器提供滤波器，所述滤波器选自包括基本LC低通滤波器、LC高通滤波器、LC串联带通滤波器、LC并联带通滤波器和低通并联-切比雪夫滤波器的组别。
13.根据权利要求1所述的复合电子结构，其中所述聚合物基质还包括玻璃纤维。
14.根据权利要求1所述的复合电子结构，其中所述聚合物基质包括选自包括聚酰亚胺、环氧树脂、BT（双马来酰亚胺/三嗪）树脂及其共混物的组别中的聚合物。
15.根据权利要求1所述的复合电子结构，其中所述聚合物基质还包括平均粒径0.5微米～30微米的无机颗粒填料，并且所述聚合物基质中的颗粒含量重量百分比为15wt%～30wt%。
16.根据权利要求1所述的复合电子结构，其中所述电容器包含陶瓷电介质。
17.根据权利要求1所述的复合电子结构，其中所述电容器的电介质包括由Ta2O5、TiO2、BaO4SrTi和Al2O3构成的组别中的至少一种。
18.根据权利要求1所述的复合电子结构，其中所述下电极包含贵金属。
19.根据权利要求18所述的复合电子结构，其中所述下电极包含选自包括金、铂和钽的组别中的金属。
20.根据权利要求18所述的复合电子结构，其中所述上电极包含选自包括金、铂和钽的组别中的金属。
21.根据权利要求18所述的复合电子结构，其中所述上电极包含所述通孔柱。
22.根据权利要求1所述的复合电子结构，其中所述电容器的截面积由所述通孔柱的截面积限定，仔细控制所述通孔柱的截面积以调节电容器的电容。
23.根据权利要求1所述的复合电子结构，其中所述至少一个电容器具有1.5pF～300pF的电容。
24.根据权利要求1所述的复合电子结构，其中所述至少一个电容器具有5～15pF的电容。
25.一种制造阵列滤波器的方法，包括通过以下步骤制造电容器：沉积第一电极和陶瓷层并且在所述陶瓷层的一部分上施加通孔柱，使得所述陶瓷层上的所述通孔柱的覆盖区尺寸限定并控制所述电容器的电容；以及
通过以下步骤制造电感器：将铜电镀进光刻胶图案中，剥除所述光刻胶以及层压。
26.根据权利要求25所述的方法，其中所述介电材料选自包括Ta2O5、TiO2、BaO4SrTi和Al2O3的组别。
27.根据权利要求25所述的方法，其中所述电极层选自包括金、铂和钽的组别。
28.根据权利要求25所述的方法，还包括沉积选自包括金、铂和钽的组别的上电极，在所述上电极上沉积精确尺寸的铜通孔柱，以及选择性移除过量的上电极、电介质和下电极以控制所述电容器的尺寸。
29.根据权利要求28所述的方法，其中通过等离子体蚀刻来移除过量的上电极、电介质和下电极。
30.根据权利要求25所述的方法，其中通过包括以下步骤的方法制造所述电容器：
(i)获取载体；
(ii)沉积阻挡层；
(iii)减薄阻挡层；
(iv)在所述载体层上沉积薄铜层；
(v)沉积第一电极材料层；
(vi)沉积介电材料层；
(vii)沉积第二电极材料层；
(viii)在所述第二电极上沉积上铜层；
(ix)在所述上铜层上施加光刻胶并将其图案化；
(x)蚀刻掉所述上铜层中暴露的铜；
(xi)蚀刻掉所述第二电极层中暴露的材料，所述介电材料层中暴露的介电材料和所述第一电极层中暴露的材料；以及
(xii)剥除所述光刻胶。
31.根据权利要求30所述的方法，其中沉积介电材料层的步骤(vi)包括溅射陶瓷层，并且还包括在溅射陶瓷层之前或之后沉积铝层，然后将铝氧化成较不致密的氧化铝，由此使氧化铝生长进入所述陶瓷层的缺陷中并密封所述缺陷。
32.根据权利要求31所述的方法，其中所述载体选自由牺牲铜基板和其上附着快速释放铜薄膜的铜载体构成的组别。
33.根据权利要求25所述的方法，其中所述电感器通过以下步骤制造：在减薄至暴露出至少一个铜通孔的介电聚合物上沉积铜种子层，由此提供导电连接；
布设光刻胶层；
图案化所述光刻胶以产生细长形状的通孔；
在所述光刻胶中沉积铜以形成电感器；
剥除所述光刻胶；
蚀刻掉所述种子层；以及
进行层压。
34.根据权利要求33所述的方法，其中在所述铜种子层之前沉积钛种子层。
35.根据权利要求34所述的方法，其中所述电感器通过以下步骤制造：在减薄至暴露出至少一个铜通孔的介电聚合物上沉积铜种子层，由此提供导电连接；
布设光刻胶层；
图案化所述光刻胶以产生螺旋状特征结构；
在所述光刻胶中沉积铜以形成电感器；
剥除所述光刻胶层；以及
蚀刻掉所述种子层。
36.根据权利要求35所述的方法，还包括进行层压。
37.根据权利要求35所述的方法，其中在所述铜种子层之前沉积钛种子层。
38.根据权利要求37所述的方法，还包括：
将滤波器阵列嵌入在聚合物基质中；
将所述聚合物基质减薄以暴露出通孔端部；
通过在减薄的聚合物基质的两面上布设光刻胶来施加端子；
在光刻胶图案中沉积铜焊盘；
剥除所述光刻胶；
在铜焊盘之间布设阻焊层；以及
施加保护涂层。
39.根据权利要求38所述的方法，其中所述保护涂层可选自ENEPIG和有机清漆。
CN201410029604.9A 2013-08-08 2014-01-22 具有嵌入式滤波器的多层电子结构 Active CN103985698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/962,316 US10014843B2 (en) 2013-08-08 2013-08-08 Multilayer electronic structures with embedded filters
US13/962,316 2013-08-08

Publications (2)

Publication Number Publication Date
CN103985698A true CN103985698A (zh) 2014-08-13
CN103985698B CN103985698B (zh) 2017-05-17

Family

ID=51277608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410029604.9A Active CN103985698B (zh) 2013-08-08 2014-01-22 具有嵌入式滤波器的多层电子结构

Country Status (5)

Country Link
US (2) US10014843B2 (zh)
JP (1) JP6357714B2 (zh)
KR (2) KR20150018333A (zh)
CN (1) CN103985698B (zh)
TW (1) TW201507567A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655316A (zh) * 2014-11-27 2016-06-08 珠海越亚封装基板技术股份有限公司 具有与电容器串联的至少一个通孔的芯片用聚合物框架
CN106158835A (zh) * 2016-07-08 2016-11-23 西安理工大学 一种基于硅通孔技术的低通滤波器
CN109300881A (zh) * 2017-07-25 2019-02-01 矽品精密工业股份有限公司 电子封装件暨基板结构与制法
CN111342788A (zh) * 2018-12-18 2020-06-26 天津大学 提高电子器件在高频频段内的抑制度或隔离度的结构和方法
CN111968972A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
CN112312654A (zh) * 2020-08-14 2021-02-02 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
CN112436272A (zh) * 2020-12-01 2021-03-02 深圳市锐尔觅移动通信有限公司 天线装置及电子设备
CN113196561A (zh) * 2018-12-20 2021-07-30 阿维科斯公司 包括减少回波信号的突出部的多层滤波器
CN113228503A (zh) * 2018-12-20 2021-08-06 阿维科斯公司 包括高精度电感器的多层电子装置
CN114157257A (zh) * 2021-12-03 2022-03-08 电子科技大学 一种集成lc滤波器及其制造方法
WO2022267051A1 (zh) * 2021-06-25 2022-12-29 京东方科技集团股份有限公司 导电过孔的制备方法、导电过孔及无源器件
WO2023225905A1 (zh) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 滤波器及其制作方法、电子设备
TWI830411B (zh) * 2022-09-29 2024-01-21 立積電子股份有限公司 半導體裝置及形成半導體裝置之方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
CN104241745B (zh) * 2014-09-05 2017-12-01 中国科学院微电子研究所 一种微带滤波器
US10340199B2 (en) 2014-11-20 2019-07-02 Mediatek Inc. Packaging substrate with block-type via and semiconductor packages having the same
TWI612540B (zh) * 2015-01-27 2018-01-21 瑞昱半導體股份有限公司 積體電感結構及其製造方法
WO2017069709A1 (en) * 2015-10-23 2017-04-27 Heptagon Micro Optics Pte. Ltd. Electrical-contact assemblies
JP2019525683A (ja) * 2016-06-06 2019-09-05 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 誘導結合フィルタ及びワイヤレス・フィデリティＷｉＦｉモジュール
WO2018063279A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vertical embedded component in a printed circuit board blind hole
DE102017108384A1 (de) * 2017-04-20 2018-10-25 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
EP3649733A1 (en) * 2017-07-07 2020-05-13 3D Glass Solutions, Inc. 2d and 3d rf lumped element devices for rf system in a package photoactive glass substrates
US10930425B2 (en) 2017-10-25 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Inductor
US11031382B2 (en) 2018-10-03 2021-06-08 Advanced Semiconductor Engineering, Inc. Passive element, electronic device and method for manufacturing the same
US11114993B2 (en) 2018-12-20 2021-09-07 Avx Corporation High frequency multilayer filter
CN113228409B (zh) 2018-12-20 2022-05-27 京瓷Avx元器件公司 包括具有精确控制电容面积的电容器的多层电子装置
JP7288055B2 (ja) 2018-12-20 2023-06-06 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ
CN111863627B (zh) * 2020-06-29 2022-04-19 珠海越亚半导体股份有限公司 集成无源器件封装结构及其制作方法和基板
CN114937603A (zh) * 2022-03-25 2022-08-23 珠海越亚半导体股份有限公司 具有滤波功能的导通基板、载板布线结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1110496A (zh) * 1993-04-07 1995-10-18 奇康公司 与印刷电路板通孔连接的环形电路元件
US20020020836A1 (en) * 1998-10-19 2002-02-21 Nec Corporation Thin film capacitor avoiding short circuit between electrodes
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679440A (en) * 1971-01-18 1972-07-25 Owens Illinois Inc High k dielectric materials
US4872739A (en) * 1986-03-17 1989-10-10 Northern Telecom Ltd. Optical busbar
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JP2550852B2 (ja) * 1993-04-12 1996-11-06 日本電気株式会社 薄膜キャパシタの製造方法
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5801916A (en) * 1995-11-13 1998-09-01 Micron Technology, Inc. Pre-patterned contact fill capacitor for dielectric etch protection
JPH10189391A (ja) * 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd 固体複合部品の製造方法
JP2877132B2 (ja) * 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
US6241838B1 (en) * 1997-09-08 2001-06-05 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6061228A (en) * 1998-04-28 2000-05-09 Harris Corporation Multi-chip module having an integral capacitor element
JP2000295007A (ja) * 1999-04-05 2000-10-20 Tdk Corp 積層形バンドパスフィルタ
JP2001156569A (ja) * 1999-11-26 2001-06-08 Murata Mfg Co Ltd 積層型ｌｃ複合部品
US6680542B1 (en) * 2000-05-18 2004-01-20 Agere Systems Inc. Damascene structure having a metal-oxide-metal capacitor associated therewith
JP4256575B2 (ja) * 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
US6440845B1 (en) * 2000-10-05 2002-08-27 United Microelectronics Corp. Method of fabricating interconnect of capacitor
IL141118A0 (en) * 2001-01-25 2002-02-10 Cerel Ceramics Technologies Lt A method for the implementation of electronic components in via-holes of a multi-layer multi-chip module
US6621012B2 (en) * 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
DE60219712T2 (de) * 2001-04-19 2008-02-28 Interuniversitair Microelektronica Centrum Vzw Herstellung von integrierten abstimmbaren/umschaltbaren passiven Mikro- und Millimeterwellenmodulen
TW561805B (en) * 2001-05-16 2003-11-11 Unimicron Technology Corp Fabrication method of micro-via
JP4604398B2 (ja) 2001-06-11 2011-01-05 ソニー株式会社 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
US6821015B2 (en) * 2002-01-25 2004-11-23 Robert Hammer Conducted heat vector sensor
JP3863464B2 (ja) * 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ
US6919233B2 (en) * 2002-12-31 2005-07-19 Texas Instruments Incorporated MIM capacitors and methods for fabricating same
JP2004274267A (ja) 2003-03-06 2004-09-30 Sony Corp マルチアンテナ装置
JP4016340B2 (ja) 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
KR100545202B1 (ko) * 2003-10-06 2006-01-24 동부아남반도체 주식회사 캐패시터 제조 방법
JP3977796B2 (ja) * 2003-10-29 2007-09-19 株式会社東芝 半導体装置
US7157992B2 (en) * 2004-03-08 2007-01-02 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures
TWI237385B (en) * 2004-11-12 2005-08-01 Advanced Semiconductor Eng Inductor and capacitor implemented with build-up via
JP4762531B2 (ja) * 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
US7268645B2 (en) * 2005-05-09 2007-09-11 Seiko Epson Corporation Integrated resonator structure and methods for its manufacture and use
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP5209910B2 (ja) 2005-09-20 2013-06-12 パナソニック株式会社 Ｌｅｄ照明器具
JP2007129565A (ja) * 2005-11-04 2007-05-24 Alps Electric Co Ltd ローパスフィルタ
JP4518013B2 (ja) * 2005-12-14 2010-08-04 Ｔｄｋ株式会社 電子部品
KR100652298B1 (ko) * 2005-12-28 2006-11-30 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
JP4793014B2 (ja) 2006-02-17 2011-10-12 大日本印刷株式会社 受動素子内蔵配線基板およびその製造方法
KR100831268B1 (ko) * 2006-12-29 2008-05-22 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 및 그 형성방법
US7589394B2 (en) * 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
US8064214B2 (en) * 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component
US8017997B2 (en) * 2008-12-29 2011-09-13 International Business Machines Corporation Vertical metal-insulator-metal (MIM) capacitor using gate stack, gate spacer and contact via
EP2519089B1 (en) * 2009-12-24 2017-09-13 Murata Manufacturing Co., Ltd. Circuit module
US8405135B2 (en) * 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
JP5726609B2 (ja) * 2011-04-15 2015-06-03 富士通セミコンダクター株式会社 容量素子および半導体装置
US20130048355A1 (en) * 2011-08-30 2013-02-28 Ibiden Co., Ltd. Printed wiring board
JP2013258363A (ja) * 2012-06-14 2013-12-26 Taiyo Yuden Co Ltd コンデンサ、構造体及びコンデンサの製造方法
JP2014011419A (ja) * 2012-07-03 2014-01-20 Taiyo Yuden Co Ltd コンデンサ
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US10446335B2 (en) * 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9349788B2 (en) * 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9601545B1 (en) * 2015-10-15 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series MIM structures compatible with RRAM process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1110496A (zh) * 1993-04-07 1995-10-18 奇康公司 与印刷电路板通孔连接的环形电路元件
US20020020836A1 (en) * 1998-10-19 2002-02-21 Nec Corporation Thin film capacitor avoiding short circuit between electrodes
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655316A (zh) * 2014-11-27 2016-06-08 珠海越亚封装基板技术股份有限公司 具有与电容器串联的至少一个通孔的芯片用聚合物框架
CN106158835A (zh) * 2016-07-08 2016-11-23 西安理工大学 一种基于硅通孔技术的低通滤波器
CN106158835B (zh) * 2016-07-08 2018-09-28 西安理工大学 一种基于硅通孔技术的低通滤波器
CN109300881B (zh) * 2017-07-25 2021-02-23 矽品精密工业股份有限公司 电子封装件暨基板结构与制法
CN109300881A (zh) * 2017-07-25 2019-02-01 矽品精密工业股份有限公司 电子封装件暨基板结构与制法
CN111342788A (zh) * 2018-12-18 2020-06-26 天津大学 提高电子器件在高频频段内的抑制度或隔离度的结构和方法
CN113196561A (zh) * 2018-12-20 2021-07-30 阿维科斯公司 包括减少回波信号的突出部的多层滤波器
CN113228503A (zh) * 2018-12-20 2021-08-06 阿维科斯公司 包括高精度电感器的多层电子装置
CN111968972A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
CN111968972B (zh) * 2020-07-13 2024-03-26 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
CN112312654A (zh) * 2020-08-14 2021-02-02 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
US11503712B2 (en) 2020-08-14 2022-11-15 Zhuhai Access Semiconductor Co., Ltd Passive device packaging structure embedded in glass medium and method for manufacturing the same
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
CN112436272A (zh) * 2020-12-01 2021-03-02 深圳市锐尔觅移动通信有限公司 天线装置及电子设备
WO2022267051A1 (zh) * 2021-06-25 2022-12-29 京东方科技集团股份有限公司 导电过孔的制备方法、导电过孔及无源器件
CN114157257A (zh) * 2021-12-03 2022-03-08 电子科技大学 一种集成lc滤波器及其制造方法
WO2023225905A1 (zh) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 滤波器及其制作方法、电子设备
TWI830411B (zh) * 2022-09-29 2024-01-21 立積電子股份有限公司 半導體裝置及形成半導體裝置之方法

Also Published As

Publication number Publication date
KR20160023753A (ko) 2016-03-03
US10014843B2 (en) 2018-07-03
KR101701737B1 (ko) 2017-02-02
TW201507567A (zh) 2015-02-16
JP2015035569A (ja) 2015-02-19
US10236854B2 (en) 2019-03-19
KR20150018333A (ko) 2015-02-23
JP6357714B2 (ja) 2018-07-18
CN103985698B (zh) 2017-05-17
US20150042415A1 (en) 2015-02-12
US20180367114A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN103985698A (zh) 具有嵌入式滤波器的多层电子结构
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
JP6296331B2 (ja) ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法
TWI689954B (zh) 具有與電容器串聯的至少一個通孔的芯片用聚合物框架
US7690109B2 (en) Method of manufacturing a multilayer wiring board
US6967138B2 (en) Process for manufacturing a substrate with embedded capacitor
US8710669B2 (en) Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
US20080055873A1 (en) Electronic part module and method of making the same
CN104332414A (zh) 嵌入式芯片的制造方法
CN104269384A (zh) 嵌入式芯片
CN103337493B (zh) 具有在平面内方向上延伸的一体化通孔的多层电子结构
KR20150126767A (ko) 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임
CN104270885A (zh) 具有聚合物基质的插件框架及其制造方法
JP2006186037A (ja) インダクタチップ、その製造方法及び実装方法
EP3412121A1 (en) Method for the manufacture of an extremely thin flexible multilayer printed circuit board and a flexible multilayer printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 519173 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co., Ltd.

Address before: 519173 South First and Second Floors of FPC Plant in Fongzheng PCB Industrial Park, Hushan Village, Fushan Industrial Zone, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.