JP3977796B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3977796B2
JP3977796B2 JP2003369286A JP2003369286A JP3977796B2 JP 3977796 B2 JP3977796 B2 JP 3977796B2 JP 2003369286 A JP2003369286 A JP 2003369286A JP 2003369286 A JP2003369286 A JP 2003369286A JP 3977796 B2 JP3977796 B2 JP 3977796B2
Authority
JP
Japan
Prior art keywords
sealing resin
room temperature
expansion coefficient
linear expansion
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003369286A
Other languages
English (en)
Other versions
JP2005136087A (ja
Inventor
晃次 籏崎
正彦 蓮沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003369286A priority Critical patent/JP3977796B2/ja
Priority to US10/975,071 priority patent/US7095124B2/en
Publication of JP2005136087A publication Critical patent/JP2005136087A/ja
Application granted granted Critical
Publication of JP3977796B2 publication Critical patent/JP3977796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体チップを封止樹脂層で覆った構造の半導体装置に関する。
近年、ＬＳＩをはじめとする半導体装置の高速化のため、配線抵抗の低抵抗化や、層間絶縁膜の低比誘電率化などが進められている。具体的には、配線材料はアルミニウム（Ａｌ）から銅（Ｃｕ）へ移行されている。また、層間絶縁膜も単純なＳｉＯ2膜からフッ素をドープしたＳｉＯ2膜や有機成分を含むＳｉＯ2膜をはじめとする低比誘電率絶縁膜（low−ｋ膜）の採用が図られている。
低比誘電率の層間絶縁膜は、その材料の密度を低下させたり、または材料中の誘電分極性を排除したりすることなどにより形成する。例えば、材料密度の低下を図るために、一般的に材料の多孔質化（ポーラス化）が行われる。このように低比誘電率の層間絶縁膜は膜密度が低いために、一般的にヤング率などの機械的物性値が低い。すなわち、低比誘電率の層間絶縁膜はその材料自体の強度が弱い。その上、低比誘電率の層間絶縁膜は膜中の誘電率を下げるために極性の低い膜構造を有している。このため、低比誘電率の層間絶縁膜同士、またはこの層間絶縁膜と他の層間絶縁膜とを積層した場合、それらの積層界面における密着強度が弱い。
このような低比誘電率の層間絶縁膜における膜強度の弱さや低比誘電率の層間絶縁膜を含む積層構造の層間絶縁膜の界面における密着強度の弱さは、特に半導体装置の配線を多層構造に形成する多層化プロセスにおいて大きな障害となる上、その後のパッケージング工程で剥がれなどの大きな問題となる。特に、大きなダメージを及ぼす要因は環境保護膜である封止樹脂層による熱応力である。封止樹脂層は、一般的に基板のシリコンに比べ、ヤング率が一桁以上低く、線膨張係数が一桁以上大きいため、樹脂封止工程での樹脂キュア時、半導体装置を印刷配線板などに実装する際の半田リフロー時、熱応力加速試験（ＴＣＴ：Temperature Cycling Test）時等の各種の熱影響を伴う処理において層間絶縁膜に大きな熱応力が加わる。その結果、分極率が低く、機械強度の低いＬｏｗ−ｋ膜のような低比誘電率の層間絶縁膜は前記熱応力によって膜自体が破壊したり、界面での剥離を生じたりするため、早急な対策が求められている。
一方、特許文献１にはＬＳＩチップの側面またはボンディングパッドを除く表面全体を絶縁性樹脂で覆い、封止樹脂層で封止することにより封止樹脂の硬化収縮力や封止樹脂の熱応力に伴う前記ＬＳＩチップの側面または表面に直接的に加わる外力を低減した半導体装置が記載されている。この絶縁性樹脂は、加熱硬化、紫外線硬化、常温硬化等により硬化するエポキシ、アクリル、ポリイミド、ウレタン等の樹脂からなることが記載されている。また、前記絶縁性樹脂のヤング率は封止樹脂のヤング率より小さいものを使用することが記載されている。
しかしながら、特許文献１では封止樹脂以外の絶縁性樹脂を別途用いる必要があるため、半導体装置の構造が複雑になるばかりか、新たに剥がれの要因になる界面が増加し、かつコストが高くなる。
特開平９−２４６４６４号公報
本発明は、封止樹脂以外の絶縁性樹脂を別途用いることなく低比誘電率の層間絶縁膜の剥離および破壊を防止した高信頼性の半導体装置を提供するものである。
本発明の一態様によると、シリコン基板上に比誘電率が２．５未満の層間絶縁膜を有する多層配線構造を形成した半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、
前記封止樹脂層は、熱応力加速試験（ＴＣＴ）の１６５℃の加熱温度下でオルソクレゾールノボラック型エポキシ樹脂よりヤング率が低いエポキシ樹脂、ビスフェノール型エポキシ樹脂およびフィラーとしてシリカを含む組成を有し、かつ前記封止樹脂層を構成する封止樹脂は室温でのヤング率（Ｅ）が１．３〜１０．０ＧＰａ、膜厚（ｈ）が１０〜６００μｍの範囲において室温での線膨張係数（α）との間で下記（１）式の関係を満たすことを特徴とする半導体装置が提供される。
Ｅ＜０．８９１／｛（α−αs）2×ｈ｝ …（１）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）、
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚（ｍ）、
である。
本発明の別の態様によると、シリコン基板上に比誘電率が２．５未満の層間絶縁膜を有する多層配線構造を形成した半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、
前記封止樹脂層は、シリコーンゴム樹脂に破砕状フィラーを配合した組成を有し、かつ前記封止樹脂層を構成する封止樹脂は室温でのヤング率（Ｅ）が０．１〜１．５ＧＰａ、膜厚（ｈ）が１０〜６００μｍの範囲において室温での線膨張係数（α）との間で下記（１）式の関係を満たすことを特徴とする半導体装置が提供される。
Ｅ＜０．８９１／｛（α−αs）2×ｈ｝ …（１）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）、
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚、
である。
Ｅ＜０．８９１／｛（α−αs）2×ｈ｝ …（１）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚（ｍ）、
である。
以下、本発明の実施形態を詳細に説明する。
この実施形態の半導体装置は、シリコン基板上に低比誘電率の層間絶縁膜（ｌｏｗ−ｋ膜）を有する多層配線構造を形成した半導体チップと、この半導体チップを覆う封止樹脂層とを備えている。この封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（１）式の関係を満たす。
Ｅ＜０．８９１／｛（α−αs）2×ｈ｝ …（１）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚（ｍ）、
である。
なお、前記封止樹脂のヤング率は例えばナノインデンテータにより算出することができる。前記封止樹脂の線膨張係数は、例えばヤング率、線膨張係数値の明確なシリコン基板にこの封止樹脂を塗布し、フレクサスにより算出することができる。
前記（１）式は、次のような方法により導き出した。
すなわち、シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造を形成した半導体チップを封止樹脂層で封止し、この封止樹脂層に対して各種の熱影響を与える処理、例えば熱応力加速試験（ＴＣＴ：Temperature Cycling Test）において、樹脂内エネルギー（Ｇ）は下記数１の（２）式で表される。
Figure 0003977796
前記（２）式および多層配線構造の低比誘電率絶縁膜における膜剥がれのメカニズムに基づいて、膜剥がれの生じない封止樹脂の物性値（室温でのヤング率、封止樹脂の室温での線膨張係数および封止樹脂の厚さ）と多層配線構造における低比誘電率の層間絶縁膜界面の密着力との関係は、破壊現象のエネルギー論の見地から下記（３）式を満たす。
Ｅ＜ｃ／（Δα2・ΔＴ2・ｈ） …（３）
ここで、Ｅは封止樹脂のヤング率（ＧＰａ）、
ｃは定数、
Δαは封止樹脂の線膨張係数［室温］（α）−シリコンの線膨張係数［室温］（αs；３．５ｐｐｍ）、
ΔＴは封止樹脂の硬化温度−ＴＣＴの冷却下限温度、
ｈは封止樹脂層の厚さ（ｍ）、
である。
次いで、実際の封止樹脂で半導体チップを封止した半導体装置におけるＴＣＴでの低比誘電率絶縁膜の膜剥がれ現象を前記（３）式にフィッティングすることによって、前述した（１）式の関係を導き出した。ここで、前記（３）式のΔＴ2は一定値として前記（１）式のように右辺の定数である０．８９１に組み込むことができる。
前記封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（４）式の関係を満たすことがより好ましい。
Ｅ＜０．７９２／｛（α−αs）2×ｈ｝ …（４）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚（ｍ）、
である。
前記封止樹脂としては、例えば可撓性エポキシ樹脂およびビスフェノール型エポキシ樹脂を含有した低線膨張係数を有する樹脂組成物、またはシリコーンゴム系樹脂を主材とした比較的大きな線膨張係数を有する樹脂組成物を用いることができる。ここで、前記可撓性エポキシ樹脂は、封止樹脂層に対して各種の熱影響を与える処理、例えば熱応力加速試験（ＴＣＴ）の１６５℃の加熱温度下でオルソクレゾールノボラック型エポキシ樹脂よりヤング率が低いエポキシ樹脂である。また、前記シリコーンゴム系樹脂に対しては封止樹脂の高粘度化と線膨張係数の調整の観点から、所定量の破砕状フィラーを配合した上で用いられる。
前記封止樹脂層は、膜厚が１０〜６００μｍ、より好ましくは１００〜５００μｍであることが望ましい。これは、封止樹脂層の膜厚が薄過ぎると、封止樹脂層を均一な膜厚で形成することが困難になり、厚過ぎると、封止樹脂層による熱応力が過大になる恐れがあることによる。
前記低比誘電率の層間絶縁膜としては、例えば比誘電率２．５未満のものを挙げることができる。具体的には、ポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、または多孔質シリカ膜、ポーラスメチルシロセスキオキサン膜（ポーラスＭＳＱ膜）、ポーラスポリアリーレンエーテル膜（ポーラスＰＡＥ膜）、ポーラスハイドロゲンシロセスキオキサン膜（ポーラスＨＳＱ膜）などのポーラス膜等を挙げることができる。特に、本発明の半導体装置においては密度が２．０ｇ／ｃｍ3以下のポーラス膜を低比誘電率の層間絶縁膜として有する多層配線構造において、その層間絶縁膜の剥がれ、破損を有効に防止することが可能である。
本発明の実施形態における半導体装置を図１および図２を参照して具体的に説明する。
図１は、Ｅ−ＢＧＡ（Enhanced Ball Grid Array）パッケージを示す断面図、図２は図１の半導体チップを示す断面図である。
中央に矩形穴１を有する高密度多層配線板２は、放熱用金属キャップ３に固定されている。半導体チップ４は、前記高密度多層配線板２の矩形穴１から露出した前記放熱用金属キャップ３にその半導体チップ４のシリコン基板側がマウント樹脂層５を介してダイボンディングされている。前記半導体チップ４は、前記高密度多層配線板２にワイヤ６により接続されている。封止樹脂層７は、前記高密度多層配線板２の矩形穴１およびその周辺に形成され、前記半導体チップ４およびワイヤ６を覆っている。この封止樹脂層７は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が前述した（１）式の関係を満たす。複数のソルダーボール８は、前記高密度多層配線板２にその表面の配線層と接続するように形成されている。
前記半導体チップ４は、例えば図２に示す構造を有する。すなわち、シリコン基板１１上には第１〜第５の低比誘電率の層間絶縁膜１２1〜１２5が積層され、かつそれらの層間絶縁膜１２1〜１２5間に例えばＳｉＣＮからなるキャップ膜１３がそれぞれ介在されている。底面と側面がバリア膜１４で覆われた例えば銅からなる配線１５は、前記各低比誘電率の層間絶縁膜１２1〜１２5にそれぞれ埋め込まれている。底面と側面がバリア膜１４で覆われた銅からなるデュアルダマシン配線１６は、前記各低比誘電率の層間絶縁膜１２1〜１２5にそれぞれ相互に接続して埋め込まれている。なお、前記第１の層間絶縁膜１２1に埋め込まれた銅からなるデュアルダマシン配線１６は前記シリコン基板１１の図示しない拡散層に接続されている。底面と側面がバリア膜１４で覆われた銅からなるビアフィル１７は、第２〜第５の層間絶縁膜１２2〜１２5にそれぞれ相互に接続して埋め込まれている。なお、前記第２の層間絶縁膜１２2に埋め込まれたビアフィル１７は、前記第１の層間絶縁膜１２1に埋め込まれた配線（図２の左端の配線）１５に接続されている。パッシベーション膜１８は、前記配線１５、デュアルダマシン配線１６およびビアフィル１７を含む前記第５の層間絶縁膜１２5上に形成されている。
なお、本発明に係る半導体装置はＥ−ＢＧＡパッケージに限らず、例えばＱＦＰ（Quad Flat Package）、ＬＱＦＰ（Low Profile Quad Flat Package），ＰＦＢＧＡ（Plastic Fine pitch Ball Grid Array）、Stacked ＰＦＢＧＡ、ＰＢＧＡ（Plastic Ball Grid Array）、ＦＣＢＧＡ（Flip Chip Ball Grid Array）、ＴＢＧＡ（Tape Ball Grid Array）等に適用可能である。
以上説明したように本発明の実施形態によれば、封止樹脂以外の絶縁性樹脂を別途用いることなく低比誘電率の層間絶縁膜の剥離および破壊を防止した高信頼性の半導体装置を提供できる。
すなわち、シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造が形成された半導体チップを封止樹脂層で封止した半導体装置において、前記低比誘電率の層間絶縁膜同士、または低比誘電率の層間絶縁膜と他の層間絶縁膜との間での剥離、および比誘電率の層間絶縁膜の破壊は、ある温度環境下（例えば熱応力加速試験）に置かれた封止樹脂層のヤング率、線膨張係数および厚さに起因して生じることが明らかになった。このようなことから封止樹脂層の室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）の関係を示す前述した（１）式を指標とし、この関係式を満たす物性を有する封止樹脂、つまり半導体チップに対して熱応力を低減することが可能な封止樹脂、を選択して半導体チップの封止を行うことによって、封止樹脂以外の絶縁性樹脂を別途用いることなく前記低比誘電率の層間絶縁膜の剥離および破壊を防止した高信頼性の半導体装置を提供することができる。
以下、本発明の実施例を説明する。
（例１〜例１０）
前述した図２に示す第１〜第５の低比誘電率の層間絶縁膜１２1〜１２5として厚さ４００ｎｍ、密度１．３ｇ／ｃｍ3のＳｉＯＣ膜（ｌｏｗ−ｋ膜）を用い、それらの層間絶縁膜１２1〜１２5に銅からなる配線１５、デュアルダマシン配線１６およびビアフィル１７を形成した半導体チップ４を用意した。この半導体チップ４を用いて前述した図１に示すＥ−ＢＧＡパッケージを製造した。
このＥ−ＢＧＡパッケージの製造において、可撓性エポキシ樹脂およびビスフェノール型エポキシ樹脂の配合比が重量換算でそれぞれ６０：４０、３０：７０、７０：３０および２０：８０で、フィラーとしてのシリカを７５重量％配合した封止樹脂（例１〜例４）を用いて厚さ４００μｍの封止樹脂層をそれぞれ形成した。これら封止樹脂（例１〜例４）の室温でのヤング率（Ｅ）および室温での線膨張係数（α）を下記表１に示す。なお、封止樹脂のヤング率はナノインデンテータを用いて算出し、線膨張係数はフレクサスで算出した。
また、前記Ｅ−ＢＧＡパッケージの製造において高純度シリコーンゴム系樹脂にフィラーとしての破砕状シリカをそれぞれ６５重量％、６０重量％配合した封止樹脂（例５〜例６）を用いて厚さ４００μｍの封止樹脂層をそれぞれ形成した。これら封止樹脂（例５〜例６）の室温でのヤング率（Ｅ）および室温での線膨張係数（α）を下記表１に示す。
さらに、前記Ｅ−ＢＧＡパッケージの製造において封止樹脂として住友ベークライト社製フェノールノボラック型エポキシ樹脂（例７〜例８）およびＨｅｎｋｅｌ社製ビスフェノール型エポキシ樹脂（例９）を用いて厚さ４００μｍの封止樹脂層をそれぞれ形成した。なお、例７および例８の封止樹脂では封止樹脂中に異なる成分の硬化剤が含有されている。これら封止樹脂（例７〜例９）の室温でのヤング率（Ｅ）および室温での線膨張係数（α）を下記表１に示す。
さらに、前記Ｅ−ＢＧＡパッケージの製造において高純度シリコーンゴム系樹脂に破砕状シリカを２０重量％配合した封止樹脂（例１０）を用いて厚さ４００μｍの封止樹脂層を形成した。この封止樹脂（例１０）の室温でのヤング率（Ｅ）および室温での線膨張係数（α）を下記表１に示す。
なお、下記表１には封止樹脂の硬化温度を併記する。
Figure 0003977796
得られた例１〜例１０のＥ−ＢＧＡパッケージについて、１６５℃／−５５℃間の熱応力加速試験（ＴＣＴ）を３００サイクル行った。この試験後に各パッケージから半導体チップを取り出し、ｌｏｗ−ｋ膜（層間絶縁膜）の面に対して垂直方向に切断し、ｌｏｗ−ｋ膜の剥離の有無を超音波顕微鏡にて確認した。その結果を図３に示す。図３の黒丸はｌｏｗ−ｋ膜の剥離なし、白丸はｌｏｗ−ｋ膜の剥離有りを示す。
図３から明らかなように４００μｍ膜厚（ｈ）の封止樹脂層において室温での線膨張係数（α）、室温でのヤング率（Ｅ）が本発明の（１）式、Ｅ＜０．８９１／｛（α−αs）2×ｈ｝…（１）にｈ［４００μｍ＝０．４×１０-3（ｍ）］およびαs［シリコン基板の線膨張係数（３．５ｐｐｍ）］を代入したＥ＜０．８９１／｛（α−３．５）2×０．４×１０-3｝…（５）の関係を満たす例１〜例６のＥ−ＢＧＡパッケージはＴＣＴを３００サイクル行なった後でも半導体チップのｌｏｗ−ｋ膜の剥離を防止できることがわかる。
これに対し、室温での線膨張係数（α）、室温でのヤング率（Ｅ）が前記（５）式を満たさない封止樹脂層を有する例７〜例１０のＥ−ＢＧＡパッケージは、図３に示すようにＴＣＴを３００サイクル行った後に半導体チップのｌｏｗ−ｋ膜の剥離が生じることがわかる。
すなわち、図３に示す前記（５）式から導かれたＥ、αを変数とする二次関数：Ｅ＝２２２８／（α−３．５）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層で封止された例１〜例６のＥ−ＢＧＡパッケージでは半導体チップのｌｏｗ−ｋ膜の剥離を防止できる。
また、Ｅ＜０．７９２／｛（α−αs）2×ｈ｝…（４）の式にｈ［４００μｍ＝０．４×１０-3（ｍ）］およびαs［シリコン基板の線膨張係数（３．５ｐｐｍ）］を代入して算出したＥ＜０．７９２／｛（α−３．５）2×０．４×１０-3｝…（６）の式から導き出した図４に示すＥ、αを変数とする二次関数：Ｅ＝１９８０／（α−３．５）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層を用いることによって、この封止樹脂層で封止されたＥ−ＢＧＡパッケージに搭載された半導体チップのｌｏｗ−ｋ膜の剥離をより確実に防止できた。
（例１１〜例２０）
前述した図１に示すＥ−ＢＧＡパッケージの製造において、前記表１に示す室温でのヤング率（Ｅ）および室温での線膨張係数（α）を有する１０種の封止樹脂を用いて厚さ６００μｍの封止樹脂層をそれぞれ形成した。
得られた例１１〜例２０のＥ−ＢＧＡパッケージについて、１６５℃／−５５℃間の熱応力加速試験（ＴＣＴ）を５００サイクル行った。この試験後に各パッケージから半導体チップを取り出し、ｌｏｗ−ｋ膜の面に対して垂直方向に切断し、ｌｏｗ−ｋ膜の剥離の有無を超音波顕微鏡にて確認した。その結果を図５に示す。図５の黒丸はｌｏｗ−ｋ膜の剥離なし、白丸はｌｏｗ−ｋ膜の剥離有りを示す。
図５から明らかなように６００μｍ膜厚（ｈ）の封止樹脂層において室温での線膨張係数（α）、室温でのヤング率（Ｅ）が本発明の（１）式、Ｅ＜０．８９１／｛（α−αs）2×ｈ｝にｈ［６００μｍ＝０．６×１０-3（ｍ）］、αs［シリコン基板の線膨張係数（３．５ｐｐｍ）］を代入したＥ＜０．８９１／｛（α−３．５）2×０．６×１０-3｝…（７）の関係を満たす例１１〜例１３、例１５のＥ−ＢＧＡパッケージはＴＣＴを５００サイクル行った後でも半導体チップのｌｏｗ−ｋ膜の剥離を防止できることがわかる。すなわち、図５に示す前記（７）式から導かれたＥ、αを変数とする二次関数：Ｅ＝１４８５／（α−３．５）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層で封止されたＥ−ＢＧＡパッケージでは半導体チップのｌｏｗ−ｋ膜の剥離を防止できる。また、封止樹脂層の膜厚を６００μｍと増大させると、膜厚４００μｍの場合ではｌｏｗ−ｋ膜の剥離が観察されなかったＥ−ＢＧＡパッケージ（図３の例４および例６）は剥離が見られ、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が前記（１）式［または（７）式］を満たす封止樹脂層で半導体チップを封止することによって、ｌｏｗ−ｋ膜の剥離防止を達成できることが明らかである。
（例２１〜例２４）
前述した図１に示すＥ−ＢＧＡパッケージの製造において、前記表１の例８に示す室温でのヤング率（Ｅ）および室温での線膨張係数（α）を有する封止樹脂を用いて厚さ１０μｍ，１００μｍ，４００μｍおよび６００μｍの封止樹脂層をそれぞれ形成した。
得られた例２１〜例２４のＥ−ＢＧＡパッケージについて、例１１〜例２０と同様な方法によりｌｏｗ−ｋ膜の剥離の有無を超音波顕微鏡にて確認した。その結果を下記表２に示す。
Figure 0003977796
前記表２から明らかなように封止樹脂層の膜厚を１０μｍ，１００μｍと薄くした例２１、例２２のＥ−ＢＧＡパッケージは、ＴＣＴを５００サイクル行った後でも半導体チップのｌｏｗ−ｋ膜の剥離を防止できることがわかる。すなわち、膜厚が４００μｍ、６００μｍの封止樹脂層を有する例２３、例２４のＥ−ＢＧＡパッケージではｌｏｗ−ｋ膜の剥離が生じたが、膜厚を１００μｍ以下に薄くした封止樹脂層を有する例２１、例２２のＥ−ＢＧＡパッケージではｌｏｗ−ｋ膜の剥離が防止され、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が前記（１）式を満たす封止樹脂層で半導体チップを封止することによって、ｌｏｗ−ｋ膜の剥離防止を達成できることが明らかである。
以上詳述したように本発明によれば、ヤング率、線膨張係数および厚さが一定の関係式を満たす、つまり熱応力を低減できる封止樹脂を選択して半導体チップの封止を行うことによって、半導体チップを構成する低比誘電率絶縁膜の剥離および破壊を防止して信頼性の高い半導体装置を提供できる。
本発明の実施形態におけるＥ−ＢＧＡパッケージを示す断面図。 図１の半導体チップを示す断面図。 例１〜例１０のＥ−ＢＧＡパッケージにおけるＴＣＴ後のｌｏｗ−ｋ膜剥離の有無を示す特性図。 封止樹脂層が室温での線膨張係数（α）、室温でのヤング率（Ｅ）がより好ましい式を満たす条件の下での例１〜例１０のＥ−ＢＧＡパッケージにおけるＴＣＴ後のｌｏｗ−ｋ膜剥離の有無を示す特性図。 例１１〜例２０のＥ−ＢＧＡパッケージにおけるＴＣＴ後のｌｏｗ−ｋ膜剥離の有無を示す特性図。
符号の説明
２…高密度多層配線板、３…放熱用金属キャップ、４…半導体チップ、７…封止樹脂層、１１…シリコン基板、１２1〜１２5…低比誘電率の層間絶縁膜、１５、１６…配線、１７…ビアフィル。

Claims (3)

  1. シリコン基板上に比誘電率が２．５未満の層間絶縁膜を有する多層配線構造を形成した半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、
    前記封止樹脂層は、熱応力加速試験（ＴＣＴ）の１６５℃の加熱温度下でオルソクレゾールノボラック型エポキシ樹脂よりヤング率が低いエポキシ樹脂、ビスフェノール型エポキシ樹脂およびフィラーとしてシリカを含む組成を有し、かつ前記封止樹脂層を構成する封止樹脂は室温でのヤング率（Ｅ）が１．３〜１０．０ＧＰａ、膜厚（ｈ）が１０〜６００μｍの範囲において室温での線膨張係数（α）との間で下記（１）式の関係を満たすことを特徴とする半導体装置。
    Ｅ＜０．８９１／｛（α−αs）2×ｈ｝ …（１）
    ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
    αは封止樹脂の室温での線膨張係数（ｐｐｍ）、
    αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
    ｈは封止樹脂の膜厚（ｍ）、
    である。
  2. シリコン基板上に比誘電率が２．５未満の層間絶縁膜を有する多層配線構造を形成した半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、
    前記封止樹脂層は、シリコーンゴム樹脂に破砕状フィラーを配合した組成を有し、かつ前記封止樹脂層を構成する封止樹脂は室温でのヤング率（Ｅ）が０．１〜１．５ＧＰａ、膜厚（ｈ）が１０〜６００μｍの範囲において室温での線膨張係数（α）との間で下記（１）式の関係を満たすことを特徴とする半導体装置。
    Ｅ＜０．８９１／｛（α−αs）2×ｈ｝ …（１）
    ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
    αは封止樹脂の室温での線膨張係数（ｐｐｍ）、
    αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
    ｈは封止樹脂の膜厚（ｍ）、
    である。
  3. 前記比誘電率の層間絶縁膜は、密度が２．０ｇ／ｃｍ3以下であることを特徴とする請求項１または２記載の半導体装置。
JP2003369286A 2003-10-29 2003-10-29 半導体装置 Expired - Fee Related JP3977796B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003369286A JP3977796B2 (ja) 2003-10-29 2003-10-29 半導体装置
US10/975,071 US7095124B2 (en) 2003-10-29 2004-10-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003369286A JP3977796B2 (ja) 2003-10-29 2003-10-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2005136087A JP2005136087A (ja) 2005-05-26
JP3977796B2 true JP3977796B2 (ja) 2007-09-19

Family

ID=34631354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003369286A Expired - Fee Related JP3977796B2 (ja) 2003-10-29 2003-10-29 半導体装置

Country Status (2)

Country Link
US (1) US7095124B2 (ja)
JP (1) JP3977796B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125102A1 (en) * 2004-12-15 2006-06-15 Zhen-Cheng Wu Back end of line integration scheme
KR100729126B1 (ko) * 2005-11-15 2007-06-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 형성 방법
JP2008192978A (ja) * 2007-02-07 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010245235A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 半導体装置及びその製造方法
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US20160111380A1 (en) * 2014-10-21 2016-04-21 Georgia Tech Research Corporation New structure of microelectronic packages with edge protection by coating
JP2019169639A (ja) * 2018-03-23 2019-10-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246464A (ja) 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
JP3836244B2 (ja) 1997-03-18 2006-10-25 住友ベークライト株式会社 樹脂封止型半導体装置
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
TW401632B (en) * 1998-03-26 2000-08-11 Fujitsu Ltd Resin molded semiconductor device and method of manufacturing semiconductor package
JP2000011424A (ja) * 1998-06-24 2000-01-14 Asahi Glass Co Ltd 光ヘッド装置
JP2000150729A (ja) 1998-11-10 2000-05-30 Hitachi Ltd 樹脂封止半導体装置
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
JP2002141436A (ja) 2000-11-01 2002-05-17 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005136087A (ja) 2005-05-26
US20050121808A1 (en) 2005-06-09
US7095124B2 (en) 2006-08-22

Similar Documents

Publication Publication Date Title
JP3811160B2 (ja) 半導体装置
US4933744A (en) Resin encapsulated electronic devices
JP4666028B2 (ja) 半導体装置
CN101552248B (zh) 半导体装置及其制造方法
US6838771B2 (en) Semiconductor device having conductor layers stacked on a substrate
US7374971B2 (en) Semiconductor die edge reconditioning
US7863750B2 (en) Semiconductor device capable of suppressing warping in a wafer state and manufacturing method thereof
US20070200225A1 (en) Heat sink for semiconductor package
US7724536B2 (en) Circuit device
JP3977796B2 (ja) 半導体装置
US20080036083A1 (en) Semiconductor device and method of manufacturing the same
EP0971009B1 (en) Adhesive composition for bonding semiconductor chips
US8236615B2 (en) Passivation layer surface topography modifications for improved integrity in packaged assemblies
US6265768B1 (en) Chip scale package
CN109599474B (zh) 一种led芯片的csp封装方法及其封装结构
US5698904A (en) Packaging material for electronic components
JP3292452B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH0927573A (ja) 半導体装置
TW589724B (en) Semiconductor device
JPH1171444A (ja) エポキシ樹脂組成物及び半導体装置
JPH08162573A (ja) 半導体装置
US6211277B1 (en) Encapsulating material and LOC structure semiconductor device using the same
JPH11340380A (ja) 半導体装置
JPH11130937A (ja) エポキシ樹脂組成物及び半導体装置
JP2004006721A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 3977796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees