TWI797482B - 積體被動裝置封裝結構製作方法 - Google Patents

積體被動裝置封裝結構製作方法 Download PDF

Info

Publication number
TWI797482B
TWI797482B TW109133192A TW109133192A TWI797482B TW I797482 B TWI797482 B TW I797482B TW 109133192 A TW109133192 A TW 109133192A TW 109133192 A TW109133192 A TW 109133192A TW I797482 B TWI797482 B TW I797482B
Authority
TW
Taiwan
Prior art keywords
layer
metal
medium
electrode
passive device
Prior art date
Application number
TW109133192A
Other languages
English (en)
Other versions
TW202202037A (zh
Inventor
陳先明
洪業杰
黃本霞
馮磊
謝炳森
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Publication of TW202202037A publication Critical patent/TW202202037A/zh
Application granted granted Critical
Publication of TWI797482B publication Critical patent/TWI797482B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Abstract

一種積體被動裝置封裝結構製法，製法包括步驟：提供設有埋芯空腔和金屬柱的有機框架，在有機框架上表面層壓第一介質，並對第一介質進行光刻以形成開口；經由開口貼裝電子元件至埋芯空腔，電子元件包括上電極和下電極；層壓第二介質至埋芯空腔內部及第一介質上表面並固化；減薄第一介質和第二介質，以露出上電極、下電極及金屬柱的上下表面；電鍍金屬以形成線路層，線路層與上電極、下電極和金屬柱連通。積體被動裝置封裝結構及其製法和基板可提升單位面積內被動裝置的排列密度，縮短佈線距離，實現被動裝置的積體封裝。

Description

積體被動裝置封裝結構製作方法
本發明關於半導體封裝技術領域，尤其關於一種積體被動裝置封裝結構及其製作方法和基板。
隨著微電子技術的不斷發展，便攜式電子產品和高速收發資訊數位產品等超小型和超薄型產品驟增，因此對高密度封裝技術要求越來越高，高密度封裝技術要求在印刷電路板板面上佈置安裝大量的元件並進行高精密圖形和薄型多層化製作，但隨著產品積體度的增高，高密度電路板的製作越來越困難，因此，把大量被動元件埋入到印刷電路板內部中，可以縮短元件相互之間的線路長度，改善電氣特性，提高有效的印刷電路板封裝面積，減少大量的印刷電路板板面的焊接點，提高封裝的可靠性，降低成本。
目前，市面上埋入式構件在板內均為水平佈置，因構件長度尺寸較大，單位表面積內構件的密度相對受限，並不能滿足封裝基板的小型化和積體化要求。
本發明目的在至少在一定程度上解決相關技術中的技術問題之一。為此，本發明提出一種積體被動裝置封裝結構及其製作方法和基板， 以下是對本文詳細描述的主題的概述。本概述並非是為了限制請求項的保護範圍。所述技術方案如下：
在第一方面，本發明實施例提供了一種積體被動裝置封裝結構製作方法，包括以下步驟：提供設有埋芯空腔和金屬柱的有機框架，在有機框架的上表面層壓至少一層第一介質，並對至少一層第一介質進行光刻形成階梯狀開口，階梯狀開口對應設置在埋芯空腔上方；經由階梯狀開口貼裝電子元件至埋芯空腔，電子元件包括上電極和下電極，分別位於埋芯空腔的上部和下部；層壓第二介質至埋芯空腔內部以及第一介質上表面並固化，減薄第一介質和第二介質，露出上電極、下電極以及金屬柱的一上表面及一下表面；電鍍金屬，形成線路層，線路層與上電極、下電極和金屬柱連通。
根據本發明第一方面實施例的積體被動裝置封裝結構製作方法，至少具有以下優點：在第一方面，本發明將被動電子元件垂直植入基板內部，大幅度縮小了水平方向上電子元件的排放距離，提高了基板單位面積內的排放密度，縮短了走線距離，增加了單位面積電子構件的容量，實現了封裝基板的小型化；在第二方面，本發明可以同時積體封裝不同型號和尺寸的被動電子元件，提高了基板功能的多元化和積體化。
可選地，在本發明的一實施例中，還包括：在有機框架的上表面及下表面分別形成金屬種子層，金屬種子層覆蓋上電極、下電極和金屬的所述上表面及所述下表面。
可選地，在本發明的一實施例中，還包括：在所述金屬種子層的表面電鍍金屬，以形成所述線路層，蝕刻所述金屬種子層，使得所述金屬 種子層被所述線路層完全覆蓋，並在所述線路層的表面沉積阻焊層，幷對所述阻焊層光刻以形成所述綫路層的電極視窗。
可選地，在本發明的一實施例中，埋芯空腔、金屬柱和電子元件的數量分別至少為一個。
可選地，在本發明的一實施例中，電子元件的種類為一種或多種。
可選地，在本發明的一實施例中，減薄第一介質和第二介質的方式包括以下至少之一：藉由等離子蝕刻的方式對第一介質和第二介質進行減薄；藉由磨板拋光的方式對第一介質和第二介質進行減薄；藉由鐳射鑽孔的方式對第一介質和第二介質進行減薄；以及藉由電漿蝕刻、磨板拋光和雷射鑽孔中之至少兩者之組合的方式對第一介質和第二介質進行減薄。
可選地，在本發明的一實施例中，開口為階梯狀開口。
可選地，在本發明的一實施例中，還包括，藉由層壓多層第二介質以及對每一層第二介質進行蝕刻電鍍金屬柱和線路層，以形成連接體，從而將多個有機框架進行連接，達成多層電子元件封裝。
在第二方面，本發明實施例提供一種積體被動裝置封裝結構，包括：有機框架，有機框架包括至少一個埋芯空腔、至少一個金屬柱以及填充在內部的有機介質；電子元件，垂直貼裝在埋芯空腔內，電子元件包括上電極和下電極，分別位於埋芯空腔的上部和下部；線路層，覆蓋在有機框架的上表面和下表面，並與上電極、下電極和金屬柱連通。
根據本發明第二方面實施例的積體被動裝置封裝結構，至少具有以下優點：本發明將被動電子元件垂直植入基板內部，大幅度縮小了水平方向上電子元件的排列距離，提高了基板單位面積內的排列密度，縮短了佈線距離，增加了單位面積電子構件的容量，達到封裝基板的小型化；第二方面，本發明可以同時積體封裝不同型號和尺寸的被動電子元件，提高了基板功能的多元化和積體化。
在協力廠商面，本發明實施例提供一種基板，包括如上第二方面的積體被動裝置封裝結構。
根據本發明協力廠商面實施例的基板，至少具有以下優點：本發明將被動電子元件垂直植入基板內部，大幅度縮小了水平方向上電子元件的排列距離，提高了基板單位面積內的排列密度，縮短了佈線距離，增加了單位面積電子構件的容量，達到封裝基板的小型化；第二方面，本發明可以同時積體封裝不同型號和尺寸的被動電子元件，提高了基板功能的多元化和積體化。
本發明的其它特徵和優點將在隨後的說明書中闡述，並且，部分地從說明書中變得顯而易見，或者藉由實施本發明而瞭解。本發明的目的和其他優點可通過在說明書、申請專利範圍以及圖式中所特別指出的結構來達到和獲得。
100:有機框架
120:埋芯空腔
130:金屬柱
130a:第二金屬柱
130b:第三金屬柱
200:第一介質
210:階梯狀開口
300:電子元件
310:上電極
320:下電極
400:第二介質
500:線路層
500a:第二線路層
500b:第三線路層
600:金屬種子層
700:阻焊層
710:電極窗口
800:感光阻擋層
S100:步驟
S200:步驟
S300:步驟
S400:步驟
圖式用來提供對本發明技術方案的進一步理解，並且構成說明書的一部分，與本發明的實施例一起用於解釋本發明的技術方案，並不構成對本發明技術方案的限制。
圖1是本發明一實施例提供的積體被動裝置封裝結構製作方法的步驟流程圖；圖2至圖8是本發明另一實施例提供的積體被動裝置封裝結構製作方法中間狀態的截面圖；圖9是本發明另一實施例提供的積體被動裝置封裝結構的截面圖。
圖10至圖19是本發明另一實施例提供的積體被動裝置封裝結構製作方法中間狀態的截面圖；圖20是本發明另一實施例提供的積體被動裝置封裝結構的截面圖。
為了使本申請的目的、技術方案及優點更加清楚明白，以下結合圖式及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發明，並不用於限定本發明，故不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。
本部分將詳細描述本發明的具體實施例，本發明之較佳實施例在圖式中示出，圖式的作用在於用圖形補充說明書文字部分的描述，使人能夠直觀地、形象地理解本發明的每個技術特徵和整體技術方案，但其不能理解為對本發明保護範圍的限制。
在發明的描述中，若干的含義是一個或者多個，多個的含義是兩個及兩個以上，大於、小於、超過等理解為不包括本數，以上、以下、以內等理解為包括本數。如果有描述到第一、第二只是用於區分技術特徵為 目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量或者隱含指明所指示的技術特徵的先後關係。
參照圖1、圖3，本發明的一實施例提供的一種電容電感嵌埋結構製作方法包括以下步驟：
步驟S100，提供具有埋芯空腔120和金屬柱130的有機框架100，在有機框架100上表面層壓至少一層第一介質200，並對至少一層第一介質200進行光刻形成階梯狀開口210，階梯狀開口210對應設置在埋芯空腔120上方，具體地，如圖2所示，有機框架100具有上表面和下表面，至少一個導通金屬柱130，根據預埋電子構件的尺寸生成陣列式排布的埋芯空腔120。每個埋芯空腔120可根據實際需求設計為至少一個或多個，如圖3所示，在有機框架100上表面兩次層壓第一介質200，並對第一介質200曝光顯影進行圖形製作，形成分立的臺階層，每兩個臺階層之間形成階梯狀開口210，階梯狀開口210設置在埋芯空腔120上方，需要說明的是，設置階梯狀開口210的目的在於方便電子元件300傾斜偏置貼裝進入埋芯空腔120，階梯狀開口210的臺階層的數量(階梯數)根據需要貼裝的電子元件300尺寸大小等實際狀況製作，大於等於1均可，較佳的，本發明中，階梯狀開口210的階梯數為2，即對應兩次層壓第一介質200。
步驟S200，經由階梯狀開口210貼裝電子元件300至埋芯空腔120，電子元件300包括上電極310和下電極320，分別位於埋芯空腔120的上部和下部，具體地，如圖4所示，首先在有機框架100下表面貼附膠帶，用於暫時封閉有機框架100下表面，再藉由偏置貼裝，使電子元件300部分貼在臺階上，在重力的作用下電子元件300沿著臺階下滑至埋芯空腔120孔底，電子元件300貼裝埋芯空腔120孔底時，下電極320與膠帶接觸，需要說明的 是，電子元件300可以是分立被動裝置，如電阻、電容和電感，也可以是由分立被動裝置之間的任一組合構件。
步驟S300，層壓第二介質400至埋芯空腔120內部以及第一介質上表面並固化，減薄第一介質200和第二介質400，露出上電極310、下電極320以及金屬柱130的上下表面，具體地，如圖5所示，在有機框架100上表面壓合填充第二介質400，使第二介質400填充埋芯空腔120內電子元件300以外的空間，使第二介質400完全覆蓋電子元件300和第一介質200組成的臺階層，並進行熱固化，熱固化的目的是為了使第一介質200和第二介質400材料變硬，方便後續製程執行；如圖6所示，對變硬的第一介質200和第二介質400進行減薄處理，使電子元件300的上電極310和有機框架100的金屬柱130上表面露出，進一步去除有機框架100下表面貼附的膠帶，露出電子元件300的下電極320及有機框架100的金屬柱130的下表面，需要說明的是，減薄第一介質200和第二介質400的方式包括多種方式，可以是藉由電漿蝕刻(plasma)的方式對第一介質200和第二介質400進行減薄，也可以是藉由物理磨板拋光的方式對第一介質200和第二介質400進行減薄，還可以是藉由雷射鑽孔(laser drill)的方式對第一介質200和第二介質400進行減薄，也可以是藉由電漿蝕刻、磨板拋光和雷射鑽孔任意結合的方式對第一介質200和第二介質400進行減薄，較佳的，在本發明的一實施例中，採用電漿蝕刻和雷射鑽孔結合的方式進行減薄，如圖7所示，在有機框架100的上下表面分別形成金屬種子層600，金屬種子層600覆蓋上電極310、下電極320和金屬柱130表面，需要說明的是，在減薄後的有機框架100的上下表面沉澱金屬種子層600，使金屬種子層600覆蓋上下表面，以及所有通孔及盲孔的孔壁，達到電氣特性的連通，沉澱金屬種子層600的方式包括物理濺射和化學電鍍，較佳的，本發明的一實施例採用物理濺射進行金屬種子層600 沉澱，金屬種子層600的厚度根據實際需求定義，在本發明的一實施例中，金屬種子層600厚度範圍在800nm~2000nm之間。
需要說明的是，第一介質200和第二介質400為有機材料，包括半固化片(PP)、薄膜型樹脂(ABF)或者感光樹脂，半固化片和薄膜型樹脂可以藉由電漿蝕刻、磨板拋光或者雷射鑽孔等方式進行減薄，感光樹脂可藉由曝光顯影等方式進行減薄處理。
步驟S400，電鍍金屬，形成線路層500，線路層500與上電極310、下電極320和金屬柱130連通，具體地，如圖8所示，在有機框架100的上下表面貼附感光阻擋層800，並對感光阻擋層800光刻，進行圖形製作，露出線路層500電鍍區域，在上下表面進行金屬電鍍，形成線路層500，線路層500覆蓋在電子元件300的上電極310和下電極320以及金屬柱130的上表面和下表面，線路層500的厚度可根據實際設計需求設置，如圖9所示，去除上下表面的感光阻擋層800，對金屬種子層600進行蝕刻，使金屬種子層600與線路層500保持一致，完成單層被動電子元件300的垂直封裝，需要說明的是，沉澱金屬種子層600的目的是為了使金屬線路層500與電子元件300的上下電極320以及金屬柱130的上下表面更好的連接，提高電氣特性。
需要說明的是，相對於傳統的電子元件300水平式嵌埋結構，垂直式嵌埋封裝時由於垂直電子元件300長度尺寸較大，因此需要設置階梯狀開口210進行垂直電子元件300的偏置貼裝，有機框架100的高度可根據垂直電子元件300的長度尺寸進行調整，另外封裝在同一層的垂直電子元件300數量可以是一個也可以是多個，達到同層同型號的電子元件300的積體封裝，垂直電子元件300的種類可以是一種也可以是多種，達到同層多型號的電子元件300的積體封裝，只需要埋芯空腔120的尺寸滿足垂直電子元件300種類中長度尺寸最大的一種即可。
參照圖2至圖20，本發明的另一實施例還提供了一種積體被動裝置封裝結構製作方法，如圖10所示，在圖8所示的結構上下表面繼續貼附感光阻擋層800，並對感光阻擋層800光刻進行圖形製作，露出第二金屬通孔，對第二金屬通孔電鍍形成第二金屬柱130a，進行增層設計，第二金屬柱130a連接於線路層500表面，需要說明的是，可根據設計需求雙面光刻和電鍍，形成雙面增層結構，也可以單面進行增層，形成單面增層結構，在本發明的一實施例中，進行單面增層設計，如圖11所示，去除上下表面的感光阻擋層800，對金屬種子層600進行蝕刻，使金屬種子層600與線路層500保持一致，如圖12所示，在圖11所示結構的上表面和下表面分別層壓第二介質400，並對第二介質400進行減薄技術處理，使第二金屬柱130a上表面與第二介質400表面齊平，如圖13所示，在圖12所示結構的上表面依次形成金屬種子層600、感光阻擋層800，並光刻感光阻擋層800形成第二線路層視窗，電鍍金屬，在第二介質400表面形成第二線路層500a，需要說明的是，可以進行單面設計也可以進行雙面設計，都屬於本發明的保護範圍，在本發明的一實施例中，進行單面設計；如圖14所示，在圖13所示結構的上表面貼附感光阻擋層800，並對感光阻擋層800光刻和金屬電鍍形成第三金屬柱130b，如圖15所示，去除感光阻擋層800，對金屬種子層600蝕刻，使金屬種子層600與第二線路層500a保持一致，如圖16所示，在圖15所示結構的上表面製作上層有機框架100，如圖17至圖19所示，在上層有機框架100內貼裝電子元件300，形成第三線路層500b，達成兩層電子元件300的垂直封裝結構，需要說明的是，上層與下層電子元件300之間經由線路層500、第二線路層500a、第三線路層500b、金屬柱130、第二金屬柱130a以及第三金屬柱130b進行電氣連通，另外，還可以根據設計的需要通過單面或者雙面增層進行兩層及兩層以上的電子元件300垂直封裝，在都屬於本發明的保護範 圍，在本發明的一實施例中，進行單面增層兩層設計，如圖20所示，在圖19所示結構的上表面和下表面沉積阻焊層700，並對阻焊層700光刻形成線路層500的電極視窗710，進行電氣特性的引出，方便電子元件300與外部電路連接使用，最後，通過對電極視窗710表面進行稀有金屬電鍍進行抗氧化處理，稀有金屬具有化學性質穩定，耐腐蝕等特性，可以防止電極視窗710氧化。
基於上述積體被動裝置封裝結構製作方法，提出本發明的積體被動裝置封裝結構的各個實施例。
參照圖9，本發明的另一實施例還提供了一種積體被動裝置封裝結構包括有機框架100，有機框架100包括至少一層有機框架100，有機框架100包括至少一個埋芯空腔120、至少一個金屬柱130；電子元件300，垂直貼裝在埋芯空腔120內，電子元件300包括上電極310和下電極320，分別位於埋芯空腔120的上部和下部；線路層500，覆蓋在有機框架100的上表面和下表面，與上電極310、下電極320和金屬柱130連通；介質層，用於連接線路層500和有機框架100。
在一實施例中，電子元件300垂直貼裝在埋芯空腔120內部，電子元件300的上電極310和下電極320分別位於埋芯空腔120的頂部和底部，在有機框架100的上表面和下表面分別設置有線路層500，並且線路層500與電子元件300的上電極310和下電極320分別連通，埋芯空腔120的大小和數量可依據電子元件300的尺寸、型號和數量進行調整，藉由將多個電子元件300垂直貼裝在多個埋芯空腔120中可達到同層同型號的電子元件300的積體封裝，也可以達到同層多型號的電子元件300的積體封裝，另外，在本發明的一實施例中，還可以根據設計的需要，藉由單面或者雙面增層進行兩層及兩層以上的電子元件300垂直封裝，在都屬於本發明的保護範圍。
本發明的另一實施例還提供了一種基板，該基板包括有如上任一實施例中的積體被動裝置封裝結構。
以上是對本發明的較佳實施進行了具體說明，但本發明並不局限於上述實施方式，熟悉本領域的技術人員在不違背本發明精神的前提下還可作出多種的等同變形或替換，這些等同的變形或替換均包含在本發明請求項所限定的範圍內。
S100:步驟
S200:步驟
S300:步驟
S400:步驟

Claims (7)

  1. 一種積體被動裝置封裝結構製作方法，包括以下步驟：提供設有一埋芯空腔和一金屬柱的一有機框架，在所述有機框架的一上表面層壓至少一層第一介質，並對所述至少一層第一介質進行光刻以形成一開口，所述開口為階梯狀開口，所述開口對應設置在所述埋芯空腔上方；經由所述開口貼裝一電子元件至所述埋芯空腔，所述電子元件包括一上電極和一下電極，所述上電極和所述下電極分別位於所述埋芯空腔的一上部和一下部；層壓一第二介質至所述埋芯空腔的一內部以及所述第一介質的一上表面並進行固化，減薄所述第一介質和所述第二介質，以露出所述上電極、所述下電極以及所述金屬柱的一上表面及一下表面；電鍍金屬，以形成一線路層，所述線路層與所述上電極、所述下電極和所述金屬柱連通，其中所述上電極的表面和下電極的表面完全被所述線路層覆蓋。
  2. 如請求項1所述的積體被動裝置封裝結構製作方法，其中，還包括：在所述有機框架的所述上表面及一下表面分別形成一金屬種子層，所述金屬種子層覆蓋所述上電極、所述下電極和所述金屬柱的所述上表面及所述下表面。
  3. 如請求項2所述的積體被動裝置封裝結構製作方法，其中，還包括：在所述金屬種子層的表面電鍍金屬，以形成所述線路層，蝕刻所述金屬種子層，使得所述金屬種子層被所述線路層完全覆蓋，並在所述線路層的表面沉積阻焊層，並對所述阻焊層光刻以形成所述線路層的電極視窗。
  4. 如請求項1所述的積體被動裝置封裝結構製作方法，其中，所述埋芯空腔、所述金屬柱和所述電子元件的數量分別至少為一個。
  5. 如請求項4所述的積體被動裝置封裝結構製作方法，其中，所述電子元件的種類為一種或多種。
  6. 如請求項1所述的積體被動裝置封裝結構製作方法，其中，減薄所述第一介質和所述第二介質的方式包括以下至少之一：藉由電漿蝕刻的方式對所述第一介質和所述第二介質進行減薄；藉由磨板拋光的方式對所述第一介質和所述第二介質進行減薄；藉由雷射鑽孔的方式對所述第一介質和所述第二介質進行減薄；以及藉由藉由蝕刻、磨板拋光和雷射鑽孔中至少兩者的結合的方式對所述第一介質和所述第二介質進行減薄。
  7. 如請求項1至6中任一項所述的積體被動裝置封裝結構製作方法，其中，還包括，藉由層壓多層第二介質以及對每一層所述第二介質進行蝕刻電鍍金屬柱和線路層，以形成連接體，從而將多個所述有機框架進行連接，達到多層電子元件封裝。
TW109133192A 2020-06-29 2020-09-25 積體被動裝置封裝結構製作方法 TWI797482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010609666.2A CN111863627B (zh) 2020-06-29 2020-06-29 集成无源器件封装结构及其制作方法和基板
CN202010609666.2 2020-06-29

Publications (2)

Publication Number Publication Date
TW202202037A TW202202037A (zh) 2022-01-01
TWI797482B true TWI797482B (zh) 2023-04-01

Family

ID=72988258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133192A TWI797482B (zh) 2020-06-29 2020-09-25 積體被動裝置封裝結構製作方法

Country Status (4)

Country Link
US (1) US11342273B2 (zh)
JP (1) JP7058310B2 (zh)
CN (1) CN111863627B (zh)
TW (1) TWI797482B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117223102A (zh) * 2021-05-31 2023-12-12 德克萨斯仪器股份有限公司 带有分流器和图案化金属迹线的半导体封装件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216514C (zh) * 2000-12-07 2005-08-24 财团法人工业技术研究院 备有多层陶瓷基板和内埋被动元件的多层电路模组
TW200621114A (en) * 2004-12-03 2006-06-16 Via Tech Inc Structure and method for embedded passive component assembly
US20100163291A1 (en) * 2005-10-17 2010-07-01 Samsung Electro-Mechanics Co., Ltd. Substrate embedded with passive device
TWI415235B (zh) * 2008-10-22 2013-11-11 Sony Corp Semiconductor device and manufacturing method thereof
TW201507567A (zh) * 2013-08-08 2015-02-16 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 具有嵌入式濾波器的多層電子結構
CN109686669A (zh) * 2018-11-22 2019-04-26 珠海越亚半导体股份有限公司 一种集成电路封装方法及封装结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4227967B2 (ja) 2005-03-08 2009-02-18 Ｔｄｋ株式会社 基板及び電子部品の製造方法
TW200917446A (en) * 2007-10-01 2009-04-16 Phoenix Prec Technology Corp Packaging substrate structure having electronic component embedded therein and fabricating method thereof
EP2136610A4 (en) 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
JP5395360B2 (ja) 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
KR20090130727A (ko) * 2008-06-16 2009-12-24 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN102256451B (zh) * 2010-05-20 2013-05-08 深南电路有限公司 埋入片式器件的印刷电路板及其制造方法
JP2012028545A (ja) 2010-07-23 2012-02-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2013009738A1 (en) * 2011-07-13 2013-01-17 Cisco Technology, Inc Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
JP5977006B2 (ja) 2011-09-12 2016-08-24 日本特殊陶業株式会社 コンデンサ及びその製造方法
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
DE112015007240T5 (de) * 2015-12-26 2018-10-04 Intel Corporation Senkrecht eingebettete passive bauelemente
CN107611114B (zh) * 2017-07-31 2020-03-10 华为技术有限公司 一种嵌入式基板
CN208923115U (zh) * 2018-11-30 2019-05-31 华进半导体封装先导技术研发中心有限公司 一种微波多芯片组件的封装结构
US11031332B2 (en) * 2019-01-31 2021-06-08 Texas Instruments Incorporated Package panel processing with integrated ceramic isolation
US11018120B2 (en) * 2019-06-06 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package with stress buffering layer and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216514C (zh) * 2000-12-07 2005-08-24 财团法人工业技术研究院 备有多层陶瓷基板和内埋被动元件的多层电路模组
TW200621114A (en) * 2004-12-03 2006-06-16 Via Tech Inc Structure and method for embedded passive component assembly
US20100163291A1 (en) * 2005-10-17 2010-07-01 Samsung Electro-Mechanics Co., Ltd. Substrate embedded with passive device
TWI415235B (zh) * 2008-10-22 2013-11-11 Sony Corp Semiconductor device and manufacturing method thereof
TW201507567A (zh) * 2013-08-08 2015-02-16 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 具有嵌入式濾波器的多層電子結構
CN109686669A (zh) * 2018-11-22 2019-04-26 珠海越亚半导体股份有限公司 一种集成电路封装方法及封装结构

Also Published As

Publication number Publication date
JP2022013543A (ja) 2022-01-18
CN111863627A (zh) 2020-10-30
TW202202037A (zh) 2022-01-01
US20210407922A1 (en) 2021-12-30
US11342273B2 (en) 2022-05-24
CN111863627B (zh) 2022-04-19
JP7058310B2 (ja) 2022-04-21

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US8069560B2 (en) Method of manufacturing multilayer wiring board
US6410858B1 (en) Multilayered wiring board, a production process for, and semiconductor device using, the same
US6783652B2 (en) Process for manufacturing a wiring board
JP2007142403A (ja) プリント基板及びその製造方法
US20080102410A1 (en) Method of manufacturing printed circuit board
KR101100946B1 (ko) 마이크로 전자장치, 수동 마이크로 전자 구조체, 마이크로 전자 장치 제조 방법 및 시스템
TW554651B (en) Multi-layer wiring substrate and manufacturing method thereof
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP2021141311A (ja) Ｉｃパッケージ内の面内インダクタ
JP2009283739A (ja) 配線基板および配線基板の製造方法
TWI797482B (zh) 積體被動裝置封裝結構製作方法
JP3188856B2 (ja) 多層プリント配線板の製造方法
JP2006041029A (ja) 配線基板及びその製造方法ならびに電子装置
KR100726239B1 (ko) 전자소자 내장형 다층 인쇄회로기판 제조방법
TWI268130B (en) Method for fabricating a multi-layer packaging substrate
JP3786028B2 (ja) コンデンサ素子を有するプリント基板の製造方法
JP2005026670A (ja) 多層配線基板およびその製造方法
US8726498B2 (en) Methods for filling holes in printed wiring boards
TW202310092A (zh) 一種封裝機構及其製備方法
US6743659B2 (en) Method for manufacturing multi-layer package substrates
US7427716B2 (en) Microvia structure and fabrication
TWI823768B (zh) 一體電感嵌埋基板及其製作方法
JP2002290048A (ja) 多層回路基板におけるビア形成方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법