JP3786028B2 - コンデンサ素子を有するプリント基板の製造方法 - Google Patents
コンデンサ素子を有するプリント基板の製造方法 Download PDFInfo
- Publication number
- JP3786028B2 JP3786028B2 JP2002042250A JP2002042250A JP3786028B2 JP 3786028 B2 JP3786028 B2 JP 3786028B2 JP 2002042250 A JP2002042250 A JP 2002042250A JP 2002042250 A JP2002042250 A JP 2002042250A JP 3786028 B2 JP3786028 B2 JP 3786028B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- high dielectric
- upper electrode
- layer
- capacitor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【０００１】
【発明の実施の形態】
本発明は、コンデンサ素子内蔵型のプリント基板の製造方法に係り、特に、電気的特性、高密度化に優れたプリント基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の高密度化、高速化に伴い、プリント基板の高密度化対応、高周波数対応への要求が益々高まっている。高密度化を図る上で実装部品の小型化が進んでいるが、実装歩留りを考えると、現在以上の小型化は限界に近い。また、ＩＣ端子近傍に実装すべきバイパスコンデンサ等の配置条件により、プリント基板の実装設計が非常に困難になってきている。
従来、コンデンサや抵抗といった受動電子部品は、はんだ付実装によってプリント基板と接続されていたが、最近にあっては、高誘電率材料をプリント基板の層間絶縁層に用いた層間コンデンサや局所的に高誘電率材料を充填し、層間コンデンサとして用いる方法が提案され始めてきた。
【０００３】
【発明が解消すべき課題】
しかしながら、前者は層間に用いている高誘電率材料の誘電率が一定なため、異なった容量値が必要な場合には、面積で調整する必要があり、このため設計の自由度や高密度化には不利な製法であることから、一般的には大面積で精度をあまり要しないノイズ低減用のコンデンサを製造する際に用いられている。
後者のプロセスとしては、特開２００１−１５９２８号公報や特開平９−１１６２４７号公報に開示されているように、低誘電率の層にＣＯ2 やレーザ光やフォトで必要容量面積の開口部を形成し、その開口部に高誘電率材料を充填し、局所的なコンデンサを形成する製法も知られている。しかしながら、この製法の場合には、高誘電率材料の硬化時の硬化収縮や熱膨張率の違いから低誘電率の層と高誘電率材料との界面に間隙が生じ、この間隙に導電体が潜り込んで下部電極と上部電極とが短絡し、コンデンサとして機能しなくなってしまう問題や信頼性に乏しい、といった問題があった。
【０００４】
また、感光性のあるペースト状の高誘電率樹脂を用いた中二階構造のプリント基板の製法も提案されている。図３及び図４はこのプリント基板の従来の製造方法の一例を示す工程図である。
まず、プリント基板の一部を形成することになる基板本体２の表面にコンデンサ素子の一部を形成することになる下部電極４を有す配線パターン６を形成する（図３（Ａ））。図示例では基板本体２の両面に配線パターン６が形成されている。
次に、下部電極４を有する配線パターン６を埋め込むようにぺースト状の例えばネガ型の感光性高誘電率層８を形成する（図３（Ｂ））。
次に、パターン化された露光フィルム１０をマスクとしてコンデンサ素子に対応する部分の上記感光性高誘電率層８を、例えば紫外線ＵＶを用いて感光させる（図３（Ｃ））。
そして、上記感光性高誘電率層８の未露光部分を、例えば苛性ソーダ１２を用いて除去する（図３（Ｄ））。
【０００５】
次に、露光されて在留する上記感光性高誘電率層８を含む表面全体に例えばＮｉ膜よりなる導電層１２を形成する（図３（Ｅ））。
次に、コンデンサ素子の上部電極に対応する部分のみを残すように上記導電層１２を、ホトリソ手段を用いてパターニングし、例えば塩化第２銅溶液よりなるエッチング液１４でエッチングすることにより上部電極１６を形成する（図３（Ｆ））。これにより、埋め込まれるべきコンデンサ素子１８が必要箇所に形成されることになる。
次に、この基板本体２の両面にエポキシ樹脂などの低誘電率絶縁材よりなる層間絶縁層２０を形成する（図３（Ｇ））。
次に、上記層間絶縁層２０の表面に、例えば不織布バフよりなるローラ２２をかけることにより、その表面を平坦化する（図４（Ａ））。
【０００６】
次に、上記層間絶縁層２０の必要箇所に、例えばレーザ光等を用いて穴を形成して下地の導体層を露出させるようにブラインドビアホール２４を形成する（図４（Ｂ））。
次に、上記ブラインドビアホール２４内の内面を含むようにして上記層間絶縁層２０の表面全面に銅めっき層２６を形成する（図４（Ｃ））。
次に、上記銅メッキ層２６をパターン化することにより外層の配線パターン２８を形成する（図４（Ｄ））。
【０００７】
しかしながら、図３及び図４にて説明した製造方法では、図３（Ｆ）に示すように上部電極１６の形成時において、この下層の感光性高誘電率層８との間で段差の影響や整合ずれがあるため、実際上は、上部電極１２は感光性高誘電率層８の寸法よりも小さくなってしまい、高密度化に対して不利になるといった問題やプロセスが複雑になるなどの問題がある。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、製造のプロセスの簡易化が図れると共に精度に優れたコンデンサ素子を有するプリント基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に規定する発明は、下部電極と高誘電率層と上部電極とが積層されてなるコンデンサ素子を有するプリント基板の製造方法において、基板上に、前記下部電極を含む配線パターンを形成する工程と、少なくとも前記下部電極を覆うように、前記基板上に、感光性を有すると共に感光された部分がアルカリ溶液に対して可溶となる前記高誘電率層を形成する工程と、前記高誘電率層上に、前記アルカリ性溶液に対して不溶な金属層を形成する工程と、前記金属層上の前記下部電極に対応する範囲内に、前記アルカリ溶液に対して可溶なレジスト膜を形成する工程と、前記レジスト膜をマスクとして、該レジスト膜以外の部分の前記金属層を除去し、残った前記金属層を前記上部電極とする工程と、前記上部電極をマスクとして前記上部電極以外の部分の前記高誘電率層を感光させる工程と、前記高誘電率層の感光された部分と前記レジスト膜とを前記アルカリ溶液で溶解させて除去することにより、前記高誘電率層を前記上部電極と略同一形状とすると共に、前記下部電極と、前記上部電極と略同一形状とされた前記高誘電率層と、前記上部電極とが積層されてなるコンデンサ素子を形成する工程と、を有することを特徴とする、コンデンサ素子を有するプリント基板の製造方法である。
【０００９】
このように、コンデンサ素子の上部電極をマスクとして用いて高誘電率層をエッチングするようにしたので、寸法精度を向上させることができるのみならず、製造プロセスの工程数を省略してこの簡易化を図ることが可能となる。
この場合、例えば前記高誘電率層は、感光樹脂よりなるバインダーに高誘電率のフィラーを混入してなる高誘電率ペーストよりなる。
また、この場合、例えば前記上部電極は、Ｎｉ、Ｃｒ或いはそれらの合金とＣｕとの積層膜よりなる。
【００１０】
【発明の実施の形態】
以下に、本発明に係るコンデンサ素子を有するプリント基板の製造方法の一実施例を添付図面に基づいて詳述する。
図１及び図２は本発明のプリント基板の製造方法を説明するための工程図である。
まず、図１（Ａ）に示すように基板本体３２の両表面には、例えば銅膜等の導電層よりなる配線パターン３４が形成されており、この配線パターン３４の一部に、これより形成されるべきコンデンサ素子の下部電極３６が含まれている。図示例では、上側の配線パターン３４の一部に下部電極３６が含まれている。上記基板本体３２は、例えばガラスエポキシ樹脂よりなるコア材や、このコア材の表面に層間絶縁層と配線パターンとを交互に、単層或いは多層に形成した積層板が対応する。尚、このような積層板をビルトアップ基板とも称す。
そして、上記下部電極３６の表面を含む配線パターン３４の全表面には、この配線パターン３４の形成後、これに積層される樹脂との密着強度の向上を図るためにマイクロエッチング処理がなされている。この場合、エッチング液としては例えばメック社製のＣＺ−８１００等を用いることができる。
【００１１】
次に、図１（Ｂ）に示すように、下部電極３６を形成した側の基板本体３２の表面全体に、上記下部電極３６の表面も含めて高誘電率層３８を所定の厚さで形成する。この高誘電率層３８は、感光樹脂よりなるバインダー４０中に、例えばチタン酸バリウム等よりなる誘電率の高い粒状、或いは粉状のフィラー４２を混入してなる高誘電体物により形成されている。上記したような感光樹脂は、アルカリもしくは溶剤で、現像及びエッチングが可能なものである。
また、この高誘電率層３８は、ペースト状の高誘電体物を塗布するように形成してもよいし、上記高誘電体物をフィルム状に延ばして、これを基板本体３２の表面に貼り付けるようにして形成してもよい。ここでは例えば苛性ソーダにより現像、エッチングが可能な厚さ３０μｍ程度の感光性ポジ型の高誘電体物フィルムを用いている。
【００１２】
次に、上記高誘電率層３８の表面を活性化させるために、この表面全体に対してＡｒ等によりプラズマエッチング処理を施し、次に、この活性化された高誘電率層３８の表面全体に、図１（Ｃ）に示すように、例えばスパッタリングによりＮｉ膜よりなる導電層４４を形成する。この導電層４４の厚さは例えば１μｍ程度である。
次に、アルカリもしくは溶剤で現像、エッチングが可能であって、上記高誘電率層３８と同じ溶剤に対して溶解性を示すドライフィルムレジストを全面に塗布して、これをパターニング露光及び現像して上部電極に対する部分のドライフィルムレジスト４６のみを残す。そして、図１（Ｄ）に示すように、この残されたドライフィルムレジスト４６をマスクとして、上記導電層４４の不要な部分をエッチング処理により除去し、上部電極４８をパターン形成する。ここではエッチング液５０として塩化第２銅液を用いてＮｉ膜よりなる導電層４４を除去している。尚、紫外線等により露光済みのドライフィルムレジストは上記塩化第２銅液に対して溶解しないのは勿論である。
【００１３】
次に、図１（Ｅ）に示すように、上部電極４８をマスクとして、上記高誘電率層３８を紫外線ＵＶにより露光し、そして現像する。
次に、図１（Ｆ）に示すように、表面全体に苛性ソーダ５２を作用させることにより、上記高誘電率層３８の露光された部分及び上部電極４８上のドライフィルムレジスト４６をエッチングにより取り除く。この際、Ｎｉ膜よりなる上部電極４８は耐アルカリ性が強いために上部電極４８及びこれと同じ寸法の下層の高誘電率層３８は溶解することなく共に残留することになる。
これにより、上部電極４８、下部電極３６及びこれらの間に挟まれた高誘電率層３８とよりなるコンデンサ素子５４が形成されることになる。尚、図示例では、上部電極４８よりも下部電極３６の方が、その面積を僅かに大きく設定しており、後述するように電極引き出しのリードを接続するようになっている。
【００１４】
以上のように、コンデンサ素子５４を形成したならば、次に、図１（Ｇ）に示すように、上記基板本体３２の両面に、上記コンデンサ素子５４を埋め込むように所定の厚さの層間絶縁層５６を形成する。ここでは層間絶縁層５６として、例えばエポキシ樹脂やポリオレフィン樹脂を厚さ５０μｍ程度となるように形成する。この際、上記上部電極４８上の層間絶縁層５６の厚さＨ１は、１０〜３０μｍの範囲内、例えば２０μｍ程度に設定する。
【００１５】
次に、図２（Ａ）に示すように、不織布バフ（例えばジャブロ社のサーフェイス８００Ｍ）製のローラ５８を用いて、上記層間絶縁層５６の表面を適切に研磨して表面を平坦にする。
次に、図２（Ｂ）に示すように、上記上部電極４８、下部電極３６及び他の配線パターン３４の所定の部位との電気的接続を図るために、例えばＣＯ2 レーザ光Ｌにより上記層間絶縁層５６の所定の部位に穴を開けてブラインドビアホール６０を形成し、内部に電極表面や配線パターン表面を露出させる。
次に、上記ブラインドビアホール６０の内面を含む上記層間絶縁層５６の表面全体に、例えば過マンガン酸カリウム液を作用させてその表面を粗化し、その後、図２（Ｃ）に示すように、上記ブラインドビアホール６０の内面を含む層間絶縁層５６の表面全体に、例えば銅めっき等により導電層６２を形成する。この導電層６２は、スパッタ等のドライプロセスによって形成してもよい。
【００１６】
次に、ドライフィルムレジストやＥＤレジスト（電着レジスト）等を用いて上記導電層６２を図２（Ｄ）に示すようにパターンエッチングすることにより、外層の配線パターン６６を形成する。ここではエッチング液として例えば塩化第２銅溶液を用いることができる。これにより、内層の配線パターン３４や埋め込まれたコンデンサ素子５４と外層の配線パターン６６との間の導通が取られることになる。
以後、層間絶縁層を表面全体に形成した後に、必要に応じて図１（Ａ）〜図２（Ｄ）に示す一連の工程を繰り返し行うことにより、多層のプリント基板を形成することができる。
そして、最後に、必要に応じてはんだ付けランド用のソルダーレジストやシルク印刷、表面処理（金メッキや耐熱フラックス等）を行う。
【００１７】
このように、図１（Ｅ）に示したように、上部電極４８をマスクとしてコンデンサ素子５４の極間絶縁層を形成する高誘電率層３８を露光、現像してパターンエッチングするようにしたので、この寸法精度を向上できるのみならず、図３（Ｅ）及び図３（Ｆ）に示す従来方法と比較してその工程数を削減することが可能となる。
尚、上記実施例では、上部電極４８としてＮｉ膜を用いたが、このＮｉに加え、Ｃｒ膜、或いはＮｉやＣｒの合金とＣｕとの積層膜を用いることができる。また、この上部電極４８の厚さは、好ましくは０．１〜５μｍの範囲内である。
【００１８】
【発明の効果】
以上説明したように、本発明のコンデンサ素子を有するプリント基板の製造方法によれば、次のように優れた作用効果を発揮することができる。
コンデンサ素子の上部電極をマスクとして用いて高誘電率層をエッチングするようにしたので、寸法精度を向上させることができるのみならず、製造プロセスの工程数を省略してこの簡易化を図ることができる。
従って、複雑なプロセスを必要とせずに、安価で信頼性、精度、高密度化に優れたコンデンサ素子を内蔵したプリント基板を提供することができ、電子機器の小型化、高機能化に寄与できる。
【図面の簡単な説明】
【図１】本発明のプリント基板の製造方法を説明するための工程図である。
【図２】本発明のプリント基板の製造方法を説明するための工程図である。
【図３】プリント基板の従来の製造方法の一例を示す工程図である。
【図４】プリント基板の従来の製造方法の一例を示す工程図である。
【符号の説明】
３２…基板本体、３４…配線パターン、３６…下部電極、３８…高誘電率層、４０…バインダー、４２…フィラー、４４…導電層、４８…上部電極、５４…コンデンサ素子、５６…層間絶縁層、６０…ブラインドビアホール。
【発明の実施の形態】
本発明は、コンデンサ素子内蔵型のプリント基板の製造方法に係り、特に、電気的特性、高密度化に優れたプリント基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の高密度化、高速化に伴い、プリント基板の高密度化対応、高周波数対応への要求が益々高まっている。高密度化を図る上で実装部品の小型化が進んでいるが、実装歩留りを考えると、現在以上の小型化は限界に近い。また、ＩＣ端子近傍に実装すべきバイパスコンデンサ等の配置条件により、プリント基板の実装設計が非常に困難になってきている。
従来、コンデンサや抵抗といった受動電子部品は、はんだ付実装によってプリント基板と接続されていたが、最近にあっては、高誘電率材料をプリント基板の層間絶縁層に用いた層間コンデンサや局所的に高誘電率材料を充填し、層間コンデンサとして用いる方法が提案され始めてきた。
【０００３】
【発明が解消すべき課題】
しかしながら、前者は層間に用いている高誘電率材料の誘電率が一定なため、異なった容量値が必要な場合には、面積で調整する必要があり、このため設計の自由度や高密度化には不利な製法であることから、一般的には大面積で精度をあまり要しないノイズ低減用のコンデンサを製造する際に用いられている。
後者のプロセスとしては、特開２００１−１５９２８号公報や特開平９−１１６２４７号公報に開示されているように、低誘電率の層にＣＯ2 やレーザ光やフォトで必要容量面積の開口部を形成し、その開口部に高誘電率材料を充填し、局所的なコンデンサを形成する製法も知られている。しかしながら、この製法の場合には、高誘電率材料の硬化時の硬化収縮や熱膨張率の違いから低誘電率の層と高誘電率材料との界面に間隙が生じ、この間隙に導電体が潜り込んで下部電極と上部電極とが短絡し、コンデンサとして機能しなくなってしまう問題や信頼性に乏しい、といった問題があった。
【０００４】
また、感光性のあるペースト状の高誘電率樹脂を用いた中二階構造のプリント基板の製法も提案されている。図３及び図４はこのプリント基板の従来の製造方法の一例を示す工程図である。
まず、プリント基板の一部を形成することになる基板本体２の表面にコンデンサ素子の一部を形成することになる下部電極４を有す配線パターン６を形成する（図３（Ａ））。図示例では基板本体２の両面に配線パターン６が形成されている。
次に、下部電極４を有する配線パターン６を埋め込むようにぺースト状の例えばネガ型の感光性高誘電率層８を形成する（図３（Ｂ））。
次に、パターン化された露光フィルム１０をマスクとしてコンデンサ素子に対応する部分の上記感光性高誘電率層８を、例えば紫外線ＵＶを用いて感光させる（図３（Ｃ））。
そして、上記感光性高誘電率層８の未露光部分を、例えば苛性ソーダ１２を用いて除去する（図３（Ｄ））。
【０００５】
次に、露光されて在留する上記感光性高誘電率層８を含む表面全体に例えばＮｉ膜よりなる導電層１２を形成する（図３（Ｅ））。
次に、コンデンサ素子の上部電極に対応する部分のみを残すように上記導電層１２を、ホトリソ手段を用いてパターニングし、例えば塩化第２銅溶液よりなるエッチング液１４でエッチングすることにより上部電極１６を形成する（図３（Ｆ））。これにより、埋め込まれるべきコンデンサ素子１８が必要箇所に形成されることになる。
次に、この基板本体２の両面にエポキシ樹脂などの低誘電率絶縁材よりなる層間絶縁層２０を形成する（図３（Ｇ））。
次に、上記層間絶縁層２０の表面に、例えば不織布バフよりなるローラ２２をかけることにより、その表面を平坦化する（図４（Ａ））。
【０００６】
次に、上記層間絶縁層２０の必要箇所に、例えばレーザ光等を用いて穴を形成して下地の導体層を露出させるようにブラインドビアホール２４を形成する（図４（Ｂ））。
次に、上記ブラインドビアホール２４内の内面を含むようにして上記層間絶縁層２０の表面全面に銅めっき層２６を形成する（図４（Ｃ））。
次に、上記銅メッキ層２６をパターン化することにより外層の配線パターン２８を形成する（図４（Ｄ））。
【０００７】
しかしながら、図３及び図４にて説明した製造方法では、図３（Ｆ）に示すように上部電極１６の形成時において、この下層の感光性高誘電率層８との間で段差の影響や整合ずれがあるため、実際上は、上部電極１２は感光性高誘電率層８の寸法よりも小さくなってしまい、高密度化に対して不利になるといった問題やプロセスが複雑になるなどの問題がある。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、製造のプロセスの簡易化が図れると共に精度に優れたコンデンサ素子を有するプリント基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に規定する発明は、下部電極と高誘電率層と上部電極とが積層されてなるコンデンサ素子を有するプリント基板の製造方法において、基板上に、前記下部電極を含む配線パターンを形成する工程と、少なくとも前記下部電極を覆うように、前記基板上に、感光性を有すると共に感光された部分がアルカリ溶液に対して可溶となる前記高誘電率層を形成する工程と、前記高誘電率層上に、前記アルカリ性溶液に対して不溶な金属層を形成する工程と、前記金属層上の前記下部電極に対応する範囲内に、前記アルカリ溶液に対して可溶なレジスト膜を形成する工程と、前記レジスト膜をマスクとして、該レジスト膜以外の部分の前記金属層を除去し、残った前記金属層を前記上部電極とする工程と、前記上部電極をマスクとして前記上部電極以外の部分の前記高誘電率層を感光させる工程と、前記高誘電率層の感光された部分と前記レジスト膜とを前記アルカリ溶液で溶解させて除去することにより、前記高誘電率層を前記上部電極と略同一形状とすると共に、前記下部電極と、前記上部電極と略同一形状とされた前記高誘電率層と、前記上部電極とが積層されてなるコンデンサ素子を形成する工程と、を有することを特徴とする、コンデンサ素子を有するプリント基板の製造方法である。
【０００９】
このように、コンデンサ素子の上部電極をマスクとして用いて高誘電率層をエッチングするようにしたので、寸法精度を向上させることができるのみならず、製造プロセスの工程数を省略してこの簡易化を図ることが可能となる。
この場合、例えば前記高誘電率層は、感光樹脂よりなるバインダーに高誘電率のフィラーを混入してなる高誘電率ペーストよりなる。
また、この場合、例えば前記上部電極は、Ｎｉ、Ｃｒ或いはそれらの合金とＣｕとの積層膜よりなる。
【００１０】
【発明の実施の形態】
以下に、本発明に係るコンデンサ素子を有するプリント基板の製造方法の一実施例を添付図面に基づいて詳述する。
図１及び図２は本発明のプリント基板の製造方法を説明するための工程図である。
まず、図１（Ａ）に示すように基板本体３２の両表面には、例えば銅膜等の導電層よりなる配線パターン３４が形成されており、この配線パターン３４の一部に、これより形成されるべきコンデンサ素子の下部電極３６が含まれている。図示例では、上側の配線パターン３４の一部に下部電極３６が含まれている。上記基板本体３２は、例えばガラスエポキシ樹脂よりなるコア材や、このコア材の表面に層間絶縁層と配線パターンとを交互に、単層或いは多層に形成した積層板が対応する。尚、このような積層板をビルトアップ基板とも称す。
そして、上記下部電極３６の表面を含む配線パターン３４の全表面には、この配線パターン３４の形成後、これに積層される樹脂との密着強度の向上を図るためにマイクロエッチング処理がなされている。この場合、エッチング液としては例えばメック社製のＣＺ−８１００等を用いることができる。
【００１１】
次に、図１（Ｂ）に示すように、下部電極３６を形成した側の基板本体３２の表面全体に、上記下部電極３６の表面も含めて高誘電率層３８を所定の厚さで形成する。この高誘電率層３８は、感光樹脂よりなるバインダー４０中に、例えばチタン酸バリウム等よりなる誘電率の高い粒状、或いは粉状のフィラー４２を混入してなる高誘電体物により形成されている。上記したような感光樹脂は、アルカリもしくは溶剤で、現像及びエッチングが可能なものである。
また、この高誘電率層３８は、ペースト状の高誘電体物を塗布するように形成してもよいし、上記高誘電体物をフィルム状に延ばして、これを基板本体３２の表面に貼り付けるようにして形成してもよい。ここでは例えば苛性ソーダにより現像、エッチングが可能な厚さ３０μｍ程度の感光性ポジ型の高誘電体物フィルムを用いている。
【００１２】
次に、上記高誘電率層３８の表面を活性化させるために、この表面全体に対してＡｒ等によりプラズマエッチング処理を施し、次に、この活性化された高誘電率層３８の表面全体に、図１（Ｃ）に示すように、例えばスパッタリングによりＮｉ膜よりなる導電層４４を形成する。この導電層４４の厚さは例えば１μｍ程度である。
次に、アルカリもしくは溶剤で現像、エッチングが可能であって、上記高誘電率層３８と同じ溶剤に対して溶解性を示すドライフィルムレジストを全面に塗布して、これをパターニング露光及び現像して上部電極に対する部分のドライフィルムレジスト４６のみを残す。そして、図１（Ｄ）に示すように、この残されたドライフィルムレジスト４６をマスクとして、上記導電層４４の不要な部分をエッチング処理により除去し、上部電極４８をパターン形成する。ここではエッチング液５０として塩化第２銅液を用いてＮｉ膜よりなる導電層４４を除去している。尚、紫外線等により露光済みのドライフィルムレジストは上記塩化第２銅液に対して溶解しないのは勿論である。
【００１３】
次に、図１（Ｅ）に示すように、上部電極４８をマスクとして、上記高誘電率層３８を紫外線ＵＶにより露光し、そして現像する。
次に、図１（Ｆ）に示すように、表面全体に苛性ソーダ５２を作用させることにより、上記高誘電率層３８の露光された部分及び上部電極４８上のドライフィルムレジスト４６をエッチングにより取り除く。この際、Ｎｉ膜よりなる上部電極４８は耐アルカリ性が強いために上部電極４８及びこれと同じ寸法の下層の高誘電率層３８は溶解することなく共に残留することになる。
これにより、上部電極４８、下部電極３６及びこれらの間に挟まれた高誘電率層３８とよりなるコンデンサ素子５４が形成されることになる。尚、図示例では、上部電極４８よりも下部電極３６の方が、その面積を僅かに大きく設定しており、後述するように電極引き出しのリードを接続するようになっている。
【００１４】
以上のように、コンデンサ素子５４を形成したならば、次に、図１（Ｇ）に示すように、上記基板本体３２の両面に、上記コンデンサ素子５４を埋め込むように所定の厚さの層間絶縁層５６を形成する。ここでは層間絶縁層５６として、例えばエポキシ樹脂やポリオレフィン樹脂を厚さ５０μｍ程度となるように形成する。この際、上記上部電極４８上の層間絶縁層５６の厚さＨ１は、１０〜３０μｍの範囲内、例えば２０μｍ程度に設定する。
【００１５】
次に、図２（Ａ）に示すように、不織布バフ（例えばジャブロ社のサーフェイス８００Ｍ）製のローラ５８を用いて、上記層間絶縁層５６の表面を適切に研磨して表面を平坦にする。
次に、図２（Ｂ）に示すように、上記上部電極４８、下部電極３６及び他の配線パターン３４の所定の部位との電気的接続を図るために、例えばＣＯ2 レーザ光Ｌにより上記層間絶縁層５６の所定の部位に穴を開けてブラインドビアホール６０を形成し、内部に電極表面や配線パターン表面を露出させる。
次に、上記ブラインドビアホール６０の内面を含む上記層間絶縁層５６の表面全体に、例えば過マンガン酸カリウム液を作用させてその表面を粗化し、その後、図２（Ｃ）に示すように、上記ブラインドビアホール６０の内面を含む層間絶縁層５６の表面全体に、例えば銅めっき等により導電層６２を形成する。この導電層６２は、スパッタ等のドライプロセスによって形成してもよい。
【００１６】
次に、ドライフィルムレジストやＥＤレジスト（電着レジスト）等を用いて上記導電層６２を図２（Ｄ）に示すようにパターンエッチングすることにより、外層の配線パターン６６を形成する。ここではエッチング液として例えば塩化第２銅溶液を用いることができる。これにより、内層の配線パターン３４や埋め込まれたコンデンサ素子５４と外層の配線パターン６６との間の導通が取られることになる。
以後、層間絶縁層を表面全体に形成した後に、必要に応じて図１（Ａ）〜図２（Ｄ）に示す一連の工程を繰り返し行うことにより、多層のプリント基板を形成することができる。
そして、最後に、必要に応じてはんだ付けランド用のソルダーレジストやシルク印刷、表面処理（金メッキや耐熱フラックス等）を行う。
【００１７】
このように、図１（Ｅ）に示したように、上部電極４８をマスクとしてコンデンサ素子５４の極間絶縁層を形成する高誘電率層３８を露光、現像してパターンエッチングするようにしたので、この寸法精度を向上できるのみならず、図３（Ｅ）及び図３（Ｆ）に示す従来方法と比較してその工程数を削減することが可能となる。
尚、上記実施例では、上部電極４８としてＮｉ膜を用いたが、このＮｉに加え、Ｃｒ膜、或いはＮｉやＣｒの合金とＣｕとの積層膜を用いることができる。また、この上部電極４８の厚さは、好ましくは０．１〜５μｍの範囲内である。
【００１８】
【発明の効果】
以上説明したように、本発明のコンデンサ素子を有するプリント基板の製造方法によれば、次のように優れた作用効果を発揮することができる。
コンデンサ素子の上部電極をマスクとして用いて高誘電率層をエッチングするようにしたので、寸法精度を向上させることができるのみならず、製造プロセスの工程数を省略してこの簡易化を図ることができる。
従って、複雑なプロセスを必要とせずに、安価で信頼性、精度、高密度化に優れたコンデンサ素子を内蔵したプリント基板を提供することができ、電子機器の小型化、高機能化に寄与できる。
【図面の簡単な説明】
【図１】本発明のプリント基板の製造方法を説明するための工程図である。
【図２】本発明のプリント基板の製造方法を説明するための工程図である。
【図３】プリント基板の従来の製造方法の一例を示す工程図である。
【図４】プリント基板の従来の製造方法の一例を示す工程図である。
【符号の説明】
３２…基板本体、３４…配線パターン、３６…下部電極、３８…高誘電率層、４０…バインダー、４２…フィラー、４４…導電層、４８…上部電極、５４…コンデンサ素子、５６…層間絶縁層、６０…ブラインドビアホール。
Claims (1)
- 下部電極と高誘電率層と上部電極とが積層されてなるコンデンサ素子を有するプリント基板の製造方法において、
基板上に、前記下部電極を含む配線パターンを形成する工程と、
少なくとも前記下部電極を覆うように、前記基板上に、感光性を有すると共に感光された部分がアルカリ溶液に対して可溶となる前記高誘電率層を形成する工程と、
前記高誘電率層上に、前記アルカリ性溶液に対して不溶な金属層を形成する工程と、
前記金属層上の前記下部電極に対応する範囲内に、前記アルカリ溶液に対して可溶なレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、該レジスト膜以外の部分の前記金属層を除去し、残った前記金属層を前記上部電極とする工程と、
前記上部電極をマスクとして前記上部電極以外の部分の前記高誘電率層を感光させる工程と、
前記高誘電率層の感光された部分と前記レジスト膜とを前記アルカリ溶液で溶解させて除去することにより、前記高誘電率層を前記上部電極と略同一形状とすると共に、前記下部電極と、前記上部電極と略同一形状とされた前記高誘電率層と、前記上部電極とが積層されてなるコンデンサ素子を形成する工程と、
を有することを特徴とする、コンデンサ素子を有するプリント基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002042250A JP3786028B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002042250A JP3786028B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243795A JP2003243795A (ja) | 2003-08-29 |
| JP3786028B2 true JP3786028B2 (ja) | 2006-06-14 |
Family
ID=27782425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002042250A Expired - Fee Related JP3786028B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786028B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070042560A (ko) | 2004-08-10 | 2007-04-23 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 다층 프린트 배선판의 제조 방법 및 그 제조 방법으로얻어진 다층 프린트 배선판 |
| KR100619367B1 (ko) | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
| JP2006128309A (ja) * | 2004-10-27 | 2006-05-18 | Shinko Electric Ind Co Ltd | キャパシタ装置及びその製造方法 |
| KR100645625B1 (ko) * | 2004-12-01 | 2006-11-15 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
| JP5084109B2 (ja) * | 2005-03-29 | 2012-11-28 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
| JP2006310531A (ja) * | 2005-04-28 | 2006-11-09 | Toppan Printing Co Ltd | 配線基板及びその製造方法 |
| WO2023189300A1 (ja) * | 2022-03-29 | 2023-10-05 | 三井金属鉱業株式会社 | キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法 |
-
2002
- 2002-02-19 JP JP2002042250A patent/JP3786028B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003243795A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2658661B2 (ja) | 多層印刷配線板の製造方法 | |
| US20070146980A1 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
| US20070074895A1 (en) | Printed circuit board and manufacturing method thereof | |
| KR20060078118A (ko) | 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
| JP2007208263A (ja) | 薄膜キャパシタ内蔵型印刷回路基板の製造方法 | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| JP4841806B2 (ja) | キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法 | |
| JP2003188314A (ja) | 素子内蔵基板の製造方法および素子内蔵基板 | |
| JP3786028B2 (ja) | コンデンサ素子を有するプリント基板の製造方法 | |
| JP2010027948A (ja) | キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法 | |
| KR101669534B1 (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
| JP3981227B2 (ja) | 多層配線基板とその製造方法 | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| TWI700021B (zh) | 同時具有貫孔及盲孔的多層電路板的製法 | |
| JP2004022729A (ja) | 実装基板及びその製造方法 | |
| JP2001185649A (ja) | 回路基板、半導体装置、その製造方法および回路基板用材料片 | |
| CN111863627B (zh) | 集成无源器件封装结构及其制作方法和基板 | |
| KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR100651423B1 (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
| JP3797245B2 (ja) | コンデンサ素子を有するプリント基板の製造方法及びプリント基板 | |
| JP4797310B2 (ja) | アライメントマーク | |
| JP3812392B2 (ja) | プリント配線基板構造及びその製造方法 | |
| JPH10163632A (ja) | プリント配線板及びその製造方法 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN111629513B (zh) | 同时具有贯孔及盲孔的多层电路板结构及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150331 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |