JP3797245B2 - コンデンサ素子を有するプリント基板の製造方法及びプリント基板 - Google Patents
コンデンサ素子を有するプリント基板の製造方法及びプリント基板 Download PDFInfo
- Publication number
- JP3797245B2 JP3797245B2 JP2002042251A JP2002042251A JP3797245B2 JP 3797245 B2 JP3797245 B2 JP 3797245B2 JP 2002042251 A JP2002042251 A JP 2002042251A JP 2002042251 A JP2002042251 A JP 2002042251A JP 3797245 B2 JP3797245 B2 JP 3797245B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- printed circuit
- lower electrode
- high dielectric
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の実施の形態】
本発明は、コンデンサ素子内蔵型のプリント基板の製造方法及びプリント基板に係り、特に、電気的特性、高密度化に優れたプリント基板の製造方法及びプリント基板に関するものである。
【0002】
【従来の技術】
近年の電子機器の高密度化、高速化に伴い、プリント基板の高密度化対応、高周波数対応への要求が益々高まっている。高密度化を図る上で実装部品の小型化が進んでいるが、実装歩留りを考えると、現在以上の小型化は限界に近い。また、IC端子近傍に実装すべきバイパスコンデンサ等の配置条件により、プリント基板の実装設計が非常に困難になってきている。
従来、コンデンサや抵抗といった受動電子部品は、はんだ付実装によってプリント基板と接続されていたが、最近にあっては、高誘電率材料をプリント基板の層間絶縁層に用いた層間コンデンサや局所的に高誘電率材料を充填し、層間コンデンサとして用いる方法が提案され始めてきた。
【0003】
【発明が解消すべき課題】
しかしながら、前者は層間に用いている高誘電率材料の誘電率が一定なため、異なった容量値が必要な場合には、面積で調整する必要があり、このため設計の自由度や高密度化には不利な製法であることから、一般的には大面積で精度をあまり要しないノイズ低減用のコンデンサを製造する際に用いられている。
後者のプロセスとしては、特開2001−15928号公報や特開平9−116247号公報に開示されているように、低誘電率の層にCO2 やレーザ光やフォトで必要容量面積の開口部を形成し、その開口部に高誘電率材料を充填し、局所的なコンデンサを形成する製法も知られている。しかしながら、この製法の場合には、高誘電率材料の硬化時の硬化収縮や熱膨張率の違いから低誘電率の層と高誘電率材料との界面に間隙が生じ、この間隙に導電体が潜り込んで下部電極と上部電極とが短絡し、コンデンサとして機能しなくなってしまう問題や信頼性に乏しい、といった問題があった。
【0004】
また更に、上記高誘電率材料にあっては、この高誘電率化を図るために含有されているフィラーの量を増やす傾向にあるため、上部電極(導電層)と高誘電率材料であるペーストとの間の密着強度(ピール強度)が低くなって、はんだ付けリフロー実装時に両者間の熱膨張率の違いにより、上部電極と高誘電率材料との間の界面で剥離が発生するといった致命的な問題があった。また、高誘電率材料のペースト、或いはこの周囲の絶縁層の熱膨張率が大きいため、温度変化によって厚みが変動し、温度特性が悪くなるといった問題もあった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、コンデンサ素子の上部電極と極間絶縁物との密着強度を向上させて、安価で信頼性及び精度に優れたコンデンサ素子を有するプリント基板の製造方法及びプリント基板を提供することにある。
【0005】
【課題を解決するための手段】
請求項1に規定する発明は、コンデンサ素子を有するプリント基板の製造方法において、基板本体の表面に、コンデンサ素子の下部電極とこの下部電極の周囲に位置された補強ランドとを含む内側配線パターンを形成する工程と、前記下部電極に対応させて高誘電率層を形成する工程と、前記高誘電率層と前記内側配線パターンとを含んで前記基板本体の表面全体に層間絶縁層を形成する工程と、前記層間絶縁層の表面を研磨して前記高誘電率層を露出させる工程と、前記層間絶縁層の所定の箇所に接続用ホールを形成して少なくとも前記補強ランドの表面の一部を含む前記内側配線パターンの表面を露出させる工程と、前記接続用ホールの内面を含んで、前記高誘電率層と前記層間絶縁層との表面全体に導電層を形成する工程と、前記導電層をパターンエッチングすることにより前記補強ランドに接合されている上部電極を含む外側配線パターンを形成する工程と、を有することを特徴とするコンデンサ素子を有するプリント基板の製造方法である。
【0006】
このように、コンデンサ素子の上部電極は、下部電極の周囲に設けた補強ランドに接合されてこの上部電極が補強ランドに固定された状態となっているので、この上部電極と極間絶縁層である高誘電率層との間の密着強度を向上させることができるのみならず、この高誘電率層及び周囲の層間絶縁層の熱膨張から生じる温度変化による厚み方向の変位も抑制することが可能となって温度特性も向上できる。従って、このプリント基板の信頼性及び精度も向上させることが可能となる。
請求項2に規定する発明は、上記方法発明により製造されたプリント基板を規定したものであり、すなわち、コンデンサ素子を有するプリント基板において、基板本体の表面に設けた下部電極と、前記下部電極の周囲に設けた補強ランドと、前記下部電極上に高誘電率層を介して設けられると共に、その周縁部が前記補強ランドに接続された上部電極と、を備えて前記下部電極と、前記高誘電率層と、前記上部電極とにより前記コンデンサ素子を形成し、前記補強ランドは、前記下部電極の外周を囲むようにして環状に設けられており、前記高誘電率層の流出を防ぐダム機能を持たせるように構成したことを特徴とするプリント基板である。
【0007】
また、下部電極上に、例えば高誘電率ペーストを塗布して高誘電率層を形成する際に、周囲に環状に設けた補強ランドがダム機能を発揮して上記ペーストが外側へ流れ出ることを防止することが可能となる。
【0008】
【発明の実施の形態】
以下に、本発明に係るコンデンサ素子を有するプリント基板の製造方法及びプリント基板の一実施例を添付図面に基づいて詳述する。
図1及び図2は本発明のコンデンサ素子を有するプリント基板の製造方法を示す工程図、図3は下部電極と補強ランドとの位置関係を示す平面図、図4はコンデンサ素子を示す拡大断面図、図5はコンデンサ素子の上部電極を示す拡大平面図である。
【0009】
まず、図1(A)に示すように基板本体2の両表面には、例えば銅膜等の導電層よりなる内側配線パターン4が形成されており、この内側配線パターン4の一部に、これより形成されるべきコンデンサ素子の下部電極6及びこの下部電極6の周囲に配置した本発明の特徴とする補強ランド8が含まれている。図示例では、上側の内側配線パターン4の一部に下部電極6と補強ランド8が含まれている。ここで、上記下部電極6と補強ランド8との位置関係は、図3にも示されている。すなわち形成すべきコンデンサ素子の設計容量値にもよるが、この下部電極6は例えば直径D1が1000μm程度の円形になされており、この下部電極6の周囲に、この外周より所定の間隔D2、例えば50〜100μm程度離間させて上記下部電極6を囲むようにして円形リング状の環状になされた補強ランド8を設けている。尚、下部電極6の形状は円形に限定されず、楕円形、三角形、四角形、或いはそれ以外の形状でもよく、更に、補強ランド8は、上記下部電極6の周囲をこれより所定の間隔D2だけ離間させて囲むようにして設けられる。
【0010】
上記基板本体2は、例えばガラスエポキシ樹脂よりなるコア材や、このコア材の表面に層間絶縁層と配線パターンとを交互に、単層或いは多層に形成した積層板が対応する。尚、このような積層板をビルトアップ基板とも称す。
そして、上記下部電極6及び補強ランド8の表面を含む内側配線パターン4の全表面には、この内側配線パターン4の形成後、これに積層される樹脂との密着強度の向上を図るためにマイクロエッチング処理がなされている。この場合、エッチング液としては例えばメック社製のCZ−8100等を用いることができる。
【0011】
次に、図1(B)に示すように、上記下部電極6上にこれに対応させて、コンデンサ素子の極間絶縁層となる高誘電率層10を形成する。この高誘電律層10は、例えばエポキシ樹脂やフェノール樹脂等よりなるバインダー12中に、例えばチタン酸バリウム等の誘電率の高い粒状、或いは粉状のフィラー14を混入してなるペースト状の高誘電体物により形成されている。ここでは、このペースト状の高誘電体物(今回用いたものは誘電率:45程度)をメタルマスク(または#180メッシュスクリーン)を用いて30μm程度の厚みに印刷し、完全に硬化させている。
【0012】
次に、図1(C)に示すように、上記高誘電率層10と前記内側配線パターン4とを含んで上記基板本体2の表面全体に所定の厚さで層間絶縁層16を形成する。ここでは、上記層間絶縁層16として、例えばエポキシ樹脂やポリオレフィン樹脂等よりなるペースト状の低誘電率材料(例えば誘電率:3程度)を用いており、これを例えば40μm程度の厚みで塗布して上記高誘電率層10を埋め込んでいる。この場合、例えば2段階プレス等を用いてその表面をできるだけ平坦化する。
次に、図1(D)に示すように、上記層間絶縁層16の表面を研磨して上記高誘電率層16を露出させて表面を平坦化させる。この場合、例えば不織布バフ(例えばジャブロ社のサーフェイス800M)製のローラ18を用いて上記層間絶縁層16及び上記高誘電率層10を同時に表面研磨し、上記高誘電率層10の厚みがコンデンサ素子の設計容量値になるまで研磨を行う。
【0013】
次に、図1(E)に示すように、上記層間絶縁層16の所定の箇所に例えばCO2 のレーザ光Lを用いて接続用ホール20を形成して、少なくとも上記補強ランド8の表面の一部を含む上記内側配線パターン4の表面を露出させる。図示例では接続用ホール20として、上記補強ランド8の一部の表面を露出させる補強用ブラインドビアホール20A、上記補強ランド8や下部電極6以外の内側配線パターン4の一部の表面を露出させる層間用ブラインドビアホール20Bが形成されている。その他に、図示されていないが、接続用ホール20として上記基板本体2を反対側へ貫通して貫通スルーホールを形成する場合もある。ここでは、上記接続用ホール20の内径は、例えば150μm程度に設定されている。また、接続用ホール20の形成に際しては、レーザ光Lに替えてドリルを用いてもよい。
また、ここでは上記補強用ブラインドビアホール20Aとして、図5に示すように上記リング状の補強ランド8に対して略等間隔で4箇所形成しているが、これは少なくとも1箇所設ければよい。
【0014】
次に、図2(A)に示すように、上記層間絶縁層16や上記高誘電率層10の表面に、ArガスやO2 ガス等を用いたRIE(リアクティブイオンエッチング)によりマイクロエッチング処理(ドライエッチング処理)を施すことにより、この表面を活性化(粗化)させる。この場合、上記層間絶縁層16や高誘電率層10を形成する樹脂によっては、過マンガン酸カリウム溶液等を用いてウエットエッチング処理により表面活性化(粗化)させるようにしてもよい。
次に、図2(B)及び図2(C)に示すように、上記接続用ホール20の内面を含んで、上記高誘電率層10と上記層間絶縁層16との表面全体に導電層22を形成する。具体的には、この導電層22は、図2(B)に示すように、先に無電解めっき、またはスパッタ法等によりニッケルまたはニッケル合金等で第1導電膜22Aを成膜し、次に、図2(C)に示すように上記第1導電膜22A上に電気めっきにより厚い銅膜等よりなる第2導電膜22Bを成膜することにより形成される。
【0015】
次に、図2(D)に示すように、上記導電層22をパターンエッチングすることにより、上記補強ランド8に接合されている上部電極24を含む外側配線パターン26を形成する。これにより、上記下部電極6と、上部電極24と、これらの両電極6、24間に挟まれた高誘電率層10とよりなるコンデンサ素子28が形成されることになる。
このパターンエッチングに際しては、例えばドライフィルムレジストやEDレジストを用いて塩化第3銅溶液でパターン形成すればよく、これにより、Niよりなる第1導電膜22AとCuよりなる第2導電膜22Bとをエッチングすることができる。
【0016】
このように形成された、コンデンサ素子28の拡大断面図は図4に示されており、また、上部電極24の拡大平面図は図5に示されている。図4及び図5に示すように、上記上部電極24の周縁部には、略等間隔で補助リード24Aが設けられており、この補助リード24Aが上記補強ランド8に接続されている。
以後、層間絶縁層を表面全体に形成した後に、必要に応じて図1及び図2に示す全工程を繰り返し行うことにより、多層のプリント基板を形成することができる。
そして、最後に、必要に応じてはんだ付けランド用のソルダーレジストやシルク印刷、表面処理(金メッキや耐熱フラックス等)を行う。
尚、上記実施例では、上部導電層22としてNi膜とCu膜とを用いたが、他にCr膜、或いはこれらの金属の合金を用いることができる。
【0017】
このように、コンデンサ素子28の上部電極24の周縁部を、下部電極6の周囲に設けた補強ランド8に接合させて固定させるようにしているので、この上部電極24と極間絶縁層である高誘電率層10との間の密着強度を大幅に向上させることが可能となる。
また、上記補強ランド8を上記下部電極6の外周を囲むように環状に設けるようにしたので、上記下部電極6上にペースト状の高誘電率層10を塗布して形成する際に、上記補強ランド8がダム機能を発揮し、ペースト状高誘電率層10が外側へ流れ出ることを防止することが可能となり、従って、コンデンサ素子の容量値を設計値の通りに精度良く設定することが可能となる。
【0018】
上記実施例では、コンデンサ素子28を有するプリント基板を例にとって説明したが、他の受動素子として、例えば抵抗素子も含んだプリント基板を形成してもよい。
図6はこのようなプリント基板の変形例を示す断面図である。図6に示すように、ここでは基板本体2の下面側に、抵抗素子30を形成した場合を示している。この抵抗素子30を形成するには、図1の全工程及び図2(A)〜図2(C)までは同じ工程であり、最後に、Ni膜よりなる第1導電膜22AとCu膜よりなる第2導電膜22Bとよりなる導電層22をパターンエッチングする際に、抵抗素子30を形成すべき部分に、部分レジストを用いた部分エッチング処理を施すことにより上層の第2導電膜22Bのみを除去すればよい。このように上層のCu膜よりなる第2導電膜22Bの部分を取り除いて下層のNi膜よりなる第1導電膜22Aのみを残すことにより、Ni膜よりなる第1導電膜22Aの抵抗素子30を形成することができる。尚、この抵抗素子30の両端には、信号の取り出し電極が設けられるのは勿論である。また、ここで”上層”、”下層”の用語は、基板本体2に近い側を便宜上”下層”と表現し、遠い側を”上層”と表現したものである。
【0019】
【発明の効果】
以上説明したように、本発明のコンデンサ素子を有するプリント基板の製造方法及びプリント基板によれば、次のように優れた作用効果を発揮することができる。
本発明によれば、コンデンサ素子の上部電極は、下部電極の周囲に設けた補強ランドに接合されてこの上部電極が補強ランドに固定された状態となっているので、この上部電極と極間絶縁層である高誘電率層との間の密着強度を向上させることができるのみならず、この高誘電率層及び周囲の層間絶縁層の熱膨張から生じる温度変化による厚み方向の変位も抑制することが可能となって温度特性も向上できる。従って、このプリント基板の信頼性及び精度も向上させることができる。
特に請求項2に係る発明によれば、下部電極上に、例えば高誘電率ペーストを塗布して高誘電率層を形成する際に、周囲に環状に設けた補強ランドがダム機能を発揮して上記ペーストが外側へ流れ出ることを防止することができる。
【図面の簡単な説明】
【図1】本発明のコンデンサ素子を有するプリント基板の製造方法を示す工程図である。
【図2】本発明のコンデンサ素子を有するプリント基板の製造方法を示す工程図である。
【図3】下部電極と補強ランドとの位置関係を示す平面図である。
【図4】コンデンサ素子を示す拡大断面図である。
【図5】コンデンサ素子の上部電極を示す拡大平面図である。
【図6】プリント基板の変形例を示す断面図である。
【符号の説明】
2…基板本体、4…内側配線パターン、6…下部電極、8…補強ランド、10…高誘電率層、16…層間絶縁層、20…接続用ホール、22…導電層、22A…第1導電膜、22B…第2導電膜、24…上部電極、26…外側配線パターン、28…コンデンサ素子。
Claims (2)
- コンデンサ素子を有するプリント基板の製造方法において、
基板本体の表面に、コンデンサ素子の下部電極とこの下部電極の周囲に位置された補強ランドとを含む内側配線パターンを形成する工程と、
前記下部電極に対応させて高誘電率層を形成する工程と、
前記高誘電率層と前記内側配線パターンとを含んで前記基板本体の表面全体に層間絶縁層を形成する工程と、
前記層間絶縁層の表面を研磨して前記高誘電率層を露出させる工程と、
前記層間絶縁層の所定の箇所に接続用ホールを形成して少なくとも前記補強ランドの表面の一部を含む前記内側配線パターンの表面を露出させる工程と、
前記接続用ホールの内面を含んで、前記高誘電率層と前記層間絶縁層との表面全体に導電層を形成する工程と、
前記導電層をパターンエッチングすることにより前記補強ランドに接合されている上部電極を含む外側配線パターンを形成する工程と、
を有することを特徴とするコンデンサ素子を有するプリント基板の製造方法。 - コンデンサ素子を有するプリント基板において、
基板本体の表面に設けた下部電極と、
前記下部電極の周囲に設けた補強ランドと、
前記下部電極上に高誘電率層を介して設けられると共に、その周縁部が前記補強ランドに接続された上部電極と、
を備えて前記下部電極と、前記高誘電率層と、前記上部電極とにより前記コンデンサ素子を形成し、前記補強ランドは、前記下部電極の外周を囲むようにして環状に設けられており、前記高誘電率層の流出を防ぐダム機能を持たせるように構成したことを特徴とするプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002042251A JP3797245B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法及びプリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002042251A JP3797245B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法及びプリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003243796A JP2003243796A (ja) | 2003-08-29 |
JP3797245B2 true JP3797245B2 (ja) | 2006-07-12 |
Family
ID=27782426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002042251A Expired - Fee Related JP3797245B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法及びプリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3797245B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4453325B2 (ja) * | 2003-10-03 | 2010-04-21 | 凸版印刷株式会社 | 電子部品内蔵基板の製造方法 |
JP4539109B2 (ja) * | 2004-02-20 | 2010-09-08 | 凸版印刷株式会社 | 素子内蔵プリント配線板の製造方法 |
JP5412029B2 (ja) * | 2006-12-28 | 2014-02-12 | 株式会社日本マイクロニクス | プローブユニット基板 |
-
2002
- 2002-02-19 JP JP2002042251A patent/JP3797245B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003243796A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834591B1 (ko) | 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 | |
JP5012896B2 (ja) | 部品内蔵基板の製造方法 | |
JP2003504895A (ja) | 一体化受動部品を含む回路およびその製造方法 | |
TW201136466A (en) | Multilayer wiring substrate | |
JP4143609B2 (ja) | 配線基板の製造方法 | |
JP7358715B2 (ja) | プリント回路基板 | |
JP4841806B2 (ja) | キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法 | |
JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
KR100315588B1 (ko) | 다층배선기판의제조방법 | |
US10426032B1 (en) | Multilayer wiring structure and its manufacturing method | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP3636290B2 (ja) | プリント配線基板、及びその製造方法 | |
JP3797245B2 (ja) | コンデンサ素子を有するプリント基板の製造方法及びプリント基板 | |
JP2000151112A (ja) | 配線基板及びその製造方法 | |
JP3786028B2 (ja) | コンデンサ素子を有するプリント基板の製造方法 | |
JP2010034430A (ja) | 配線基板及びその製造方法 | |
JP5287220B2 (ja) | 部品内蔵基板の製造方法 | |
JP4863076B2 (ja) | 配線基板及びその製造方法 | |
JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
JP3812392B2 (ja) | プリント配線基板構造及びその製造方法 | |
JPH11284342A (ja) | パッケージとその製造方法 | |
CN111629513B (zh) | 同时具有贯孔及盲孔的多层电路板结构及其制法 | |
JP5003226B2 (ja) | 電解コンデンサシート及び配線基板、並びに、それらの製造方法 | |
CN116193710A (zh) | 布线基板以及布线基板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150428 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |