JP7358715B2 - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP7358715B2
JP7358715B2 JP2018139486A JP2018139486A JP7358715B2 JP 7358715 B2 JP7358715 B2 JP 7358715B2 JP 2018139486 A JP2018139486 A JP 2018139486A JP 2018139486 A JP2018139486 A JP 2018139486A JP 7358715 B2 JP7358715 B2 JP 7358715B2
Authority
JP
Japan
Prior art keywords
insulating layer
metal
bump
conductive member
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018139486A
Other languages
English (en)
Other versions
JP2019080043A (ja
Inventor
ジャン、ジュン-ヒョン
ミン、タエ-ホン
キム、ジュ-ホ
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2019080043A publication Critical patent/JP2019080043A/ja
Application granted granted Critical
Publication of JP7358715B2 publication Critical patent/JP7358715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、プリント回路基板(printed circuit board)に関する。
プリント回路基板の製造方法において積層方式には一括積層及び順次積層がある。一括積層工法の適用は、高温圧着により実施され、順次積層工法の適用は、低温圧着により実施される。一括積層工法を適用する場合は、単位層間接続構造としてペースト(paste)を用いることができ、このとき、絶縁層とペーストとの間の密着力が低下する問題があった。
特開2003-179356号公報
本発明は、密着力に優れたプリント回路基板を提供することを目的とする。
本発明の一側面によれば、下面に金属パッドが埋め込まれた絶縁層と、上記絶縁層を貫通し、上記金属パッドの上面上に形成される開口部と、上記開口部内に形成され、上面が上記絶縁層の上面上に突出した金属バンプと、上記金属パッドの下面に形成される導電性部材と、を含み、上記導電性部材の溶融点は、上記金属バンプの溶融点よりも低く、上記金属パッドの下面は、上記絶縁層の下面よりも陥没したプリント回路基板が提供される。
本発明の他の側面によれば、下面に第1金属パッドが埋め込まれた第1絶縁層と、上記第1絶縁層を貫通し、上記第1金属パッドの上面上に形成される第1開口部と、上記第1開口部内に形成された第1金属バンプと、上記第1絶縁層上に積層され、上記第1金属バンプ上に位置する第2金属パッドが埋め込まれた第2絶縁層と、上記第2金属パッドの下面に形成され、上記第1金属バンプの側面と接触する導電性部材と、を含むプリント回路基板が提供される。
本発明の第1実施例に係るプリント回路基板を示す図である。 本発明の第2実施例に係るプリント回路基板を示す図である。 本発明の第3実施例に係るプリント回路基板を示す図である。 本発明の第4実施例に係るプリント回路基板を示す図である。 本発明の第5実施例に係るプリント回路基板を示す図である。 本発明の一実施例に係るプリント回路基板の製造方法を説明するための図である。 本発明の一実施例に係るプリント回路基板の製造方法を説明するための図である。 本発明の一実施例に係るプリント回路基板の製造方法を説明するための図である。 本発明の一実施例に係るプリント回路基板の製造方法を説明するための図である。 本発明の他の実施例に係るプリント回路基板の製造方法を説明するための図である。 本発明の他の実施例に係るプリント回路基板の製造方法を説明するための図である。 本発明のまた他の実施例に係るプリント回路基板の製造方法を説明するための図である。 本発明のまた他の実施例に係るプリント回路基板の製造方法を説明するための図である。 本発明のまた他の実施例に係るプリント回路基板の製造方法を説明するための図である。
本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、以下で使用する「第1」、「第2」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第1、第2等の用語により限定されることはない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に、構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図1は、本発明の第1実施例に係るプリント回路基板を示す図である。
図1を参照すると、本発明の第1実施例に係るプリント回路基板は、金属パッド110が形成された絶縁層100と、絶縁層100に形成された開口部120と、開口部120内に形成された金属バンプと、金属パッド110の下面に形成された導電性部材P1と、を含む。
絶縁層100は、樹脂等の絶縁物質で組成される資材である。絶縁層100の樹脂には、熱硬化性樹脂、熱可塑性樹脂等の様々な材料を用いることができる。
絶縁層100は、誘電率(誘電定数、Dk)及び誘電損失(誘電正接、Df)の低い材料で形成することができる。特に、絶縁層100は、LCP(Liquid Crystal Polymer)、PTFE(Polytetrafluoroethylene)、PPE(Polyphenylene Ether)、COP(Cyclo Olefin Polymer)、PFA(Perfluoroalkoxy)のうちの少なくとも1種により形成することができる。これらの材料は、高周波信号を伝送する基板において信号損失を低減するために好適である。
しかし、絶縁層100は、上記の材料に限定されず、その他にもエポキシ樹脂またはポリイミド等により形成可能である。ここで、エポキシ樹脂としては、例えば、ナフタレン系エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂などを用いることができ、これらに限定されない。
絶縁層100は、上記樹脂にガラス繊維(glass cloth)等の繊維補強材が含まれたプリプレグ(Prepregと、PPG)であってもよい。絶縁層100は、上記樹脂にシリカ等の無機フィラー(filler)が充填されたビルドアップフィルム(build up film)であってもよい。このビルドアップフィルムとしては、ABF(Ajinomoto Build-up Film)等を用いることができる。
一方、絶縁層100は、PID(photoimageable dielectric)等の感光性材料により形成することができる。
絶縁層100には、回路111及び金属パッド110が形成される。特に、回路111及び金属パッド110は、絶縁層100の下面に埋め込まれて形成されることができる。回路111は、電気信号を伝達するためにパターン化された伝導体である。金属パッド110は、回路111の端部に接続する伝導体である。回路111及び金属パッド110は、電気伝導特性を考慮して、銅(Cu)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金で形成することができる。
金属パッド110の下面は、絶縁層100の下面よりも陥没している。金属パッド110の下面が絶縁層100の下面に比べて絶縁層100の内部側に位置する。 このため、金属パッド110の下面と絶縁層100の下面との間には段差が形成され、金属パッド110の下面と絶縁層100とsesesにより所定の空間s(図7の110'参照)が形成される。
回路111の下面も、絶縁層100の下面よりも陥没してもよい。すなわち、回路111の下面が絶縁層100の下面に比べて絶縁層100の内部側に位置することができる。このため、回路111の下面と絶縁層100の下面との間には段差が形成され、回路111の下面と絶縁層100とにより所定の空間(図7の111'参照)が形成されることができる。
また、絶縁層100には開口部120が形成される。開口部120は、金属パッド110の上面上に位置するように絶縁層100を貫通して形成される。開口部120は、金属パッド110の上面上に形成され、開口部120を介して金属パッド110の上面の少なくとも一部が露出される。開口部120は、円柱状に形成することができる。
金属バンプ130は、開口部120内に形成される。金属バンプ130の上面は絶縁層100の上面の上に突出することができる。
金属バンプ130は、二層で形成することができる。この場合、金属バンプ130は、高融点バンプ131と低融点バンプ132とを有することができる。高融点バンプ131は、低融点バンプ132に比べて相対的に溶融点の高い金属で形成されたバンプであり、低融点バンプ132は、高融点バンプ131に比べて相対的に溶融点の低い金属で形成されたバンプである。例えば、高融点バンプ131は銅を、低融点バンプ132は錫を含む金属によりそれぞれ形成されることができる。
低融点バンプ132は、高融点バンプ131の上部に位置し、低融点バンプ132の厚さは、高融点バンプ131の厚さより小さくてもよい。また、高融点バンプ131の上面は、絶縁層100上面の下に位置し、低融点バンプ132の上面は、絶縁層100上面の上に位置することができる。すなわち、金属バンプ130の上面は、絶縁層100上面の上に突出し、高融点バンプ131と低融点バンプ132との境界面は、絶縁層100上面の下に位置することができる。
導電性部材P1は、絶縁層100の下面よりも陥没している金属パッド110の下面に形成される。すなわち、導電性部材P1は、金属パッド110の下面と絶縁層100とにより形成される空間110'に形成可能であり、金属パッド110の下面と絶縁層100の下面との段差の高さ分だけ形成されることができる。この場合、導電性部材P1の下面は、絶縁層100の下面と同一平面上に位置することができる。
導電性部材P1は、銅(Cu)、錫(Sn)、銀(Ag)等の金属を含むことができ、特に導電性部材P1は、金属を含有するペースト(paste)であってもよい。しかし、これに制限されず、導電性を有する材料であれば、いずれも使用できる。
導電性部材P1に含まれた金属は、低融点バンプ132を形成する金属と同一であってもよい。
導電性部材P1の溶融点は、金属パッド110の溶融点よりも低く、高融点バンプ131の溶融点よりも低く、低融点バンプ132の溶融点以下であってもよい。
導電性部材P1は、絶縁層100の下面よりも陥没している回路111の下面にも形成されることができる。すなわち、導電性部材P1は、回路111の下面と絶縁層100とにより形成される空間111'内に形成されることができ、回路111の下面と絶縁層100の下面との段差の高さ分だけ形成されることができる。この場合、導電性部材P1の下面は、絶縁層100の下面と同一平面上に位置することができる。
一方、図1に示すように、本発明の第1実施例に係るプリント回路基板は、多層基板であり得る。多層基板のプリント回路基板は、複数の絶縁層100、200を含み、各絶縁層100、200に対して、上述した回路111、211、金属パッド110、210、開口部120、220、金属バンプ130、230、導電性部材P1、P2等を形成することができる。以下では、これらについて具体的に説明する。
本発明の第1実施例に係るプリント回路基板は、第1金属パッド110が形成された第1絶縁層100と、第2金属パッド210が形成された第2絶縁層200と、第1絶縁層100に形成された第1開口部120と、第2絶縁層200に形成された第2開口部220と、第1開口部120内に形成された第1金属バンプ130と、第2開口部220内に形成された第2金属バンプ230と、第2金属パッド210の下面に形成された導電性部材P2と、を含むことができる。
第1絶縁層100及び第2絶縁層200は、上述した絶縁層と同様である。第1絶縁層100と第2絶縁層200とは、同じ材料で形成可能であり、第2絶縁層200は、第1絶縁層100の上部に積層されることができる。
第1絶縁層100の下面には、第1回路111及び第1金属パッド110が埋め込まれる。また、第2絶縁層200の下面には、第2回路211及び第2金属パッド210が埋め込まれる。これにより、第2回路211及び第2金属パッド210の下面は、第1絶縁層100と第2絶縁層200との境界面に位置することになる。
第2金属パッド210の下面は、第2絶縁層200の下面よりも陥没している。第2金属パッド210の下面が、第2絶縁層200の下面に比べて第2絶縁層200の内部側に位置している。このため、第2金属パッド210の下面と第2絶縁層200の下面との間には段差が形成され、第2金属パッド210の下面と第2絶縁層200とにより所定の空間が形成される。
第2回路211の下面も第2絶縁層200の下面よりも陥没してもよい。すなわち、第2回路211の下面が第2絶縁層200の下面に比べて、第2絶縁層200の内部側に位置することができる。これにより、第2回路211の下面と第2絶縁層200の下面との間には段差が形成され、第2回路211の下面と第2絶縁層200とにより所定の空間が形成され得る。
必要によって、第2金属パッド210だけではなく、第1金属パッド110の下面も第1絶縁層100の下面よりも陥没してもよい。第1金属パッド110の下面が第1絶縁層100の下面に比べて第1絶縁層100の内部側に位置する。このため、第1金属パッド110の下面と第1絶縁層100の下面との間には段差が形成され、第1金属パッド110の下面と第1絶縁層100とにより所定の空間が形成される。
第1回路111の下面も第1絶縁層100の下面よりも陥没してもよい。すなわち、第1回路111の下面が、第1絶縁層100の下面に比べて第1絶縁層100の内部側に位置することができる。これにより、第1回路111の下面と第1絶縁層100の下面との間には段差が形成され、第1回路111の下面と第1絶縁層100とにより所定の空間が形成され得る。
第1開口部120は、第1絶縁層100を貫通して第1金属パッド110の上面上に形成され、第2開口部220は、第2絶縁層200を貫通して第2金属パッド210の上面上に形成される。第1開口部120と第2開口部220とは互いに重なるように配置される。互いに重なるように配置されるとは、第1開口部120と第2開口部220を仮想の同一平面に投映したときに、互いに重なるということを意味する。好ましくは、第1開口部120及び第2開口部220のそれぞれの中心が一致するように一列に配列されることができる。
第1金属バンプ130は、第1開口部120内に形成され、第2金属バンプ230は、第2開口部220内に形成される。第1金属バンプ130及び第2金属バンプ230は、上述した金属バンプと同様である。一方、第1開口部120と第2開口部220とを互いに重なるように形成すると、第1金属バンプ130と第2金属バンプ230も互いに重なるように形成される。
導電性部材P2は、第2金属パッド210の下面に形成されて層間接合の役割を担うことができる。上述した導電性部材P1と同様である。
すなわち、導電性部材P2の溶融点は、第2金属パッド210の溶融点よりも低く、高融点バンプ231の溶融点よりも低く、低融点バンプ232の溶融点以下であってもよい。
導電性部材P2は、銅(Cu)、錫(Sn)、銀(Ag)等の金属を含むことができ、特に導電性部材P2は、金属を含有するペースト(paste)であってもよい。しかし、これに制限されず、導電性を有する材料であればいずれも使用できる。導電性部材P2に含まれた金属は、低融点バンプ232を形成する金属と同一であってもよい。
導電性部材P2は、第2絶縁層200の下面に比べて陥没している第2金属パッド210の下面に形成可能である。第1金属バンプ130は、第1絶縁層100の上面よりも突出し、第1金属バンプ130の突出した上部が、第2金属パッド210の下面に形成された導電性部材P2内に挿入され、導電性部材P2が第1金属バンプ130の側面と接触することができる。導電性部材P2と第1金属バンプ130とが接する面積においてIMC(Inter Metal Compound)が形成される。
ここで、導電性部材P2は、第2金属パッド210の下面面積の全体に形成され、導電性部材P2は、第1金属バンプ130の側面だけではなく、第1金属バンプ130の上面と第2金属パッド210の下面との間にも介在されることができる。
この金属バンプと導電性部材との結合構造は、複数の絶縁層に繰り返して形成されることができる。すなわち、上記説明では、第1絶縁層100及び第2絶縁層200に限って説明しているが、プリント回路基板は3つ以上の絶縁層を含むことができ、上記説明は、3つ以上の絶縁層のうちの互いに隣接する少なくとも2つの絶縁層に同様に適用することができる。
導電性部材P1は、第1絶縁層100の下面に比べて陥没している第1金属パッド110の下面にも形成可能である。この導電性部材P1は、第1絶縁層100の下部に積層されるまた他の絶縁層の金属バンプを収容することができる。
また、必要によって導電性部材P3、P4は、第1回路111の下面及び第2回路211の下面にも形成可能である。導電性部材P3、P4は、回路111、211の下面の全体または一部に形成可能である。
図2は、本発明の第2実施例に係るプリント回路基板を示す図である。
図2を参照すると、本発明の第2実施例に係るプリント回路基板は、第1金属パッド110が形成された第1絶縁層100と、第2金属パッド210が形成された第2絶縁層200と、第1絶縁層100に形成された第1開口部120と、第2絶縁層200に形成された第2開口部220と、第1開口部120内に形成された第1金属バンプ130と、第2開口部220内に形成された第2金属バンプ230と、第2金属パッド210の下面に形成された導電性部材P2と、を含むことができる。
本発明の第2実施例に係るプリント回路基板において導電性部材P2は、第1金属バンプ130の側面と所定の面積以上接触する。ここで、導電性部材P2は、上記第1金属バンプ130の側面の一部または全体を覆う。「所定の面積」とは、第2金属パッド210の下面と第2絶縁層200の下面とにより形成される空間内に位置した第1金属バンプ130領域の面積であり得る。すなわち、導電性部材P2は、第1絶縁層100と第2絶縁層200との境界を越えて第1金属バンプ130の側面と接することができる。特に、第1絶縁層100と第1金属バンプ130の側面との間に隙間がある場合は、第1絶縁層100と第2絶縁層200とを加圧積層するとき、導電性部材P2が上記隙間へ流動し、その結果、導電性部材P2が第1金属バンプ130の側面を所定の面積以上カバーすることができる。好ましく、導電性部材P2は第1金属バンプ130側面の全体をカバーすることができる。導電性部材P2と第1金属バンプ130とが接する面積においてIMC(Inter Metal Compound)が形成される。導電性部材P2と第1金属バンプ130との接する面積が大きいほど密着力が大きくなる。
また、第2金属パッド210の下面において導電性部材P2が形成されていない領域が存在してもよい。すなわち、第2金属パッド210の下面において第1金属バンプ130と接する中央領域を除いたその他の領域に導電性部材P2が形成されなくてもよい。しかし、第2実施例において、図4に示すように、導電性部材P2が第2金属パッド210の下面全体に形成されることを排除することではない。
一方、必要によって、第1絶縁層100及び第2絶縁層200の積層条件等を異にして、導電性部材P2が第1金属バンプ130の上面と第2金属パッド210の下面との間には位置しないようにできる。すなわち、第1金属バンプ130の上面は、第2金属パッド210の下面と接触することができる。
例えば、上記隙間の体積が大きい場合や、第1金属バンプ130が第2金属パッド210側に向かう圧力が比較的高い場合は、導電性部材P2の全部が上記隙間に流動し、導電性部材P2が第1金属バンプ130の上面と第2金属パッド210の下面との間には位置しないことがある。ここで、導電性部材P2と第2金属パッド210の下面とが接する面積は、導電性部材P2の厚さ分だけになることができる。
また、第1金属バンプ130の上面は第2金属パッド210の下面と接触し、導電性部材P2は、上記第2金属パッド210の下面において上記第1金属バンプ130と接触する領域の外側に形成されることができる。すなわち、導電性部材P2は、第2金属パッド210の下面において第1金属バンプ130と接触しない面に形成されることが可能である。
図3は、本発明の第3実施例に係るプリント回路基板を示す図である。
図3を参照すると、本発明の第3実施例に係るプリント回路基板は、第1金属パッド110が形成された第1絶縁層100と、第2金属パッド210が形成された第2絶縁層200と、第1絶縁層100に形成された第1開口部120と、第2絶縁層200に形成された第2開口部220と、第1開口部120内に形成された第1金属バンプ130と、第2開口部220内に形成された第2金属バンプ230と、第2金属パッド210の下面に形成された導電性部材P2と、を含むことができる。
本発明の第3実施例に係るプリント回路基板において導電性部材P2は、第2金属パッド210の側面まで延長され、第2金属パッド210の側面をカバーすることができる。これは、第2金属パッド210と第2絶縁層200との間に隙間がある場合、導電性部材P2が上記隙間に流動した結果であり得る。
導電性部材P2は、第1金属バンプ130の側面を所定の面積以上カバーするとともに、第2金属パッド210の側面もカバーすることができる。また、導電性部材P2は、第1金属バンプ130の側面から第2金属パッド210の側面まで連続して形成されることができる。導電性部材P2と、第1金属バンプ130及び第2金属パッド210とが接する面積においてIMC(Inter Metal Compound)が形成される。導電性部材P2と第1金属バンプ130とが接する面積が大きいほど密着力が大きくなる。
一方、必要によって、第1絶縁層100及び第2絶縁層200の積層条件等を異にして、導電性部材P2が、第1金属バンプ130の上面と第2金属パッド210の下面との間には位置しないようにできる。すなわち、第1金属バンプ130の上面は第2金属パッド210の下面と接触することができる。例えば、上記隙間の体積が大きい場合や、第1金属バンプ130が第2金属パッド210側に向かう圧力が比較的高い場合は、導電性部材P2の全部が上記隙間に流動し、導電性部材P2が第1金属バンプ130の上面と第2金属パッド210の下面との間には位置しないことがある。
図4は、本発明の第4実施例に係るプリント回路基板を示す図である。
図4を参照すると、本発明の第4実施例に係るプリント回路基板は、第1金属パッド110が形成された第1絶縁層100と、第2金属パッド210が形成された第2絶縁層200と、第1絶縁層100に形成された第1開口部120と、第2絶縁層200に形成された第2開口部220と、第1開口部120内に形成された第1金属バンプ130と、第2開口部220内に形成された第2金属バンプ230と、第2金属パッド210の下面に形成された導電性部材P2と、を含むことができる。
本発明の第4実施例に係るプリント回路基板において、金属バンプ130は、単層に形成されることができる。この場合、金属バンプ130は、銅などの金属で形成可能である。すなわち、第1金属バンプ130及び第2金属バンプ230はそれぞれ単層に形成されることができる。
この場合、導電性部材P2の位置は、図4に示すものに限定されず、第1実施例から第3実施例で説明した導電性部材P2の位置に代替可能である。
図5は、本発明の第5実施例に係るプリント回路基板を示す図である。
図5を参照すると、本発明の第5実施例に係るプリント回路基板は、金属パッド110が形成された絶縁層100と、絶縁層100に形成された開口部120と、開口部120内に形成された金属バンプ130と、金属パッド110の下面に形成された導電性部材P1と、を含む。また、金属パッド110の下面にリセス(recess)が形成され、導電性部材P1は、上記リセス内に充填される。
本発明の第5実施例に係る多層プリント回路基板は、第1金属パッド110が形成された第1絶縁層100と、第2金属パッド210が形成された第2絶縁層200と、第1絶縁層100に形成された第1開口部120と、第2絶縁層200に形成された第2開口部220と、第1開口部120内に形成された第1金属バンプ130と、第2開口部220内に形成された第2金属バンプ230と、第2金属パッド210の下面に形成された導電性部材P2と、を含むことができる。また、第2金属パッド210の下面にリセス300が形成され、リセス300の横断面積は、第2金属パッド210の横断面積よりも小さくてもよい。導電性部材P2は、上記リセス300内に充填される。第1金属バンプ130は、リセス300内に挿入されることができる。
図5には、第1金属バンプ130が2層構造に示されているが、第5実施例が単層構造の第1金属バンプ130を排除することではない。
また、第1金属バンプ130と第1絶縁層100との間に隙間がある場合、導電性部材P2は、上記隙間に流動し、第1金属バンプ130の側面を所定の面積以上カバーすることができる。
一方、導電性部材P2の流動距離、隙間の体積、積層圧力等の条件に応じて、導電性部材P2は、リセス300を越えてリセス300以外の第2金属パッド210の下面に延長することができる(図示せず)。さらに、第2金属パッド210と第2絶縁層200との間に隙間がある場合は、導電性部材P2は、上記隙間に流動し、第2金属パッド210の側面までカバーすることができる(図示せず)。
以下では、プリント回路基板の製造方法について説明する。
図6から図9は、本発明の一実施例に係るプリント回路基板の製造方法を示す図である。
図6を参照すると、先ず、絶縁材C0の両面に金属箔の積層されたキャリアを準備する。絶縁材C0は、プリプレグ等であってもよい。金属箔は、絶縁材C0の両面のそれぞれに二重層で構成可能であり、二重層のすべてが銅層であることができる。ただし、絶縁材C0の両面に接触している金属箔は、キャリア金属箔C1であって、18μmの厚さを有し、キャリア金属箔C1上に積層された金属箔は、シード金属箔C2であって、5μmの厚さを有することができる。
図6に示すように、二番目の工程からは、絶縁材C0の両面のうち、片面のみについて示しているが、絶縁材C0の両面に同じ工程を行うことができる。
図6を参照すると、金属箔上にレジストフィルムRを塗布し、露光及び現像を含むフォトリソグラフィ工程によりレジストフィルムRをパターン化して、回路111と金属パッド110のためのパターンめっきが行われる。パターンめっきは、電解めっきにより形成可能であり、この場合、キャリアの金属箔を介して電子が移動する。
レジストフィルムRが剥離され、キャリア上に絶縁層100が積層される。絶縁層100は、LCP、エポキシ樹脂、PID等様々なものを用いることができる。
絶縁層100に開口部120が形成され、開口部120は、金属パッド110上に位置する。開口部120を介して金属パッド110の上面が露出する。絶縁層100が感光性である場合は、開口部120は、露光及び現像工程により形成可能であり、絶縁層100が非感光性である場合は、レーザ工程により形成可能である。
図7は、図6に後続する工程を示している。
図7を参照すると、開口部120に残留物(スミア、smear)を除去するデスミアを行った後、開口部120内に金属バンプ130を形成する。金属バンプ130は、絶縁層100上面の上に突出するように形成される。金属バンプ130が二重層で形成される場合は、高融点バンプ131が先に形成され、その上に低融点バンプ132が相対的に薄い厚さを有して形成される。高融点バンプ131及び低融点バンプ132は、電解めっきにより形成可能である。この場合、キャリアの金属箔を介して電子が移動する。
絶縁層100上にマスクMが積層されるが、マスクMは、後述するエッチング工程等において金属バンプ130を保護することができる。
絶縁層100上にマスクMが積層された後に、キャリアが除去される。ただし、キャリアの金属箔の一部、特にシード金属箔C2は残留し、シード金属箔C2は別途のエッチング工程により除去できる。ここで、金属パッド110とシード金属箔C2とが同じ金属で形成される場合、金属パッド110の下面がシード金属箔C2とともにエッチングされる。その結果、金属パッド110の下面は、絶縁層100の下面よりも陥没することになり、金属パッド110の下面と絶縁層100とにより空間110'が形成される。
回路111の下面も金属パッド110の下面と同様に、シード金属箔C2とともにエッチングされ、その結果、回路111の下面も絶縁層100の下面よりも陥没しており、回路111の下面と絶縁層100とにより空間111'が形成される。
導電性部材P1は、金属パッド110の下面に形成されるが、特に、金属パッド110の下面と絶縁層100とにより形成される空間110'内に印刷(充填)される。導電性部材P1の印刷の正確性を高めるために、金属パッド110の下面を露出させるホールを備えた別の印刷マスクを絶縁層100の下面に付着してもよい。
導電性部材P3は、回路111の下面にも形成可能であり、回路111の下面と絶縁層100とによる空間111'内にも印刷(充填)されることができる。上記印刷マスクに回路111の下面を露出させるホールが備えられた場合、回路111の下面にも導電性部材P3を形成することができる。しかし、印刷マスクが回路111の下面をカバーしていると、回路111の下面には導電性部材を形成できない。
図8を参照すると、絶縁層100の上面に積層されたマスクMと絶縁層100の下面に積層された印刷マスクをすべて除去すると、図8(a)に示すような単位基板10、20、30を製造できる。
図8(b)は、図8(a)の下面を示した図である。金属パッド110は、回路111の幅よりも広く、金属パッド110の下面全体に導電性部材P1が形成される。必要によって、少なくとも回路111の一部の下面にも導電性部材P3を形成することができる。
図9を参照すると、複数の単位基板10、20、30を高温で加圧して一括積層すると、多層プリント回路基板を製造できる。ここで、第1金属バンプ130の上部は、第1金属バンプ130の上部に位置した第2金属パッド210の下面の導電性部材P2内に挿入される。
導電性部材P2の流動性が比較的小さい条件下で、第1金属バンプ130のみが導電性部材P2内に挿入されるだけで、導電性部材P2は外側にフロー(flow)されないことにより、第1実施例に係るプリント回路基板を製造することができる。
導電性部材P2の流動性が確保され、第1金属バンプ130と第1絶縁層100との間に隙間が存在する条件下で、導電性部材P2が第1金属バンプ130と第1絶縁層100との間の隙間にフローされ、導電性部材P2は、第1金属バンプ130の側面を所定の面積以上カバーすることにより、第2実施例に係るプリント回路基板を製造することができる。
ここで、積層条件に応じて、第2金属パッド210の下面には、導電性部材P2が形成されない領域が存在し得る。すなわち、第2金属パッド210の第1金属バンプ130と接する領域以外には導電性部材P2が形成されなくてもよい。
また、第1金属バンプ130の上面と第2金属パッド210の下面とが接触することができる。さらに、導電性部材P2と第2金属パッド210の下面とは、第1金属バンプ130の周りでのみ接することができる。
一方、導電性部材P2の流動性が確保され、第2金属パッド210と第2絶縁層200との間に隙間が存在する条件下で、導電性部材P2は、第2金属パッド210と第2絶縁層200との間の隙間にフローされ、導電性部材P2は、第1金属バンプ130の側面だけではなく、第2金属パッド210の側面までカバーすることにより、第3実施例に係るプリント回路基板を製造することができる。
この場合にも、導電性部材P2は、第1金属バンプ130の側面を所定の面積以上カバーすることができる。
図10から図11は、本発明の他の実施例に係るプリント回路基板の製造方法を示す図である。
図10及び図11に示すプリント回路基板の製造方法は、図6から図9を参照して説明したプリント回路基板の製造方法と略同様であり、ただし、金属バンプ130が単層に形成される。この場合にも金属バンプ130は、絶縁層100上面の上に突出して形成される。この方法により第4実施例に係るプリント回路基板を製造することができる。
図12から図14は、本発明のまた他の実施例に係るプリント回路基板の製造方法を示す図である。
図12は、図6の工程の後に行われる工程として理解すればよい。
図12を参照すると、開口部120内に金属バンプ130が形成される。金属バンプ130は、絶縁層100上面の上に突出して形成される。金属バンプ130が二重層に形成される場合、高融点バンプ131が先に形成され、その上に低融点バンプ132が相対的に薄い厚さを有して形成される。高融点バンプ131及び低融点バンプ132は、電解めっきにより形成可能である。この場合、キャリアの金属箔を介して電子が移動する。
絶縁層100上にマスクMが積層され、マスクMは、後述するエッチング工程等において金属バンプ130を保護することができる。
絶縁層100上にマスクMが積層された後に、キャリアが除去される。ただし、キャリアの金属箔の一部、特にシード金属箔C2は残留し、シード金属箔C2は別途のエッチング工程により除去できる。ここで、金属パッド110とシード金属箔C2とが同じ金属で形成される場合、金属パッド110の下面がシード金属箔C2とともにエッチングされる。その結果、金属パッド110の下面は、絶縁層100の下面よりも陥没することになる。
回路111の下面も金属パッド110の下面と同様に、シード金属箔C2とともにエッチングされ、その結果、回路111の下面も絶縁層100の下面よりも陥没することができる。
金属パッド110の下面には、2次エッチングが行われ、リセス300が形成される。リセス300の面積は、金属パッド110の面積よりも小さく、リセス300が金属パッド110の中央に位置することができる。リセス300を形成するための2次エッチングは、エッチングマスクが絶縁層100の下面に積層された後に行われることができ、エッチングマスクは、回路111の下面をカバーすることにより、回路111の下面にはリセス300が形成されないことが可能である。
リセス300の深さは、金属パッド110の厚さ以下であってもよく、電気伝導特性を考慮して所定の深さに設定することができる。
導電性部材P1は、金属パッド110の下面に形成され、特にリセス300内に印刷(充填)される。導電性部材P1の印刷の正確性を高めるために、リセス300を露出させるホールを備えた別途の印刷マスクを絶縁層100の下面に付着してもよい。
図13を参照すると、絶縁層100の上面に積層されたマスクMと絶縁層100の下面に積層された印刷マスクとをすべて除去すると、図13(a)に示すような単位基板10、20、30を製造できる。
図13(b)は、図13(a)の下面を示した図である。金属パッド110は、回路111の幅よりも広く、リセス300内に形成された導電性部材P1の面積は、金属パッド110の面積よりも小さい。回路111の下面には、リセス300が形成されず、必要によって、回路111の下面には導電性部材P1を全然形成しないことが可能である。
図14を参照すると、複数の単位基板10、20、30を高温で加圧して一括積層すると、多層プリント回路基板を製造できる。ここで、第1金属バンプ130の上部は、第1金属バンプ130の上部に位置した第2金属パッド210の下面のリセス300内の導電性部材P2内に挿入される。その結果、第5実施例に係るプリント回路基板を製造することができる。
ただし、導電性部材P2の流動性が比較的小さい条件下で、第1金属バンプ130のみ導電性部材P2内に挿入されるだけで、導電性部材P2は外側にフローされないことが可能となる。また、導電性部材P2の流動性が確保され、第1金属バンプ130と第1絶縁層100との間に隙間が存在する条件下で、導電性部材P2は、第1金属バンプ130と第1絶縁層100との間の隙間にフローされ、導電性部材P2は第1金属バンプ130の側面を所定の面積以上カバーすることができ、第2金属パッド210の下面には導電性部材P2が形成されない領域が存在し得る。すなわち、第2金属パッド210の第1金属バンプ130と接する領域以外には導電性部材P2が形成されないことが可能である。
また、第1金属バンプ130の上面と第2金属パッド210の下面とが接触することができる。さらに、導電性部材P2と第2金属パッド210の下面とは、第1金属バンプ130の周りでのみ接することができる。
一方、導電性部材P2の流動性が確保され、第2金属パッド210と第2絶縁層200との間に隙間が存在する条件下で、導電性部材P2は、第2金属パッド210と第2絶縁層200との間の隙間にフローされ、導電性部材P2は第1金属バンプ130の側面だけではなく第2金属パッド210の側面までカバーすることができる。この場合にも、導電性部材P2は、第1金属バンプ130の側面を所定の面積以上カバーすることができる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
100 第1絶縁層
110 第1金属パッド
110' 空間
111 第1回路
111' 空間
120 第1開口部
130 第1金属バンプ
131 高融点バンプ
132 低融点バンプ
200 第2絶縁層
210 第2金属パッド
211 第2回路
220 第2開口部
230 第2金属バンプ
231 高融点バンプ
232 低融点バンプ
300 リセス
10、20、30 単位基板
P1、P2、P3、P4 導電性部材
C0 絶縁材
C1 キャリア金属箔
C2 シード金属箔
R レジストフィルム
M マスク

Claims (22)

  1. 下面に金属パッドが埋め込まれた絶縁層と、
    前記絶縁層を貫通して前記金属パッドの上面上に形成される開口部と、
    前記開口部内に形成され、上面が前記絶縁層の上面の上に突出した金属バンプと、
    前記金属パッドの下面に形成される導電性部材と、を含み、
    前記導電性部材の溶融点は、前記金属バンプの溶融点よりも低く、
    前記金属パッドの下面は、前記絶縁層の下面よりも陥没しており、
    前記導電性部材は、前記絶縁層に埋め込まれており、
    前記絶縁層の下面に埋め込まれた回路をさらに含み、
    前記回路の下面は、前記絶縁層の下面よりも陥没している、プリント回路基板。
  2. 下面に金属パッドが埋め込まれた絶縁層と、
    前記絶縁層を貫通して前記金属パッドの上面上に形成される開口部と、
    前記開口部内に形成され、上面が前記絶縁層の上面の上に突出した金属バンプと、
    前記金属パッドの下面に形成される導電性部材と、を含み、
    前記導電性部材の溶融点は、前記金属バンプの溶融点よりも低く、
    前記金属パッドの下面は、前記絶縁層の下面よりも陥没しており、
    前記金属パッドの下面には、前記金属パッドの下面の横断面積より小さい横断面積を有するリセス(recess)が形成され、
    前記導電性部材は、前記リセス内に形成されるプリント回路基板。
  3. 前記金属バンプは、
    相対的に高融点を有する金属で形成された高融点バンプと、
    前記高融点バンプの上に形成され、相対的に低融点を有する金属で形成された低融点バンプと、を含み、
    前記導電性部材の溶融点は、前記高融点バンプの溶融点よりも低い請求項1または2に記載のプリント回路基板。
  4. 前記高融点バンプの上面は、前記絶縁層の上面の下に位置し、
    前記低融点バンプの上面は、前記絶縁層の上面の上に位置する請求項3に記載のプリント回路基板。
  5. 前記導電性部材は、前記回路の下面にさらに形成される請求項に記載のプリント回路基板。
  6. 前記絶縁層は、LCP(Liquid Crystal Polymer)、PTFE(Polytetrafluoroethylene)、PPE(Polyphenylene Ether)、COP(Cyclo Olefin Polymer)、PFA(Perfluoroalkoxy)のうちの少なくとも1種で形成される請求項1からのいずれか一項に記載のプリント回路基板。
  7. 下面に第1金属パッドが埋め込まれた第1絶縁層と、
    前記第1絶縁層を貫通して前記第1金属パッドの上面上に形成される第1開口部と、
    前記第1開口部内に形成された第1金属バンプと、
    前記第1絶縁層上に積層され、前記第1金属バンプ上に位置する第2金属パッドが埋め込まれた第2絶縁層と、
    前記第2金属パッドの下面に形成され、前記第1金属バンプの側面と接触する導電性部材と、
    を含むプリント回路基板。
  8. 前記第1金属バンプの上面は、前記第1絶縁層の上面よりも突出しており、
    前記第2金属パッドの下面は、前記第2絶縁層の下面よりも陥没している請求項に記載のプリント回路基板。
  9. 前記第1金属バンプの上面と前記第2金属パッドの下面との間に前記導電性部材が介在される請求項7または8に記載のプリント回路基板。
  10. 前記導電性部材は、前記第2金属パッドの下面全体に形成される請求項に記載のプリント回路基板。
  11. 前記第1金属バンプの上面と前記第2金属パッドの下面とが互いに接触する請求項7から9のいずれか一項に記載のプリント回路基板。
  12. 前記導電性部材は、前記第2金属パッドの下面において、前記第1金属バンプと接触しない領域に形成される請求項11に記載のプリント回路基板。
  13. 前記導電性部材は、前記第1金属バンプの側面の一部または全体を覆う請求項7から12のいずれか一項に記載のプリント回路基板。
  14. 前記導電性部材は、前記第2金属パッドの側面に延長する請求項7から13のいずれか一項に記載のプリント回路基板。
  15. 前記第1金属バンプは、
    相対的に高融点を有する金属で形成された高融点バンプと、
    前記高融点バンプ上に形成され、相対的に低融点を有する金属で形成された低融点バンプを含む請求項7から14のいずれか一項に記載のプリント回路基板。
  16. 前記第2金属パッドの下面には、リセスが形成され、
    前記導電性部材は、前記リセス内に充填される請求項7から15のいずれか一項に記載のプリント回路基板。
  17. 前記第1金属バンプは、前記リセス内に挿入される請求項16に記載のプリント回路基板。
  18. 前記リセスの横断面積は、前記第2金属パッドの横断面積よりも小さい請求項16または17に記載のプリント回路基板。
  19. 前記第2絶縁層を貫通して前記第2金属パッドの上面上に形成される第2開口部と、
    前記第2開口部内に形成される第2金属バンプと、をさらに含む請求項7から18のいずれか一項に記載のプリント回路基板。
  20. 前記第2絶縁層の下面に埋め込まれた回路をさらに含み、
    前記回路の下面は、前記第2絶縁層の下面よりも陥没している請求項7から19のいずれか一項に記載のプリント回路基板。
  21. 前記導電性部材は、前記回路の下面にさらに形成される請求項20に記載のプリント回路基板。
  22. 前記第1絶縁層及び前記第2絶縁層は、LCP(Liquid Crystal Polymer)、PTFE(Polytetrafluoroethylene)、PPE(Polyphenylene Ether)、COP(Cyclo Olefin Polymer)、PFA(Perfluoroalkoxy)のうちの少なくとも1種で形成される請求項7から21のいずれか一項に記載のプリント回路基板。
JP2018139486A 2017-10-20 2018-07-25 プリント回路基板 Active JP7358715B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170136856A KR102442386B1 (ko) 2017-10-20 2017-10-20 인쇄회로기판
KR10-2017-0136856 2017-10-20

Publications (2)

Publication Number Publication Date
JP2019080043A JP2019080043A (ja) 2019-05-23
JP7358715B2 true JP7358715B2 (ja) 2023-10-11

Family

ID=66285817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018139486A Active JP7358715B2 (ja) 2017-10-20 2018-07-25 プリント回路基板

Country Status (3)

Country Link
JP (1) JP7358715B2 (ja)
KR (1) KR102442386B1 (ja)
TW (1) TWI813580B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210035818A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Sacrificial pads to prevent galvanic corrosion of fli bumps in emib packages
CN113838760A (zh) * 2020-06-23 2021-12-24 群创光电股份有限公司 电路架构及其制作方法
CN115842254B (zh) * 2023-03-01 2023-05-12 上海合见工业软件集团有限公司 一种叠放互连系统及一种电路板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001087024A1 (fr) 2000-05-10 2001-11-15 Ibiden Co., Ltd. Procede de production de cartes de circuit multicouche
US20030051906A1 (en) 2001-09-20 2003-03-20 Roeters Glen E. Post in ring interconnect using for 3-d stacking
JP2003243837A (ja) 2002-02-20 2003-08-29 Sumitomo Bakelite Co Ltd 多層配線板
JP2004303895A (ja) 2003-03-31 2004-10-28 Sumitomo Bakelite Co Ltd 多層配線板の製造方法
JP2009094249A (ja) 2007-10-05 2009-04-30 Sharp Corp 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP2012190887A (ja) 2011-03-09 2012-10-04 Murata Mfg Co Ltd 電子部品
JP2015034282A (ja) 2013-08-08 2015-02-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板製造用複合材及びこれを用いて製造された回路基板原資材

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955569A (ja) * 1995-08-11 1997-02-25 Hitachi Ltd 薄膜配線シート、多層配線基板、および、それらの製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3572305B2 (ja) 2001-09-27 2004-09-29 松下電器産業株式会社 絶縁シートおよび多層配線基板ならびにその製造方法
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2007173343A (ja) * 2005-12-20 2007-07-05 Sumitomo Bakelite Co Ltd 多層基板および電子機器
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001087024A1 (fr) 2000-05-10 2001-11-15 Ibiden Co., Ltd. Procede de production de cartes de circuit multicouche
US20030051906A1 (en) 2001-09-20 2003-03-20 Roeters Glen E. Post in ring interconnect using for 3-d stacking
JP2003243837A (ja) 2002-02-20 2003-08-29 Sumitomo Bakelite Co Ltd 多層配線板
JP2004303895A (ja) 2003-03-31 2004-10-28 Sumitomo Bakelite Co Ltd 多層配線板の製造方法
JP2009094249A (ja) 2007-10-05 2009-04-30 Sharp Corp 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP2012190887A (ja) 2011-03-09 2012-10-04 Murata Mfg Co Ltd 電子部品
JP2015034282A (ja) 2013-08-08 2015-02-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板製造用複合材及びこれを用いて製造された回路基板原資材

Also Published As

Publication number Publication date
TW201918139A (zh) 2019-05-01
TWI813580B (zh) 2023-09-01
JP2019080043A (ja) 2019-05-23
KR20190044428A (ko) 2019-04-30
KR102442386B1 (ko) 2022-09-14

Similar Documents

Publication Publication Date Title
JP4204989B2 (ja) 半導体装置及びその製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
TWI507096B (zh) 多層電路板及其製作方法
CN104576596B (zh) 半导体基板及其制造方法
JP7358715B2 (ja) プリント回路基板
JP2008034589A (ja) 多層プリント配線板及びその製造方法
US20150282314A1 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
WO2010005592A2 (en) Microelectronic interconnect element with decreased conductor spacing
US20080264677A1 (en) Circuit board structure having embedded capacitor and fabrication method thereof
TWI778105B (zh) 印刷電路板
JP2010171387A (ja) 回路基板構造及びその製造方法
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102425754B1 (ko) 전자부품 내장 인쇄회로기판
JP2019080034A (ja) プリント回路基板
JP3655336B2 (ja) 印刷配線板の製造方法および印刷配線板
CN107770946B (zh) 印刷布线板及其制造方法
US10362672B2 (en) Resin multilayer substrate and method of manufacturing the same
KR101300318B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2011040720A (ja) プリント回路基板及びその製造方法
JP2019212692A (ja) 配線基板及びその製造方法
KR102483613B1 (ko) 인쇄회로기판
CN102573333B (zh) 制造印刷布线板的方法、印刷布线板和电子设备
JP2004253648A (ja) プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP2019080042A (ja) プリント回路基板
TWI527164B (zh) 封裝基板之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230907

R150 Certificate of patent or registration of utility model

Ref document number: 7358715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150