CN102573333B - 制造印刷布线板的方法、印刷布线板和电子设备 - Google Patents

制造印刷布线板的方法、印刷布线板和电子设备 Download PDF

Info

Publication number
CN102573333B
CN102573333B CN201110331151.1A CN201110331151A CN102573333B CN 102573333 B CN102573333 B CN 102573333B CN 201110331151 A CN201110331151 A CN 201110331151A CN 102573333 B CN102573333 B CN 102573333B
Authority
CN
China
Prior art keywords
substrate
protuberance
electric conducting
conducting material
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110331151.1A
Other languages
English (en)
Other versions
CN102573333A (zh
Inventor
吉村英明
本冈直人
唐桥靖弘
本藤亚沙美
山岸聪
小林博光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FICT Corp.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102573333A publication Critical patent/CN102573333A/zh
Application granted granted Critical
Publication of CN102573333B publication Critical patent/CN102573333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了制造印刷布线板的方法、印刷布线板和电子设备。一种制造印刷布线板的方法,其包括:将材料填充于在第一基板上的第一焊盘中形成的通孔中;在所述通孔的所述材料的表面上形成从所述第一焊盘突出的突出部;将导电材料放置在所述第一焊盘上;以及当以一个基板的焊盘面对另一个基板的焊盘的方式向所述第一基板和第二基板施压以使导电材料凝集时,通过由所述突出部沿着所述基板的层压方向向填充在所述第一焊盘和所述第二基板的第二焊盘之间的处于融化状态的所述导电材料施压,使所述第一基板的第一焊盘和所述第二基板的第二焊盘电连接。

Description

制造印刷布线板的方法、印刷布线板和电子设备
技术领域
本文所讨论的实施方式涉及制造印刷布线板的方法、印刷布线板和电子设备。
背景技术
近年来,例如,随着集成存储器数量的增加,需要用于半导体测试仪的印刷布线板的形成印刷布线板的布线层的数量急剧增加。因此,具有60个或更多个布线层的印刷布线板并非罕见。此外,同样在封装用积层法(build-up method)制造的印刷布线板的过程中,当根据增加密度的要求而减小布线的线宽时,导体电阻显著增大,从而在某些情况下,频率特性劣化。然后,通过在这种情形下增加布线层的数量来应对由于半导体元件的端子数量增加导致布线数量增加的问题。
因此,随着布线层数量增加,已知的方法是包括将两个或更多个基板沿着厚度方向层压并且用导电材料将一个基板的焊盘(land)和相对的其它基板的焊盘电接合。使用诸如银或铜之类的非熔融金属的导电膏作为在通孔(via)中用于接合焊盘的导电材料。在这种情况下,已知的是,在多层印刷布线板中,导电膏被压焊在焊盘之间,并且用经压焊的导电膏接合焊盘。
然而,例如,就高多层大型印刷布线板而言,对于由于热畸变等导致的应力,使用非熔融金属通过压焊在焊盘之间实现的接合的可靠性低。因此,例如,优选的是将焊盘与金属化合物的低熔点金属接合的方法,如,焊接。另外,在低熔点金属完全熔化的情况并且随后熔融金属凝集从而形成通孔的块的情况下,对于电迁移的阻力增大,使得可能被传送到通孔的电流也变高。因此,随着布线层数量的增加,对使用低熔点金属来接合焊盘的方法的需求有所增加。
因此,在使用低熔点金属接合焊盘的过程中,在许多情况下,使用印刷法来填充低熔点金属。在印刷法中,在所使用的导电材料中粘贴了低熔点金属的粉末。为了防止生成物保持未固化状态,针对低熔点金属膏的导电材料,使用的是激活粘接剂和金属粉末的有机酸。
然而,因为需要导电材料确保印刷特性和考虑到填充特性的粘度,例如,100至350Pa·S(帕斯卡·秒),所以低熔点金属膏的导电材料包含粘接剂成分等,所述粘接剂成分等含有大约占整个体积的至少一半的树脂成分。结果,当采用将焊盘与低熔点金属膏的导电材料接合的方法时,焊盘之间的电阻稳定并且焊盘之间接合的可靠性变高。
所谓“多层印刷布线板”是一种如下的印刷布线板,在这种印刷布线板中,用接合材料来接合第一基板的通孔部分和第二基板的通孔部分。在第一基板的表面上,形成突出部,所述突出部将连接到第一基板侧的通孔部分。沿着第一基板和第二基板彼此面对使得粘接层夹在第一基板和第二基板之间的方向施加压力,由此来层压基板。结果,第一基板侧的突出部可以电连接到第二基板侧的通孔部分。
图12和图13示出用于描述通过导电材料在焊盘之间形成的接合部分的状态的视图。在图12中,当用置于基板100A和100B之间的预浸料(prepreg)101的粘接层来层压基板100A和100B时,将低熔点金属膏103的导电材料放置在一个基板100A侧的焊盘102和另一个基板100B侧的焊盘102之间。然后,由于处于融化状态的导电材料凝集在焊盘102之间,导致焊盘102由于导电材料103的凝集而接合。然而,在导电材料103中,树脂成分占导电材料整个体积的大约一半。结果,当接触导电材料103的金属粉末的金属颗粒熔化然后凝集时,如图12中所示,在凝集过程中凝集的金属块之间的距离变大,致使在焊盘102之间的接合部分中的电连接变差。此外,如图13中所示,当处于熔化状态的金属颗粒凝集变得不充分时,金属颗粒没有彼此接触并且保持在固化物中颗粒没有凝集的状态,致使在焊盘102之间的接合部分中的电连接变差。
因此,假设向基板施压的方式使得焊盘之间的接合部分的厚度减小,达到用作导电材料的低熔点金属膏的整个体积的大约一半,即,树脂成分的体积分数。在这种情况下,使低熔点金属膏中的金属颗粒彼此面对面地接触,使得焊盘之间的接合部分可以电连接。然而,为了防止低熔点金属膏中的金属粉末发生流动和分散,当层压基板时,穿过基板的粘接剂成分的预浸料的融化粘度需要被设置成高到一定程度。因此,在用于层压基板的压力作用下,即使预浸料的粘接层被过度施压,粘接层的厚度也不可能变小。
图14示出实验性描述了当使用70μm厚的预浸料层压基板时基板的剩余铜比率以及层压基板之后的焊盘之间的距离(即,接合部分的厚度)的视图。焊盘之间的距离(即,接合部分的厚度)被定义为H,并且表示布线图案中铜部分的表面积与基板表面的表面积之比的剩余铜比率被定义为R。此外,预浸料的厚度被定义为t1并且布线图案的厚度被定义为t2。要被层压的各基板的剩余铜比率R是相同的值。可以基于H=t1-2·(1-R)×t2来计算焊盘之间的距离(即,接合部分的厚度)。结果,接合部分的厚度H并没有取决于层压方向上的压力,并且当剩余铜比率R达到60%或更低时,厚度固定于大约40μm。更具体来讲,接合部分的厚度H固定这一事实是指如下的事实:粘接层的预浸料中使用的玻璃纤维织物的厚度大约为40μm,并且即使当玻璃纤维被过度施压时,厚度也不会变小。因此,所发现的是,即使当用于层压基板的压力过高时,剩余铜比率R减小并且焊盘之间的接合部分的厚度也不会变小。
总结以上的描述,在低熔点金属膏的导电材料中,为了确保印刷特性和粘度,树脂成分占导电材料整个体积的大约一半。结果,在用低熔点金属膏的导电材料接合焊盘的接合部分中,导电材料融化并且融化之后在凝集过程中分离开,或者导电材料保持在固化物中金属颗粒没有彼此接触并且没有凝集的状态,致使焊盘之间的接合部分中的电连接变差。
当使用具有相同颗粒尺寸的材料作为低熔点金属膏中没有完全融化的材料(例如,其表面被镀上焊料的金属材料)时,在颗粒的空间之间形成用于吸收0.9倍的树脂(如(2r)3∶4·π·r3/3≈1.9∶1所指示的)的间隔。因此,可以在颗粒之间的间隙中吸收树脂体积而使金属颗粒彼此点对点地接触,使得可以流动到与导电材料接合的接合部分的容许电流量减小。此外,根据使用诸如银或铜之类的非熔融金属的压焊方法,使金属颗粒彼此点对点地接触,从而抗畸变力低并且可靠性低。
以下是参考文献。
[文献1]日本特许专利公开No.7-176846。
[文献2]日本特许专利公开No.2003-142827。
[文献3]日本特许专利公开No.2000-269647。
[文献4]日本特许专利公开No.6-268376。
[文献5]日本特许专利公开No.2000-294931。
发明内容
根据实施方式的一个方面,一种制造印刷布线板的方法包括以下步骤:将材料填充于在第一基板上的第一焊盘中形成的通孔中;在所述通孔的所述材料的表面上形成从所述第一焊盘突出的突出部;将导电材料放置在所述第一焊盘上;以及当以一个基板的焊盘面对另一个基板的焊盘的方式向所述第一基板和第二基板施压以凝集导电材料时,通过由所述突出部沿着所述基板的层压方向向填充在所述第一焊盘和所述第二基板的第二焊盘之间的处于融化状态的所述导电材料施压,使所述第一基板的第一焊盘和所述第二基板的第二焊盘电连接。
附图说明
图1示出其中省略了这个示例的印刷布线板的一部分的剖视图;
图2示出用于描述基板的制造过程的视图;
图3示出用于描述基板的制造过程的视图;
图4示出用于描述基板的制造过程的视图,重点放在这些制造过程之中的制造突出部的过程;
图5示出用于描述基板的制造过程的视图,重点放在这些制造过程之中的制造突出部的过程;
图6示出用于描述比较例的突出部的制造过程的视图;
图7示出用于描述比较例的突出部的制造过程的视图;
图8示出用于描述印刷布线板的制造过程的视图;
图9示出用于描述印刷布线板的制造过程之中在焊盘之间的导电材料的状态的视图;
图10示出用于描述另一个示例的印刷布线板的制造过程之中在焊盘之间的导电材料的状态的视图;
图11示出其中省略了另一个示例的印刷布线板的一部分的剖视图;
图12示出用于描述用导电材料在焊盘之间形成的接合部分的状态的视图;
图13示出用于描述用导电材料在焊盘之间形成的接合部分的状态的视图;以及
图14示出实验性描述了当使用70μm厚的预浸料层压基板时基板的剩余铜比率以及层压基板之后的焊盘之间的距离(即,接合部分的厚度)的视图。
具体实施方式
下文中,将参照附图详细描述本申请中的制造印刷布线板的方法、印刷布线板和电子设备的示例。所公开的技术不限于这些示例。
图1是其中省略了这个示例的印刷布线板的一部分的剖视图。在图1所示的印刷布线板1中,对第一基板10A和第二基板10B进行层压,粘接层50置于第一基板10A和第二基板10B之间,并且用导电材料16电连接第一基板10A和第二基板10B。第一基板10A具有:基材20、穿透基材20的厚度方向的通孔11、填充于通孔11中的孔填充材料12、和形成在基材表面上的布线图案13。布线图案13包括导体电路、焊盘14等。焊盘14被布置成与通孔11同心并且电连接到通孔11。使用在下述基材20的表面上突出的孔填充材料12的端部12A进一步在焊盘14上形成突出部15(15A)。
突出部15具有三层结构,即,位于基材20的表面上的铜箔层31、形成在铜箔层31上的用于对通孔11的内壁面进行镀铜的镀铜层32、和在对孔填充材料12的端部12A进行覆盖镀时形成的覆盖镀层(cap plating layer)33。
第二基板10B也类似地具有通孔11、孔填充材料12、和布线图案13。在布线图案13的焊盘14上形成突出部15(15B)。
在印刷布线板1中,对第一基板10A和第二基板10B进行层压,粘接层50置于第一基板10A和第二基板10B之间。当对第一基板10A和第二基板10B进行层压时,用第一基板10A的突出部15A和第二基板10B的突出部15B,沿着层压方向X,向置于焊盘14之间处于融化状态的导电材料16施压。然后,通过用突出部15(15A、15B)中的每一个沿着层压方向X向导电材料16施压,使导电材料16中的金属颗粒彼此面对面地接触并且凝集。结果,凝集的导电材料16的固化物实现了焊盘14之间的电连接。
接着,将描述这个示例的印刷布线板1的制造过程。图2和图3示出用于描述基板10的制造过程的视图。图4和图5示出用于描述基板10的制造过程的视图,重点放在这些制造过程之中的制造突出部15的过程。例如,基板10等价于上述的第一基板10A、第二基板10B等。在图2所示的基材形成过程(步骤S11)中,将用于形成电路的抗蚀剂施用到CCL(覆铜层压板)的铜箔上,曝光并显影布线图案,此后蚀刻铜箔,由此形成中间层21,在中间层21的两个表面上都有布线图案21A。通过利用热压法对预浸料(如,注入了绝缘树脂的玻璃纤维织物)和铜箔进行层压,得到CCL。
在基材形成过程中,以层叠方式布置给定数量的中间层21,并且以将这些中间层21夹在多个预浸料22之间并且铜箔23布置在基材的背面和正面上的方式来布置所述多个预浸料22。对于铜箔23,使用的是18μm的箔和35μm的箔。然后,在基材形成过程中,通过层压这些中间层21、预浸料22和铜箔23同时通过真空压制成形法对它们进行加热和施压,从而形成基材20。在基材20中,通过钻孔加工,形成用于进行层压的钻削孔(未示出)。
在通孔形成过程(步骤S12)中,在基材20中,形成将中间层21的布线图案21A以及基材20的背面和正面上的铜箔23连接起来的通孔11。例如,将通孔11的内径设置成φ0.2mm。在通孔镀形成过程(步骤S13)中,将通孔11的内壁面镀铜。例如,将通孔11的内壁面的镀铜层32的厚度设置成25μm。在这种情况下,在基材20的通孔11的一些部分中,如图4的通孔镀过程所示,在铜箔23的铜箔层31上形成镀铜层32。
接着,在图3所示的孔填充过程(步骤S14)中,将填充材料12填充在基材20的通孔11中。为了将基材20沿着厚度方向的热膨胀系数调节成(例如)大约33ppm/℃,将添加了二氧化硅填充剂的环氧树脂(例如,热膨胀系数大约为30ppm/℃的树脂)用作孔填充材料12。当使基材20的热膨胀系数和孔填充材料12的热膨胀系数更接近时,可以使将施加到基材20和孔填充材料12的接合部分的应力变小。
在孔填充过程中,在将孔填充材料12填充到通孔11中之前,通孔11的内壁面和基材20的表面经受粗糙化处理。所述粗糙化处理是如下的一种处理,该处理包括:将通孔11的内壁面的镀铜层32以及基材20表面上的铜箔层31和镀铜层32浸没在甲酸和盐酸的混合液体中,通过用水冲洗来洗掉混合液体,然后使表面经受粗糙化处理。结果,当通孔11的内壁面和基材20的表面被粗糙化时,可以在以下的表面蚀刻过程中,对孔填充材料12的外围表面的界面进行深度蚀刻。可以在以下情形出现之前防止该情形出现,所述情形为:渗入通孔11的内壁面和基材20的表面并且保持在其内的镀液在层压之后蒸发从而形成空隙。更具体来讲,在孔填充过程中,在通孔11的内壁面和基材20的表面经受粗糙化处理之后以及在通过研磨所述表面来磨掉经粗糙化处理的表面之后,将孔填充材料12填充在通孔11中。
在表面蚀刻过程(步骤S15)中,当在孔填充过程中填充孔填充材料12之后,基材20上的镀铜层32的表面上的不规则减少,然后用陶瓷辊研磨镀铜层32的表面,以将其高度差减小至大约几微米。在表面蚀刻过程中,在研磨表面之后,蚀刻给定量的镀铜层32,以留下大约15μm至20μm的在通孔镀形成过程中形成的镀铜层32。结果,如图4的表面蚀刻过程中所示,通过蚀刻给定量的镀铜层32,孔填充材料12的端部12A以突出的方式保留在基材20的表面上。将过氧化氢/硫酸蚀刻溶液用作蚀刻溶液。例如,可以使用能够溶化铜的化学品,如,氯化铜溶液、氯化铁溶液、碱蚀刻溶液或过硫酸盐溶液。
在示出了覆盖镀过程(步骤S16)的图4所示的无电解镀铜过程(步骤S16A)中,在通过表面蚀刻过程使孔填充材料12的端部12A突出于基材20的表面之后,所述表面经受无电解镀铜处理。结果,对孔填充材料12的暴露表面进行籽晶镀(seedplating)。在示出了覆盖镀过程的图5所示的电解镀铜过程(步骤S16B)中,在对孔填充材料12的暴露表面进行籽晶镀之后,对基材20的表面进行电解镀铜处理。然后,孔填充材料12的端部12A经受覆盖镀过程,从而在基材20的表面上形成突出部15。
在突出部15中,截面形状被大致形成为梯形,在所述梯形中,基材20的表面侧用作下底。突出部15的外围边缘部分具有三层结构,即,基材20的铜箔层31,其在基材形成过程中形成;镀铜层32,其在通孔镀形成过程和表面蚀刻过程中形成;和覆盖镀层33,其在无电极镀铜过程和电解镀铜过程中形成。
在示出了图案形成过程(步骤S17)的图5所示的抗蚀剂形成过程(步骤S17A)中,将用于形成电路的抗蚀剂41施用到基材20的表面上。在示出了图案形成过程的图5所示的图案曝光和显影过程(步骤S17B)中,在将抗蚀剂41施用到所述表面上之后,曝光并显影给定的电路图案,从而在所述表面上形成蚀刻抗蚀剂42。在示出了图案形成过程的图5所示的蚀刻过程(步骤S17C)中,蚀刻铜箔层31和镀铜层32中没有形成蚀刻抗蚀剂42的那部分,从而在所述表面上形成电路图案13,如,焊盘14或导体电路13A。
在示出了图案形成过程的图5所示的抗蚀剂剥离过程(步骤S17D)中,通过剥离所述表面上的蚀刻抗蚀剂42,在基材20的表面上形成布线图案13,例如,具有突出部15的焊盘14。结果,基板10得以完成。在焊盘14上,形成(例如)直径为φ0.25mm且高度大约为15μm的突出部15。此外,焊盘14可以经受诸如镀金之类的贵金属镀、起到势垒金属作用的镀镍、将贵金属镀或镍镀组合的复合镀等。
因此,可以通过增加了图4所示表面蚀刻过程的容易的过程,在基板10的焊盘14上形成突出部15。
通过基材形成过程中层压在基材20的背面和正面上的铜箔23(铜箔层31)的厚度来调节突出部15的高度,但是可以通过通孔镀形成过程中形成在通孔11的内壁面上的镀铜层32的厚度来调节突出部15的高度。或者可以通过表面蚀刻过程中的蚀刻量来调节突出部15的高度。
接着,将描述作为比较例的用于通过不同于图4和图5所示制造过程的过程来形成突出部的制造过程。图6和图7示出用于描述比较例的突出部的制造过程的视图。在比较例中,在光刻过程中,在焊盘14上形成突出部150。在图6所示的制造过程中,直至孔填充过程(步骤S21)的过程与图4所示的制造过程相同,所述孔填充过程包括将孔填充材料12填充在基材20的通孔11中并随后研磨表面。在这种情况下,在基材20的通孔部分11处,镀铜层32形成在铜箔23的铜箔层31上。
在无电解镀铜过程(步骤S22)中,当在孔填充过程中研磨了基材20的表面之后,对所述表面进行无电解镀铜处理。结果,对孔填充材料12的暴露表面进行籽晶镀。在电解铜镀过程(步骤S23)中,在对基材20的表面进行籽晶镀之后,对基材20的表面进行电解镀铜处理,从而对孔填充材料12的暴露表面进行覆盖镀处理。在这种情况下,基材20的通孔部分11具有三层结构,即通过无电解镀铜处理和电解镀铜处理形成的铜箔层31、镀铜层32和覆盖镀层61。
在抗蚀剂形成过程(步骤S24)中,在执行了电解镀铜处理之后,将抗蚀剂41施用到基材20的表面(覆盖镀层61)上。在图案曝光和显影过程(步骤S25)中,在将抗蚀剂41施用到所述表面上之后,曝光并显影用于形成突出部150的布线图案。然后,在图案曝光和显影过程中,剥离在将要形成突出部150的位置处的抗蚀剂41。在这种情况下,在图案曝光和显影过程中,基于基材20中形成的钻削孔,识别形成突出部150的位置,所述突出部150将被设置成与通孔11同心。
在电解镀铜过程(步骤S26)中,通过基于用于形成突出部150的电路图案来执行电解镀铜处理,对将要形成突出部150的位置进行镀铜。结果,突出镀层62形成在覆盖镀层61的将要形成突出部150的位置处。在图7所示的抗蚀剂剥离过程(步骤S27)中,通过在覆盖镀层61上形成突出镀层62之后剥离基材20表面上的抗蚀剂41,形成在通孔11上突出的突出部150。在这种情况下,突出部150具有四层结构,即,铜箔层31、镀铜层32、覆盖镀层61和突出镀层62。
在抗蚀剂形成过程(步骤S28)中,在基材20的表面上形成突出部150之后,将用于形成电路的抗蚀剂41施用到基材20的表面上。在图案曝光和显影过程(步骤S29)中,在将抗蚀剂41施用到基材20的表面上之后,曝光并显影除了突出部150之外的用于形成电路的电路图案,例如,焊盘14。结果,在基材20的表面上形成蚀刻抗蚀剂42。
在蚀刻过程(步骤S30)中,蚀刻铜箔层31、镀铜层32和覆盖镀层61中没有形成蚀刻抗蚀剂42的那部分,从而在基材20的表面上形成布线图案13,如,焊盘14或导体电路13A。然后,在抗蚀剂剥离过程(步骤S31)中,通过剥离表面上的蚀刻抗蚀剂41,在基材20的表面上形成(例如)上面形成有突出部150的焊盘14。
至于在比较例的制造过程中形成在焊盘14上的突出部150,在步骤S26的电解镀铜过程中在覆盖镀层61上形成突出镀层62。然后,突出部150的截面形状是倒梯形,在所述倒梯形中,基材表面侧用作上底。此外,突出部150的外围边缘部分具有四层结构:铜箔层31;镀铜层32;覆盖镀层61,其在步骤S22的无电解镀铜过程和步骤S23的电解镀铜过程中形成;和突出镀层62,其在步骤S26的电解镀铜过程中形成。
比较例的制造过程需要用于形成电路的步骤S28至步骤S31,即,抗蚀剂形成过程、图案曝光和显影过程、抗蚀剂剥离过程等。为了形成突出部150,需要比较例的制造过程增加步骤S22至步骤S27,即,抗蚀剂形成过程、图案曝光和显影过程、抗蚀剂剥离过程等。相比之下,在这个示例的制造过程中,可以只通过增加表面蚀刻过程来形成突出部15。
在比较例的制造过程中,当基材20表面上将要形成突出部150的那些位置的密度有所不同时,在步骤S26的电解镀铜过程中的铜镀的沉积出现差异,从而使得突出部150的高度有所不同。此外,由于将要形成突出部150的那部分的面积小,因此难以执行用于形成突出镀层62的镀铜。相比之下,在这个示例的制造过程中,在步骤S16B的电解镀铜过程中,对基材20的表面进行镀铜以形成覆盖镀层33,而并不用知道将要形成突出部15的位置。因此,突出部15的高度不会有差异,并且有助于用于执行镀铜的处理。
在比较例的制造过程中,基于钻削孔识别将要在通孔11上形成突出部150的位置,然后在这个位置进行图案曝光和显影过程以及电解镀铜过程。然而,由于形成突出部150的位置的误差、由基材20吸收水分而造成的基材收缩、感光的光掩模的精确度误差或膨胀和收缩等,导致形成突出部150的位置发生变化。相比之下,在这个示例的制造过程中,形成突出部15并不需要图案曝光和显影过程,并且突出部15可以形成在通过钻削孔定位的通孔位置。此外,由于基于钻削孔执行对层压基板10的定位,因此将要层压的基板10的突出部15彼此面对并且向处于融化状态下的导电材料16施压。结果,通过将焊盘14之间的导电材料16的金属颗粒161面对面地接触从而形成颗粒的凝集体,可以使焊盘14电连接。
在比较例的制造过程中,突出部150的截面为倒梯形,因此当向焊盘14之间的导电材料16施压时,突出部150的强度出现问题。相比之下,在这个示例的制造过程中,突出部15的截面大致为梯形,由此当突出部15向焊盘14之间的导电材料16施压时,能够确保突出部15的强度。
接着,将描述印刷布线板1的制造过程,该制造过程包括:层压两个或更多个基板10并随后将层压的基板10的焊盘14与导电材料16电连接。图8示出用于描述印刷布线板1的制造过程的视图。图9示出用于描述印刷布线板1的制造过程之中在焊盘14之间的导电材料16的状态的视图。
在图8A所示的粘接过程(步骤S41)中,使用粘接片材51,粘接片材51含有诸如环氧材料之类的热固性树脂、诸如聚醚醚酮树脂之类的热塑性树脂等。将PET树脂(聚对苯二甲酸乙二醇酯树脂)的聚酯树脂膜52粘到粘接片材51的两个表面上。在粘接过程中,剥离了粘接片材51一侧的聚酯树脂膜52,然后与聚酯树脂膜52剥离的那一侧的粘接片材51位于上面形成了包括焊盘14、导体电路13A等的第一基板10A上。在这种情况下,在对第一基板10A进行加热的同时,层压粘接片材51,其层压方式是覆盖第一基板10A上的布线图案13。例如,当FR4(阻燃剂:表示作为印刷布线板构件的镀铜层压片材的阻燃级别的标记)的预浸料用作粘接片材51时,这种情况下的加热温度大约为90℃。
在开口孔形成过程(步骤S42)中,在粘接片材51中位于第一基板10A的焊盘14上的那些部分中形成将被填充导电材料16的开口孔51A。在开口孔形成过程中,用二氧化碳激光照射粘接片材51中位于第一基板10A的焊盘14上的那些部分,以将粘接片材51的这些部分热升华,从而形成开口孔51A。基于上述钻削孔来识别粘接片材51中位于焊盘14上的那些部分。在开口孔形成过程中,由于热升华,导致树脂(污迹)保留在焊盘14的界面上,因此通过等离子体处理去除焊盘14的界面上的树脂。
在填充过程(步骤S43)中,将导电材料16填充在第一基板10A的焊盘14上所形成的开口孔51A中。层压在基板表面上的粘接片材51的聚酯树脂膜52用作模板,并且通过模板印刷法将导电材料16填充在开口孔51A中。导电材料16是其中混合有熔融金属和非熔融金属的粉末的金属颗粒161与其中混合有粘接剂和固化剂的粘接树脂的混合物材料。例如,将锡铋(I)材料等用作熔融金属。例如,将用抗氧化剂银镀铜得到的材料用作非熔融金属。例如,将环氧粘接剂用作粘接剂。例如,将酸酐固化剂用作固化剂。将琥珀酸作为活性剂添加到导电材料16中,以增加粘接时金属粉末的润湿性(粘接特性)。在填充过程中,通过模板印刷法将导电材料16填充在开口孔51A中,因此有助于进行填充过程。在膜剥离过程(步骤S44)中,在将导电材料16填充在焊盘14上的开口孔51A中之后,将聚酯树脂膜52从粘接片材51层压在基板表面上的一侧剥离。
在基板层压过程(步骤S45)中,在剥离聚酯树脂膜52之后,在其中导电材料16填充在焊盘14上的开口孔51A中的第一基板10A上,设置将要层压在相对侧的第二基板10B。当第二基板10B设置在第一基板10A上时,使用定位销对第一基板10A和第二基板10B执行定位。然后,使用定位销对第一基板10A和第二基板10B执行定位,并且在加热的同时在真空状态下沿着层压方向向第一基板10A和第二基板10B施压。因此,可以避免出现在用作粘接片材51的粘接层中产生空隙的情形。
第一基板10A和第二基板10B通过将要层压的基板的焊盘14上的突出部15A和15B沿着层压方向向填充于开口孔51A中的处于融化状态的导电材料16施压。结果,如图9所示,通过由突出部15A和15B沿着层压方向向处于融化状态的导电材料16施压,突出部15A和15B的容量吸收一定体积的导电材料16的树脂成分。然后,使导电材料16的金属颗粒161面对面接触并且凝集,从而形成导电材料16的固化物。然后,通过将焊盘14与导电材料16的固化物电连接,完成层压了第一基板10A和第二基板10B的印刷布线板1。为了方便描述,参照其中第一基板10A和第二基板10B这两个基板层压但是可以根据基板10的层压数量制造多层印刷布线板的印刷布线板1的示例来进行描述。
在这个示例中,使用基材20的表面上的通孔11中填充的孔填充材料12,蚀刻给定量镀铜层32从而使孔填充材料12的端部12A从所述表面突出,并且对端部12A进行覆盖镀从而在焊盘14上形成突出部15。
此外,在这个示例中,在将导电材料16填充在层压在基板10上的粘接片材51的开口孔51A中之后,由将被层压的基板10的突出部15沿着层压方向向处于融化状态的导电材料16施压。结果,第一基板10A和第二基板10B通过突出部15向处于融化状态下的导电材料16施压,使得导电材料16的金属颗粒161以面对面接触的状态凝集以形成固化物,然后焊盘14可以与导电材料16的固化物电连接。
在这个示例中,由于即使当不增加诸如光工艺、凸块工艺、转印工艺或印刷工艺之类的特定工艺时也可以通过表面蚀刻工艺在基板的焊盘14上形成突出部15,因此不需要复杂的工艺,这样降低了制造成本。
此外,在这个示例中,由于焊盘14上形成的突出部15的截面结构大致为梯形,因此与比较例的突出部150的截面结构为倒梯形的情况相比,可以确保突出部150在向导电材料16施压时的强度。
在这个示例中,由于焊盘14上形成的突出部15的截面结构大致为梯形,因此与突出部的截面结构(例如)大致为三角形的情况相比,突出部15向导电材料16施压时的接触表面积更大。在确保突出部强度的同时,可以将导电材料16压成面对面地接触。
在上述示例中,通过层压基板10并且通过突出部15向焊盘14之间的导电材料16施压,导电材料16的金属颗粒161以面对面接触的方式凝集,并且通过导电材料16稳定地电连接焊盘14。图10示出用于描述另一个示例的印刷布线板1的制造过程之中的在焊盘14之间的导电材料16的状态的视图。在图10所示的第三基板10C的表面上,形成没有突出部15的焊盘14A。将粘接片材51层压在第三基板10C上。在填充过程中,将导电材料16填充在开口孔51A中,以第三基板10C的焊盘14A上的粘接片材51形成该开口孔51A。在基板层压过程中,当将第二基板10B层压在第三基板10C上时,可以用形成在第二基板10B的焊盘14上的突出部15沿着层压方向向第三基板10C的焊盘14A上的开口孔51A中填充的处于融化状态的导电材料16施压。在这种情况下,增加导电材料16的量。结果,第三基板10C和第二基板10B通过突出部15沿着层压方向向处于融化状态的导电材料16施压,使得导电材料16的金属颗粒161凝集成面对面接触的状态,从而形成固化物。然后,焊盘14和焊盘14A可以与导电材料16的固化物电连接。
突出部15形成在将被层压的多个基板10之中的一个基板10的焊盘14上并且另一个基板10的焊盘14的突出部15也被制造得很小,增加导电材料16的量,然后可以通过突出部15向焊盘14之间的导电材料16施压。
在上述示例中,通过第一基板10A的突出部15A和第二基板10B的突出部15B,向第一基板10A的焊盘14和第二基板10B的焊盘14之间的导电材料16施压。然后,导电材料16被设置成与第一基板10A和第二基板10B的通孔11同心。然而,可以如图11中所示地设置导电材料16。图11是其中省略了另一个示例的印刷布线板的一部分的剖视图。如图11中所示,可以不同心地设置第二基板10B的通孔11和其相对侧的第四基板10D的通孔11。第四基板10D的焊盘14C没有被设置成与通孔11同心,但是其电连接到通孔11。
至于第二基板10B和第四基板10D,通过由形成在第二基板10B的焊盘14上的突出部15沿着层压方向向导电材料16施压,第二基板10B的焊盘14和第四基板10D的焊盘14C可以通过导电材料16电连接。
在上述示例中,突出部15的截面结构大致为梯形,但是形状不限于此,并且可以具有如下结构:只通过增加上述的表面蚀刻过程,通过沿着层压方向向导电材料16施压,使导电材料16的金属颗粒161彼此面对面接触。
在上述示例中,诸如制造印刷布线板1的材料的尺寸之类的数值没有特别指明,而是只描述了特定数值作为本发明的一个示例,并且本发明的技术构思不受这些数值限制。
本文所述的所有示例和条件语言是出于教导目的,旨在帮助读者理解本发明和发明者推动本领域贡献的构思,并且将被理解为不限于这类特定陈述的示例和条件,说明书中这类示例的组织也不涉及表示本发明的优劣。虽然已经详细描述了本发明的实施方式,但是应该理解,在不脱离本发明的精神和范围的情况下,可以对其进行各种改变、替换和变化。

Claims (4)

1.一种制造印刷布线板的方法,该方法包括以下步骤:
填充材料的步骤,将材料填充于第一基板的通孔中;
对所述第一基板的表面进行蚀刻的步骤,所述材料的末端从所蚀刻的基板的表面突出;
通过对所述材料的所述末端进行镀处理形成第一突出部的步骤;
将导电材料放置在所述第一突出部上的步骤;以及
使所述第一基板的所述第一突出部和第二基板的第二突出部电连接的步骤,在该步骤中,当以所述第一突出部和所述第二突出部彼此面对的方式层压所述第一基板和所述第二基板以使导电材料凝集时,通过由所述第一突出部和所述第二突出部沿着所述基板的层压方向向填充在所述第一突出部和所述第二突出部之间的处于融化状态的所述导电材料施压,使所述第一突出部和所述第二突出部电连接。
2.根据权利要求1所述的制造印刷布线板的方法,其中
所述突出部的截面形状是大致为梯形。
3.根据权利要求1所述的制造印刷布线板的方法,其中
填充于所述通孔中的材料是树脂材料。
4.根据权利要求1所述的制造印刷布线板的方法,其中
所述导电材料包含低熔点金属的金属颗粒和树脂成分,并且
在所述的用所述导电材料进行电连接的步骤中,通过由所述突出部沿着所述基板的层压方向向处于融化状态的所述导电材料施压,使所述导电材料的所述金属颗粒面对面地接触并且凝集。
CN201110331151.1A 2010-11-25 2011-10-27 制造印刷布线板的方法、印刷布线板和电子设备 Active CN102573333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-262890 2010-11-25
JP2010262890A JP5533596B2 (ja) 2010-11-25 2010-11-25 プリント配線板の製造方法、プリント配線板及び電子機器

Publications (2)

Publication Number Publication Date
CN102573333A CN102573333A (zh) 2012-07-11
CN102573333B true CN102573333B (zh) 2014-12-24

Family

ID=46125876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110331151.1A Active CN102573333B (zh) 2010-11-25 2011-10-27 制造印刷布线板的方法、印刷布线板和电子设备

Country Status (5)

Country Link
US (1) US20120132464A1 (zh)
JP (1) JP5533596B2 (zh)
KR (1) KR101278784B1 (zh)
CN (1) CN102573333B (zh)
TW (1) TWI454201B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009046064B4 (de) 2009-10-27 2014-03-06 Schott Solar Ag Absorberrohr und Verfahren zum reversiblen Be- und Entladen eines Gettermaterials
CN112074079B (zh) * 2020-09-15 2022-05-27 苏州臻迪智能科技有限公司 电机控制器线路板及电机控制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707854A (zh) * 2009-10-29 2010-05-12 深南电路有限公司 线路板的加工方法及线路板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03107888A (ja) * 1989-09-21 1991-05-08 Sharp Corp 回路基板の接続構造
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
JPH05145230A (ja) * 1991-11-22 1993-06-11 Fujitsu Ltd ガラスセラミツク基板の配線パターン形成方法
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US6247228B1 (en) * 1996-08-12 2001-06-19 Tessera, Inc. Electrical connection with inwardly deformable contacts
JPH11204939A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd 多層回路基板及びその製造方法
JP2000269647A (ja) * 1999-03-18 2000-09-29 Ibiden Co Ltd 片面回路基板、多層プリント配線板およびその製造方法
JP4436946B2 (ja) 1999-06-25 2010-03-24 イビデン株式会社 片面回路基板の製造方法、および多層プリント配線板の製造方法
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
JP2002084064A (ja) 2000-09-08 2002-03-22 Ibiden Co Ltd プリント基板の製造方法
TW488202B (en) * 2001-02-02 2002-05-21 Phoenix Prec Technology Corp Method for producing high-density multilayer circuit board
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP2003133674A (ja) * 2001-10-25 2003-05-09 Matsushita Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2003142827A (ja) * 2001-10-31 2003-05-16 Sony Corp 多層プリント配線基板及びその製造方法
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
JP2005217056A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 配線基板およびその製造方法
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ic検査装置用基板及びその製造方法
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707854A (zh) * 2009-10-29 2010-05-12 深南电路有限公司 线路板的加工方法及线路板

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2000-269647A 2000.09.29 *
JP特开2003-142827A 2003.05.16 *
JP特开平11-204939A 1999.07.30 *

Also Published As

Publication number Publication date
JP2012114295A (ja) 2012-06-14
KR101278784B1 (ko) 2013-06-25
TWI454201B (zh) 2014-09-21
TW201230914A (en) 2012-07-16
KR20120056761A (ko) 2012-06-04
US20120132464A1 (en) 2012-05-31
CN102573333A (zh) 2012-07-11
JP5533596B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
CN102573333B (zh) 制造印刷布线板的方法、印刷布线板和电子设备
JP2009147026A (ja) 回路基板およびその製造方法
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2004200412A (ja) 半田バンプ付き配線基板およびその製造方法
JP2005197574A (ja) 多層配線板用基材およびその製造方法、多層配線板の製作方法
JP5439165B2 (ja) 多層配線板及びその製造方法
JP2002335079A (ja) 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法
JP4349882B2 (ja) 配線基板および半導体装置
JP4301152B2 (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板
KR101776299B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013211349A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP4239650B2 (ja) 多層配線板の製造方法
JP2007142147A (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法
JP4292905B2 (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP5920716B2 (ja) 部品内蔵基板の製造方法
JP2004006687A (ja) 多層配線板製造用配線基板およびその製造方法、並びに多層配線板
JP2006216869A (ja) 複合基板およびその製造方法
JP2006156438A (ja) 電子部品搭載装置の製造方法及び電子部品搭載装置
JP2004152869A (ja) 配線基板
JP4738430B2 (ja) 配線基板の製造方法
JP2003283133A (ja) 多層配線板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200423

Address after: Nagano, Nagano, Japan

Patentee after: Fujitsu Interconnection Technology Co.,Ltd.

Address before: Kawasaki City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Nagano Prefecture, Japan

Patentee after: FICT Corp.

Address before: Nagano Prefecture, Japan

Patentee before: Fujitsu Interconnection Technology Co.,Ltd.