KR101776299B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101776299B1
KR101776299B1 KR1020100064041A KR20100064041A KR101776299B1 KR 101776299 B1 KR101776299 B1 KR 101776299B1 KR 1020100064041 A KR1020100064041 A KR 1020100064041A KR 20100064041 A KR20100064041 A KR 20100064041A KR 101776299 B1 KR101776299 B1 KR 101776299B1
Authority
KR
South Korea
Prior art keywords
unit
layer
bump
bonding
printed circuit
Prior art date
Application number
KR1020100064041A
Other languages
English (en)
Other versions
KR20120003275A (ko
Inventor
안재현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100064041A priority Critical patent/KR101776299B1/ko
Publication of KR20120003275A publication Critical patent/KR20120003275A/ko
Application granted granted Critical
Publication of KR101776299B1 publication Critical patent/KR101776299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판의 제조공정 및 그에 따른 인쇄회로기판의 구조에 관한 것으로, 특히 단위범프를 포함하는 단위절연층을 적어도 N개 이상 접합하여 다수의 단위범프의 접합구조인 금속범프를 구현하는 인쇄회로기판의 제조방법을 제공하되, 구체적으로 회로패턴과 일면이 접속되는 제n단위범프와, 상기 제1단위범프의 타면에 대응되는 제(n+1)단위범프를 적어도 1 이상 얼라인하여 접합하는 공정으로 구현할 수 있다.
본 발명에 따르면, 다층 구조의 인쇄회로기판의 회로간 연결을 함에 있어, 하나의 단위 절연층 내에 단위범프를 구비한 후 이를 접합하는 방식으로 금속범프를 구현함으로써, 복잡한 제조공정을 거치지 않고도 원하는 폭과 두께의 금속범프를 용이하게 구현할 수 있는 효과가 있다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board using bump structure and Manufacturing method of the same}
본 발명은 인쇄회로기판의 제조공정 및 그 구조에 관한 것으로, 회로 층간 연결을 금속범프로 구현하되 그 제조효율을 극대화할 수 있는 기술에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.
종래의 단층 PCB를 제조하는 방법을 도 1a 및 도 1b를 참조하여 설명하면 다음과 같다. 도시된 도 1a는 회로를 절연기판의 양면에 형성하는 단층 양면 인쇄회로기판의 제조공정을 도시한 순서도이며, 도 1b는 이러한 인쇄회로기판에 솔더볼을 형성한 구조를 도시한 개념도이다.
구체적으로는, S 1단계에서처럼, 절연층의 양면에 동박을 적층한 CCL(10) (Copper Clad Laminate)을 기반으로 하여 양면의 동박에 전기적인 신호를 연결하기 위해 드릴로 홀(H)을 가공한다. 다음으로, S 3단계에서 가공된 홀(H)와 CCL의 표면을 무전해 동도금과 전해 동도금을 이용하여 양면의 동박을 서로 전기적으로 연결시키는 도금층을 형성시킨다. 이후에, 회로를 형성하기 위한 UV 감광성 Dry film 을 도포하고 UV를 조사하여 선택적으로 회로를 형성시킨 후(S 4단계), 이후에 절연을 위한 PSR (Photoimagable Solder resist)을 도포한 후 최종 부품이 실장 되는 표면에 금도금 등의 표면처리를 하여 제품을 완성하게 된다(S 5~S 6단계).
그러나 상술한 공정에서의 비아 홀의 가공은 미세 레이저 드릴을 이용하여 가공하게 되는데, 이 경우 각의 층에 비아 홀을 별개로 형성을 해야 하는바, 대면적 인쇄회로기판이 되는 경우에는 비아 홀 형성의 작업시간이 매우 오래 소요되는 문제가 발생한다.
아울러 홀 및 전체 표면에 도금을 수행하는 방식은 균일한 도금층을 형성이 어려우며, 높은 전기저항으로 인해 노이즈를 많이 포함하게 되는바, 고 신뢰성을 요하는 제품군에서는 이러한 제조방식이 적용되기 어려운 단점이 발생한다. 특히 홀가공 및 도금 공정 등의 오랜 작업시간의 소요로 인한 생산성이 떨어지는 문제도 아울러 발생하게 된다.
특히, 도 1b에 도시된 구조의 인쇄회로기판을 살펴보면, 절연기판(11)상에 형성된 회로패턴(11)과 비아(12)를 통해 연결되며, 솔더볼 접합면으로서 기능을 하는 솔더볼패드(13)와 상기 솔더볼패드(13)에 접합되는 솔더볼(17)을 구비하게 된다.
그러나 상술한 구조에서는 솔더볼 패드(13)의 구현에 따른 솔더볼의 사이즈의 미세화에 한계가 있는바, 이는 미세 피치의 구현의 장벽으로 작용하며, 나아가 솔더볼 패드를 구현하는 공정이 추가되어 공정의 복잡화를 초래하는 문제가 있다. 특히 솔더볼 패드(13)가 절연층의 외부로 돌출되는 구조로 구현되는바, 미세패턴의 구현이 더욱 어려워지는 단점도 발생하였다.
또한, 비아홀의 내부를 도금으로 형성된 부분(12)의 두께를 높이기 위해서는, 상술한 전체 과정을 1~5회 정도 반복을 하여 도금을 반복수행함으로써, 원하는 도금 두께를 형성하게 된다. 특히 이러한 충진공정은 드라이필름레지스트 등의 감광성 필름을 라미네이션 하고, 패터닝한 후 도금 공정을 수행하고, 감광성 필름을 제거하는 전체 과정을 반복하여 수행함으로써 도금의 높이를 높이게 되는데, 이는 감광성필름의 두께가 50㎛ 이상으로 형성하는 데에는 비용이 매우 많이 들게 되므로, 통상적으로 사용되는 감광성필름을 이용하여 공정을 진행하게 되는데, 이러한 공정의 중접적인 진행은 전체 생산시간을 증가시키며, 반복 진행되는 노광공정의 반복시마다 제품의 편심불량이 발생하게 되어 제품의 비용경쟁력은 물론 신뢰성마저 상실하게 되는 문제점이 발생하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 다층 구조의 인쇄회로기판의 회로 간 연결을 함에 있어, 하나의 단위 절연층 내에 단위범프를 구비한 후 이를 접합하는 방식으로 금속범프를 구현함으로써, 복잡한 제조공정을 거치지 않고도 원하는 폭과 두께의 금속범프를 용이하게 구현할 수 있으며, 나아가 솔더볼 패드 역할을 하는 패드부를 제거하여 솔더볼의 피치를 줄일 수 있으며, 비아의 역할과 동시에 솔더볼 접합부 역할을 수행하는 금속범프를 구비하는 구조의 인쇄회로기판을 제공하는 데 있다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명은 단위범프를 포함하는 단위절연층을 적어도 N개 이상 접합하여 다수의 단위범프의 접합구조인 금속범프를 구현하는 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.(단, N은 2이상의 자연수이다.)
특히, 상술한 제조방법은, 회로패턴과 일면이 접속되는 제n단위범프와, 상기 제1단위범프의 타면에 대응되는 제(n+1)단위범프를 적어도 1 이상 얼라인하여 접합하는 공정으로 구현될 수 있다..(단, n은 1 이상의 자연수이다.)
또한, 이러한 공정에서 상기 제n 및 (n+1)단위범프는 각 단위절연층의 표면에 접합면이 노출되는 구조로 형성되거나, 상호 간에 접합되는 상기 제n 및 (n+1)단위범프는, 상기 제n 또는 (n+1)단위범프 중 어느 하나가 단위절연층 외부로 돌출되는 돌출구조를 구비하고, 다른 하나는 단위 절연층 내부로 합몰되는 함몰구조를 구비하여 접합되도록 구현하는 것도 가능하다.
상술한 제조공정에서는 상기 단위범프가 노출되는 부분 이외의 단위절연층 간의 계면에는 비도전성 접합물질이 도포될 수 있으며, 상기 제n 또는 (n+1)단위범프 간에는 도전성 접합물질을 매개로 접합되도록 구현하는 것도 가능하다.
이러한 도전성 접합물질은 상기 단위범프 간에 접속되는 접속계면에는 금속도금층을 구현하여 구비되며, 이러한 금속도금층은 상기 제n 또는 (n+1)단위범프의 노출표면에, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하여 구현될 수 있다.
특히, 상기 단위범프는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나로 이루어질 수 있다.
아울러, 상기 단위절연층의 형성은, 절연층에 단위 범프영역을 가공하고, 상기 단위범프영역에 금속물질을 충진하여 단위범프를 구현할 수 있으며, 이러한 상기 금속물질의 충진은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(sputtering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 구현될 수 있다.
상술한 제조공정은 상기 단위절연층의 적어도 어느 하나에는, 상기 단위절연층의 상부면에 금속층 적층 가공하여 회로패턴을 구현하는 공정을 포함하여 구현될 수 있다.
상술한 제조공정에 의해 제조되는 본 발명에 따른 인쇄회로기판은 다음과 같은 구조를 구비할 수 있다.
구체적으로는 동일 절연층 내에 외부 회로와 전기적으로 연결하는 금속범프를 구비하되, 상기 금속범프의 일면에는 단위범프간 결합에 의한 결합영역이 적어도 1 이상 구비되며, 상기 결합영역은 상기 단위범프간 접속계면 또는 측면접속 돌출부로 구현되는 인쇄회로기판으로 구현될 수 있다.
또한, 상기 결합영역은, 전체 금속범프 높이를 균일 또는 불균일하게 분할하는 위치에 배치될 수 있으며, 상기 결합계면에 도전성접합물질층을 구비하는 구조로 구성될 수 있다. 이 경우 상기 결합영역은, 상기 결합계면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층의 도금층을 더 포함하여 구성될 수 있다.
또한, 상기 단위범프는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 물질로 이루어질 수 있다.
본 발명에 따르면, 다층 구조의 인쇄회로기판의 회로간 연결을 함에 있어, 하나의 단위 절연층내에 단위범프를 구비한 후 이를 접합하는 방식으로 금속범프를 구현함으로써, 복잡한 제조공정을 거치지 않고도 원하는 폭과 두께의 금속범프를 용이하게 구현할 수 있는 효과가 있다.
특히, 솔더볼 패드 역할을 하는 패드부를 제거하여 솔더볼의 피치를 줄일 수 있으며, 비아의 역할과 동시에 솔더볼 접합부 역할을 수행하는 금속범프를 구비하는 구조의 인쇄회로기판을 제공하는 효과도 있다.
도 1a는 종래의 인쇄회로기판의 제조공정에 관한 순서도이며, 도 1b는 종래 인쇄회로기판의 구조에 솔더볼 본딩을 수행한 구조를 도시한 개념도이다.
도 2a 내지 도 2c는 본 발명에 따른 단층 인쇄회로기판의 제조공정의 다양한 제조 개념도를 도시한 것이다.
도 3은 본 발명에 따른 제조공정에 의해 제조된 인쇄회로기판의 구조를 도시한 요부 개념도이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명의 요지는 동일 절연층 내의 층간연결을 구현하는 금속범프를 다수의 단위범프로 구현하고 이를 접합하여 사용하는 제조공정을 구현하여 공정의 편의성을 증진하는 제조방법과 그에 따른 구조물을 제공하는 것으로 요지로 한다.
도 2a 내지 도 2c는 본 발명에 따라 제조되는 인쇄회로기판의 제조공법에 대한 개념도를 도시한 것이다.
도시된 도면을 참조하면, 본 제조공정은 단위범프를 포함하는 단위절연층을 적어도 N개 이상 접합하여 다수의 단위범프의 접합구조인 금속범프를 구현할 수 이있도록 한다.(N은 2 이상의 자연수이다.)
즉, 도 2b에 도시된 것을 참조하여 설명하면, 회로패턴(120)과 일면이 접속되는 제n단위범프(130b)와, 상기 제n단위범프(130b)의 타면에 대응되는 제(n+1)단위범프(130a)를 얼라인하여 접합함으로써, 동일절연층 내에 금속범프로 연결되는 회로패턴을 구비한 인쇄회로기판을 구현할 수 있도록 한다(n은 1 이상의 자연수이다.). 도시된 도면은 2개의 단위범프를 접합하는 일례를 도시하였으나, 이보다 많은 수의 단위범프로 분할 제작하여 이를 접합하는 방식으로 구현할 수 있다. 상기 단위범프는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 물질로 구성될 수 있다.
상기 단위범프의 제조방식은 단위절연층에 회로패턴을 형성한 후, 기계적 가공을 통해 범프영역을 형성한 후, 상기 범프영역에 금속물질을 충진하는 방식으로 구현될 수 있다. 또는, 캐리어보드 상에 금속층을 적층하고, 상기 금속층을 패터닝하여 회로패턴을 구현한 후, 회로패턴 상에 드리이필름레지스트를 패터닝하여 금속도금을 통해 단위범프를 구현한 후, 절연층을 가압적층하고, 캐리어보드를 제거하는 공정으로 구현하는 것도 가능하다. 물론 회로패턴이 없는 단위절연층의 경우에는 범프만을 형성하는 공정으로 구현될 수 있다. 금속범프의 형성공정은 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(sputtering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 구현될 수 있다.
이 경우 상기 단위절연층(110a, 110b)에 각각 형성되는 단위범프는 상호간에 접합할 부분이 단위절연층의 표면에 노출되는 구조로 형성됨이 바람직하며, 상기 단위절연층에서 상기 단위범프의 노출면을 제외한 순수 절연층간의 접합계면은 비 전도성 접착물질(140)을 도포하여 접합성을 높일 수 있음은 물론이다. 상기 접착성 물질은 열경화, 광경화, 자외선(UV)경화 타입의 물질을 포함한다. 이러한 물질의 예로는 플렉시블 인쇄회로기판(FPCB)용 본딩 시트, 로우 플로우 프리프레그(Low Flow Prepreg)가 이용될 수 있다. 물론 접합물질을 사용하지 않고, 단위절연층을 B스테이지 상태에서 접합하는 방식으로 구현하는 것도 가능하다.
도 2b는 본 발명의 다른 제조공정례를 도시한 것으로, 제n단위범프(110b)와 (n+1)단위범프(130a)의 접속계면에 도전성 접합물질층으로서 금속도금층(150)을 형성시켜, 각 단위범프 간 접합력을 향상시킬 수 있도록 한다. 이러한 금속도금층(150)은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하여 구현할 수 있다. 물론 여기에 상술한 금속도금층을 제외한 영역에 비전도성 접합물질을 단위절연층 간의 계면에 형성할 수 있음은 물론이다.
도 2c는 본 발명의 다른 실시예로서의 제조공법을 도시한 것으로, 본 실시예에서는 서로 접속되는 단위범프 중 어느 하나에는 절연층의 내부로 함몰되는 오목한 영역을 구비하도록 형성하고, 다른 하나에는 단위절연층의 상부로 돌출되는 구조로 형성할 수 있다. 본 도면을 예로 들면 제(n+1)단위범프(130a)의 상부가 단위절연층(110a)의 상부로 돌출되는 구조로 형성시키고, 이에 대응되는 제n단위범프(130b)는 단위절연층(110b)의 내부로 함몰되는 구조로 형성하여, 상호간에 접속시에 맞물리는 구조로 제(n+1)단위범프가 제n단위범프를 수용하는 단위절연층의 내부로 삽입되는 구조로 형성하여 접속력을 향상시키며 얼라인의 편의성을 증진하여 보다 안정적으로 결합이 가능할 수 있도록 한다. 물론, 본 실시예에서도 단위범프간의 접속계면에는 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하여 구현하는 금속도금층을 더 포함하여 접속시킬 수 있으며, 나아가 단위절연층 간의 계면에는 비전도성 접착물질을 도포할 수도 있음은 물론이다.
도 3은 본 발명에 따른 인쇄회로기판의 제조공정에 따라 제조되는 인쇄회로기판의 구조에 솔더볼을 형성한 구조를 도시한 것이다.
본 발명에 따른 인쇄회로기판은, 동일 절연층(110a, 110b) 내에 외부 회로(120)와 전기적으로 연결하는 금속범프(130a, 130b)를 구비하되, 상기 금속범프의 일면에는 단위범프 간 결합에 의한 결합영역이 적어도 1 이상 구비되는 구조로 형성될 수 있다.
본 구조에서의 상기 결합영역이라 함은, 단위절연층 또는 단위범프 간에 결합하는 접속계면의 영역을 포괄하는 개념으로, 본 발명에 따라 제조되는 금속범프는 단위범프의 결합에 의해 형성되는 구조인바, 필연적으로 본 제조공정에 따른 특징적인 결합영역을 구비하는 구조를 구현하게 된다.
이를 테면, 도 2b 또는 도 3의 경우와 같이, 제(n+1)단위범프(130a)와 제n단위범프(130b)의 접속계면에 금속도금층(150)을 형성하는 경우, 측면돌출부(151)이 형성되는 구조를 구비할 수 있다(n은 1 이상의 자연수이다.). 이러한 측면돌출부는 비단 금속도금층(150)을 구현하지 않는 경우에도 가압 접속을 수행하는 경우에 접속계면이 돌출구조물 형태로 구현될 수도 있다.
또한, 상기 결합영역은 각각의 단위범프간의 결합에 의해 구현되는바, 도 2c에 제시된 것과 같이 단위범프 간의 길이를 달리하는 구현례의 경우에는 각 결합영역도 불균일한 위치에서 나타나게 되므로, 전체 금속범프 높이를 균일 또는 불균일하게 분할하는 위치에 배치되게 된다. 즉, 제(n+1)단위범프(130a)의 높이(X1)과 제n단위범프(130b)(X2)의 높이가 다르게 형성될 수 있다. 도시된 것처럼 제(n+1)단위범프(130a)를 절연층에서 일정 깊이(T)만큼 함몰된 구조로 형성하고, 이에 대응되는 제n단위범프(130b)가 이에 대응되게 돌출된 구조로 형성하여 접합하게 할 수 있다.
이 경우에도 금속도금층(150)을 구현하는 경우에는 금속범프와 동일 또는 상이한 도금층이 형성될 수 있게 된다. 상기 금속도금층(150)은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층의 도금층으로 구현될 수 있으며, 상기 금속범프(130a, 130b)는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 물질을 이용하여 구현될 수 있기 때문이다.
아울러, 상기 단위절연층(110a, 110b)에서 금속범프가 형성되어 노출되지 않는 부분에는 비전도성 접착물질(140)이 도포될 수 있으며, 이는 열경화, 광경화, 자외선(UV)경화 타입의 물질을 포함한다. 이러한 물질의 예로는 플렉시블 인쇄회로기판(FPCB)용 본딩 시트, 로우 플로우 프리프레그(Low Flow Prepreg)가 이용될 수 있다. 열경화성 접착성물질은 에폭시수지, 시안산 에스테르수지, 비스말레드수지, 폴리이미드수지, 관능기 함유 폴리페니렌 에테르수지, 시안산 에테르수지 중에서 선택된 하나 또는 둘 이상을 배합한 수지로부터 형성될 수 있다.
또한, 상술한 열경화성 접착성 물질의 주성분으로는, 유리라디칼에 의해서는 경화되지는 않지만, 가열함에 따라서 삼차원 그물구조를 가져 피착체에 강고하게 접착하는 성질과 내열성을 가질 수 있는 수지이라면 특히 제한되지 않는다. 예를 들면, 에폭시수지, 불포화 폴리에스테르수지, 열경화성 아크릴수지, 페놀수지, 디아릴프탈레이트수지, 폴리우레탄수지 등을 들 수 있다. 이러한 열경화성수지는 단독 또는 2종 이상을 병용해 사용하는 것이 가능하며 특히 경화 전에는 비교적 낮은 용융점도를 가져 부착공정에 적용하기가 용이하며 또한 경화 후에는 높은 내열성을 나타내어야하는 상반된 특성을 발현할 수 있다는 점에서 에폭시수지가 매우 적합하게 이용될 수 있다. 에폭시수지로서는 종래부터 공지된 여러 가지의 에폭시수지가 이용될 수 있지만, 통상은, 분자량300~5000 정도의 것이 바람직하며 접착제 표면 끈적임을 조절하기 용이한 분자량 500~2000 이내인 고체상의 에폭시수지를 사용하는 것이 바람직한데 예를 들면, 비스페놀A형, 비스페놀F형, 비스페놀S형, 취소화비스페놀A형, 수소첨가 비스페놀A형, 비스페놀AF형, 비페닐형, 나프타렌형, 플로렌형, 페놀노볼락형, 크레졸노보락형, 트리스하이드록실페닐메탄형, 테트라페닐메탄형 등의 2 관능 또는 다관능 에폭시수지가 이용될 수 있지만 경화성, 접착성 및 내열,내습성 등의 물성면에서 비교적 우수한 비스페놀A형, 크레졸노볼락형 및 페놀노볼락형 에폭시수지가 바람직하며 이들을 단독 또는 2종 이상을 병용해서 사용할 수 있다. 아울러, 상기 열경화성 접착성 물질에는 경화제를 더 포함할 수 있으며, 경화반응을 촉진하는 성분으로 1개 이상의 활성화수소를 분자 내에 가지는 화합물이면 특별히 제한 없이 사용할 수가 있으나, 일예로서 이미다졸계, 폴리이소시아네이트계, 아민계,아미드계, 산무수물계, 또는 페놀계 경화제 등이 있으며 이들 중 1종을 단독으로 사용하거나 또는 2종 이상을 혼합하여 사용하여도 무방하지만 경화물의 고온 내열성 및 잠재성이 우수하다는 점에서 페놀계 경화제를 사용하는 것이 바람직하다. 예를들면 페놀노볼락수지, 크레졸노볼락수지, 비스페놀A노볼락수지, 페놀아랄킬수지, 폴리-p-비닐페놀 t-부틸페놀노볼락수지, 나프톨노볼락수지 등이 적절하게 사용될 수 있다. UV 경화성 접착성 물질은 자외선 경화가 가능한 접착제가 여기에 포함되는 것으로, 일례로는 UV경화성 아크릴레이트 수지를 주성분으로 아크릴레이트 작용성 모노머, UV광개시제, 착색제, 분산제 등이 혼합된 물질을 사용할 수 있다.
아울러, 상기 금속범프(130a)의 타단의 표면은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 표면처리층이 더 구비될 수 있으며, 상기 금속범프(130a)의 타단의 표면에는 도시된 것처럼 솔더볼(160)이 직접 부착될 수 있게 된다.
본 발명에 다른 인쇄회로기판은 종래의 인쇄회로기판에 존재하던 솔더볼패드 영역이 존재하지 않으며, 비아의 기능을 하는 금속물질층으로 형성되는 금속범프의 표면이 이 기능을 대신하게 된다. 또한, 솔더볼 패드가 존재하지 않게 되는바, 상기 금속물질층의 피치만큼 솔더볼의 피치도 줄일 수 있게 되어, 동일한 면적에 다수의 패턴을 형성할 수 있는 장점이 있게 된다.
절연층의 상부와 그 상부의 회로패턴이 금속범프를 통해 하부와 직접(direct)적으로 연결되는 구조를 형성하며, 상기 금속범프의 하부면에 솔더볼이 바로 접착되는 방식으로 적용이 가능한 구조로 구현될 수 있다.
특히 상기 금속범프의 폭(t) 및 높이(X1,X2)를 DFR등의 반복공정에 따른 공정상의 난점 없이 필요에 따라 자유로이 조절할 수 있게 되어 생산의 효율성을 높일 수 있는 장점도 구현될 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110a: 제(n+1)단위절연층
110b: 제n단위절연층
120: 회로패턴
130a: 제(n+1)단위범프
130b: 제n단위범프
140: 비전도성 접착물질
150: 금속도금층
151: 측면접속 돌출부
160: 솔더볼

Claims (18)

  1. 제 1 단위 절연층에 제 1 단위 범프를 형성하는 단계;
    제 2 단위 절연층에 제 2 단위 범프를 형성하는 단계;
    상기 제 1 단위 범프의 제 1 표면 및 제 2 단위 범프의 제 2 표면을 제외한 상기 제 1 단위 절연층과 상기 제 2 단위 절연층 사이의 제 1 접합 계면에 제 1 접합층을 형성하는 단계;
    상기 제 1 접합층을 이용하여 상기 제 1 단위 범프의 상기 제 1 표면과 상기 제 2 단위 범프의 상기 제 2 표면이 상호 접촉하도록 상기 제 1 단위 절연층과 상기 제 2 단위 절연층을 접합하는 단계를 포함하고,
    상기 제 1 접합층은,
    상기 제 1 및 제 2 단위 절연층 사이의 상기 제 1 접합 계면의 폭보다 좁은 폭을 가지는
    인쇄회로기판의 제조 방법.
  2. 청구항 1에 있어서,
    상기 제 1 접합 계면은,
    상기 제 1 단위 절연층의 표면과 상기 제 2 단위 절연층의 표면이 서로 접촉하는 제 1 영역과,
    상기 제 1 접합층의 표면과 상기 제 1 및 2 단위 절연층의 표면이 서로 접촉하는 제 2 영역을 포함하는
    인쇄회로기판의 제조 방법.
  3. 청구항 2에 있어서,
    상기 제 1 표면은,
    상기 제 2 단위 범프의 상기 제 2 표면과 연결되는 접합면이고,
    상기 제 2 표면은,
    상기 제 1 단위 범프의 상기 제 1 표면과 연결되는 접합면인, 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 제 1 표면은,
    상기 제 1 단위 절연층의 표면 내부로 함몰된 함몰 구조를 가지고,
    상기 제 2 표면은,
    상기 제 2 단위 절연층의 표면 위로 돌출된 돌출 구조를 가지는 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 제 1 접합층은,
    비도전성 접합물질을 포함하는 인쇄회로기판의 제조방법.
  6. 청구항 1 내지 5 중 어느 한항에 있어서,
    상기 제 1 표면과 상기 제 2 표면 사이의 제 2 접합 계면에 제 2 접합층을 형성하는 단계를 더 포함하고,
    상기 제 2 접합층은,
    도전성 접합 물질을 포함하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 제 2 접합층은,
    상기 제 1 표면 또는 상기 제 2 표면의 폭보다 넓은 폭을 가지는 인쇄회로기판의 제조방법.
  8. 청구항 1 내지 5 중 어느 한항에 있어서,
    상기 제 1 및 2 단위범프는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나로 이루어지는 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 제 2 접합층은,
    상기 제 1 표면 또는 상기 제 2 표면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원 합금 또는 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하여 구현되는 인쇄회로기판의 제조방법.
  10. 청구항 1 내지 5 중 어느 한 항에 있어서,
    상기 제 1 및 2 단위 범프는,
    상기 제 1 및 2 단위 절연층에 각각 단위 범프영역을 가공하고, 상기 단위범프영역에 금속물질을 충진하여 단위범프를 구현하는 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 금속물질의 충진은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을,
    무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(sputtering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 인쇄회로기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 제 1 및 2 단위절연층의 적어도 어느 하나에는,
    상부면에 금속층을 적층 가공하여 형성된 회로패턴을 포함하는 인쇄회로기판의 제조방법.
  13. 제 1 단위 절연층;
    상기 1 단위 절연층 아래에 배치되는 제 2 단위 절연층;
    상기 제 1 단위 절연층 내에 배치되는 제 1 단위 범프;
    상기 제 2 단위 절연층 내에 배치되고, 상면이 상기 제 1 단위 범프의 하면과 연결되는 제 2 단위 범프; 및
    상기 제 1 단위 절연층의 하면과 상기 제 2 단위 절연층의 상면 사이의 제 1 접합 계면에 배치되는 제 1 접합층을 포함하며,
    상기 제 1 접합층은,
    상기 제 1 접합 계면의 폭보다 좁은 폭을 가지는
    인쇄회로기판.
  14. 청구항 13에 있어서,
    상기 제 1 단위 절연층의 하면은,
    상기 제 2 단위 절연층의 상면과 접촉하는 제 1 영역과, 상기 제 1 접합층의 상면과 접촉하는 제 2 영역을 포함하고,
    상기 제 2 단위 절연층의 상면은,
    상기 제 1 단위 절연층의 하면과 접촉하는 제 1 영역과, 상기 제 1 접합층의 하면과 접촉하는 제 2 영역을 포함하는 인쇄회로기판.
    인쇄회로기판.
  15. 청구항 13에 있어서,
    상기 제 1 단위 범프의 하면에는, 내부로 함몰된 홈을 포함하고,
    상기 제 2 단위 범프의 상면은 외부로 돌출되어 상기 제 1 단위 범프의 홈 내에 삽입되는 돌기를 포함하는 인쇄회로기판.
  16. 청구항 14에 있어서,
    상기 제 1 단위 범프의 하면과 상기 제 2 단위 범프의 상면 사이에 배치된 제 2 접합층을 더 포함하는 인쇄회로기판.
  17. 청구항 16에 있어서,
    상기 제 2 접합층은, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원 합금 또는 삼원 합금을 이용하여 단층 또는 다층으로 구성되는 인쇄회로기판.
  18. 청구항 13 내지 16 중 어느 한 항에 있어서,
    상기 제 1 및 2 단위범프는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 물질로 이루어지는 인쇄회로기판.




KR1020100064041A 2010-07-02 2010-07-02 인쇄회로기판 및 그 제조방법 KR101776299B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064041A KR101776299B1 (ko) 2010-07-02 2010-07-02 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064041A KR101776299B1 (ko) 2010-07-02 2010-07-02 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120003275A KR20120003275A (ko) 2012-01-10
KR101776299B1 true KR101776299B1 (ko) 2017-09-07

Family

ID=45610329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064041A KR101776299B1 (ko) 2010-07-02 2010-07-02 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101776299B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483613B1 (ko) * 2017-10-20 2023-01-02 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186354A (ja) * 2002-12-03 2004-07-02 Clover Denshi Kogyo Kk 多層配線基板の製造方法
JP3745335B2 (ja) * 2001-03-19 2006-02-15 住友ベークライト株式会社 電子部品の製造方法及びその方法で得られた電子部品
JP2008515241A (ja) * 2004-10-01 2008-05-08 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745335B2 (ja) * 2001-03-19 2006-02-15 住友ベークライト株式会社 電子部品の製造方法及びその方法で得られた電子部品
JP2004186354A (ja) * 2002-12-03 2004-07-02 Clover Denshi Kogyo Kk 多層配線基板の製造方法
JP2008515241A (ja) * 2004-10-01 2008-05-08 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板

Also Published As

Publication number Publication date
KR20120003275A (ko) 2012-01-10

Similar Documents

Publication Publication Date Title
US8687380B2 (en) Wiring board and method for manufacturing the same
US7737367B2 (en) Multilayer circuit board and manufacturing method thereof
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
WO2004093508A1 (ja) フレックスリジッド配線板
JP2005317943A (ja) プリント回路基板およびその製造方法
KR101095546B1 (ko) 단층 인쇄회로기판 및 그의 제조방법
TWI777958B (zh) 多層線路板的製造方法
JP2006156432A (ja) 多層プリント配線板の製造方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR101776299B1 (ko) 인쇄회로기판 및 그 제조방법
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
JP2008181914A (ja) 多層プリント配線板及びその製造方法
CN102573333B (zh) 制造印刷布线板的方法、印刷布线板和电子设备
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
KR101122140B1 (ko) 단일층 인쇄회로기판 및 그 제조방법
JP3474896B2 (ja) 印刷配線板およびその製造方法
JP5439165B2 (ja) 多層配線板及びその製造方法
KR101095543B1 (ko) 단일층 인쇄회로기판 및 그의 제조방법
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP4301152B2 (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP4292905B2 (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
WO2012011165A1 (ja) 多層プリント配線板およびその製造方法
JP4277723B2 (ja) 多層回路基板及び多層回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant