KR102442386B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR102442386B1
KR102442386B1 KR1020170136856A KR20170136856A KR102442386B1 KR 102442386 B1 KR102442386 B1 KR 102442386B1 KR 1020170136856 A KR1020170136856 A KR 1020170136856A KR 20170136856 A KR20170136856 A KR 20170136856A KR 102442386 B1 KR102442386 B1 KR 102442386B1
Authority
KR
South Korea
Prior art keywords
insulating layer
metal
bump
metal pad
conductive member
Prior art date
Application number
KR1020170136856A
Other languages
English (en)
Other versions
KR20190044428A (ko
Inventor
장준형
민태홍
김주호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170136856A priority Critical patent/KR102442386B1/ko
Priority to JP2018139486A priority patent/JP7358715B2/ja
Priority to TW107125939A priority patent/TWI813580B/zh
Publication of KR20190044428A publication Critical patent/KR20190044428A/ko
Application granted granted Critical
Publication of KR102442386B1 publication Critical patent/KR102442386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 하면에 금속패드가 매립된 절연층; 상기 절연층을 관통하여 상기 금속패드의 상면 상에 형성되는 개구부; 상기 개구부 내에 형성되고, 상면이 상기 절연층의 상면 위로 돌출된 금속범프; 및 상기 금속패드의 하면에 형성되는 도전성부재를 포함하고, 상기 도전성부재의 용융점은 상기 금속범프의 용융점보다 낮고, 상기 금속패드의 하면은 상기 절연층의 하면보다 함몰된다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
인쇄회로기판의 제조 방법에 있어 적층 방식으로 일괄적층과 순차적층이 있다. 일괄적층 공법 적용 시 고온 압착으로 이루어지고, 순차 적층 공법 적용 시 저온 압착으로 이루어진다. 일괄적층 공법 적용 시, 단위 층간 연결 구조로 페이스트(paste)가 사용될 수 있으며, 이 경우, 절연층과 페이스트 간 밀착력이 저하되는 문제가 있을 수 있다.
일본 공개특허 2003-179356 (공개: 2003.06.27)
본 발명은 밀착력이 우수한 인쇄회로기판을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 하면에 금속패드가 매립된 절연층; 상기 절연층을 관통하여 상기 금속패드의 상면 상에 형성되는 개구부; 상기 개구부 내에 형성되고, 상면이 상기 절연층의 상면 위로 돌출된 금속범프; 및 상기 금속패드의 하면에 형성되는 도전성부재를 포함하고, 상기 도전성부재의 용융점은 상기 금속범프의 용융점보다 낮고, 상기 금속패드의 하면은 상기 절연층의 하면보다 함몰된 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 하면에 제1 금속패드가 매립된 제1 절연층; 상기 제1 절연층을 관통하여 상기 제1 금속패드의 상면 상에 형성되는 제1 개구부; 상기 제1 개구부 내에 형성된 제1 금속범프; 상기 제1 절연층 상에 적층되고, 상기 제1 금속범프 상에 위치하는 제2 금속패드가 매립된 제2 절연층; 및 상기 제2 금속패드의 하면에 형성되고, 상기 제1 금속범프의 측면과 접촉되는 도전성부재를 포함하는 인쇄회로기판이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면.
도 10 내지 도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면.
도 12 내지 도 14는 본 발명의 또 다른 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판은, 금속패드(110)가 형성된 절연층(100), 절연층(100)에 형성된 개구부(120), 개구부(120) 내에 형성된 금속 범프, 금속패드(110) 하면에 형성된 도전성부재(P1)를 포함한다.
절연층(100)은 수지와 같은 절연물질로 조성되는 자재이다. 절연층(100)의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 재료로 이루어질 수 있다.
절연층(100)은 유전율(유전상수, Dk) 및 유전손실(유전정접, Df)이 낮은 재료로 이루어질 수 있다. 특히, 절연층(100)은 LCP(Liquid Crystal Polymer), PTFE(Polytetrafluoroethylene), PPE(Polyphenylene Ether), COP(Cyclo Olefin Polymer), PFA(Perfluoroalkoxy) 중 적어도 하나로 이루어질 수 있다. 이러한 재료는 고주파 신호를 전송하는 기판에 있어 신호 손실을 감소시키기 위해 적합하다.
다만, 절연층(100)은 상기의 재료로 한정되는 것은 아니며, 이 외에도 에폭시 수지 또는 폴리이미드 등일 수 있다. 여기서, 에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
절연층(100)은 상기 수지에 유리 섬유(glass cloth)와 같은 섬유 보강재가 포함되는 프리프레그(Prepreg; PPG)일 수 있다. 절연층(100)은 상기 수지에 실리카와 같은 무기 필러(filler)가 충전된 형태의 빌드업 필름(build up film)일 수 있다. 이러한 빌드업 필름으로는 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.
한편, 절연층(100)은 PID(photoimageable dielectric)와 같은 감광성 재료로 이루어질 수 있다.
절연층(100)에는 회로(111)와 금속패드(110)가 형성된다. 특히, 회로(111)와 금속패드(110)는 절연층(100)의 하면에 매립되게 형성될 수 있다. 회로(111)는 전기 신호를 전달하기 위하여 패턴화 되어 있는 전도체이다. 금속패드(110)는 회로(111)의 단부에 연결되는 전도체이다. 회로(111) 및 금속패드(110)는 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.
금속패드(110)의 하면은 절연층(100)의 하면보다 함몰되어 있다. 금속패드(110)의 하면이 절연층(100)의 하면에 비하여 절연층(100) 내부 측으로 들어가있다. 따라서, 금속패드(110)의 하면과 절연층(100)의 하면 간에는 단차가 형성되고, 금속패드(110)의 하면과 절연층(100)에 의하여 소정의 공간(도 7의 110' 참고)이 마련된다.
회로(111)의 하면 역시 절연층(100)의 하면보다 함몰될 수 있다. 즉, 회로(111)의 하면이 절연층(100)의 하면에 비하여 절연층(100) 내부 측으로 들어갈 수 있다. 따라서, 회로(111)의 하면과 절연층(100) 하면 간에는 단차가 형성되고, 회로(111)의 하면과 절연층(100)에 의하여 소정이 공간(도 7의 111'참고)이 마련될 수 있다.
또한, 절연층(100)에는 개구부(120)가 형성된다. 개구부(120)는 금속패드(110)의 상면 상에 위치하도록 절연층(100)을 관통하여 형성된다. 개구부(120)는 금속패드(110) 상면 상에 형성되어, 개구부(120)를 통하여 금속패드(110)의 상면의 적어도 일부가 노출된다. 개구부(120)는 원기둥 형상으로 형성될 수 있다.
금속범프(130)는 개구부(120) 내에 형성된다. 금속범프(130)의 상면은 절연층(100)의 상면 위로 돌출될 수 있다.
금속범프(130)는 이층으로 형성될 수 있다. 이 경우, 금속범프(130)는 고융점범프(131)와 저융점범프(132)를 포함할 수 있다. 고융점범프(131)는 저융점범프(132)에 비해 상대적으로 용융점이 높은 금속으로 이루어진 범프이고, 저융점범프(132)는 고융점범프(131)에 비해 상대적으로 용융점이 낮은 금속으로 이루어진 범프다. 예를 들어, 고융점범프(131)는 구리, 저융점범프(132)는 주석을 포함하는 금속으로 각각 이루어질 수 있다.
저융점범프(132)는 고융점범프(131) 상부에 위치하고, 저융점범프(132)의 두께는 고융점범프(131)의 두께보다 작을 수 있다. 또한, 고융점범프(131)의 상면은 절연층(100)의 상면 아래에 위치하고, 저융점범프(132)의 상면은 절연층(100)의 상면 위에 위치할 수 있다. 즉, 금속범프(130) 상면은 절연층(100) 상면 위로 돌출되고, 고융점범프(131)와 저융점범프(132)의 경계면은 절연층(100) 상면 아래에 위치할 수 있다.
도전성부재(P1)는 절연층(100)의 하면보다 함몰된 금속패드(110)의 하면에 형성된다. 즉, 도전성부재(P1)는 금속패드(110)의 하면과 절연층(100)이 만드는 공간(110') 내에 형성될 수 있고, 금속패드(110)의 하면과 절연층(100)의 하면의 단차 높이만큼 형성될 수 있다. 이 경우, 도전성부재(P1) 하면은 절연층(100) 하면과 동일평면 상에 위치할 수 있다.
도전성부재(P1)는 구리(Cu), 주석(Sn), 은(Ag) 등의 금속을 포함할 수 있고, 특히, 도전성부재(P1)는 금속을 함유하는 페이스트(paste)일 수 있다. 하지만, 이러한 재료로 제한되는 것은 아니며, 전도성을 가지는 재료는 모두 사용될 수 있다. 도전성부재(P1)에 포함된 금속은, 저융점범프(132)를 이루는 금속과 동일할 수 있다.
도전성부재(P1)의 용융점은 금속패드(110)의 용융점보다 낮고, 고융점범프(131)의 용융점보다 낮고, 저융점범프(132)의 용융점 이하일 수 있다.
도전성부재(P1)는 절연층(100)의 하면보다 함몰된 회로(111)이 하면에도 더 형성될 수 있다. 즉, 도전성부재(P1)는 회로(111)의 하면과 절연층(100)이 만드는 공간(111') 내에 형성될 수 있고, 회로(111)의 하면과 절연층(100)의 하면의 단차 높이만큼 형성될 수 있다. 이 경우, 도전성부재(P1) 하면은 절연층(100)의 하면과 동일평면 상에 위치할 수 있다.
한편, 도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판은 다층기판일 수 있다. 다층기판의 인쇄회로기판은 복수의 절연층(100, 200)을 포함하고, 각 절연층(100, 200)에 대해 상술한 회로(111, 211), 금속패드(110, 210), 개구부(120, 220), 금속범프(130, 230), 도전성부재(P1, P2) 등이 형성될 수 있다. 이에 대해 구체적으로 설명하기로 한다.
본 발명의 제1 실시예에 따른 인쇄회로기판은, 제1 금속패드(110)가 형성된 제1 절연층(100), 제2 금속패드(210)가 형성된 제2 절연층(200), 제1 절연층(100)에 형성된 제1 개구부(120), 제2 절연층(200)에 형성된 제2 개구부(220), 제1 개구부(120) 내에 형성된 제1 금속범프(130), 제2 개구부(220) 내에 형성된 제2 금속범프(230), 제2 금속패드(210) 하면에 형성된 도전성부재(P2)를 포함할 수 있다.
제1 절연층(100) 및 제2 절연층(200)은 상술한 절연층과 동일하다. 제1 절연층(100)과 제2 절연층(200)은 동일한 재료로 형성될 수 있고, 제2 절연층(200)은 제1 절연층(100) 상부에 적층될 수 있다.
제1 절연층(100)의 하면에는 제1 회로(111)와 제1 금속패드(110)가 매립된다. 또한, 제2 절연층(200)의 하면에는 제2 회로(211)와 제2 금속패드(210)가 매립된다. 따라서, 제2 회로(211)와 제2 금속패드(210)의 하면은 제1 절연층(100)과 제2 절연층(200)이 경계면에 위치하게 된다.
제2 금속패드(210)의 하면은 제2 절연층(200)의 하면보다 함몰되어 있다. 제2 금속패드(210)의 하면이 제2 절연층(200)의 하면에 비하여 제2 절연층(200) 내부 측으로 들어가있다. 따라서, 제2 금속패드(210)의 하면과 제2 절연층(200)의 하면 간에는 단차가 형성되고, 제2 금속패드(210)의 하면과 제2 절연층(200)에 의하여 소정의 공간이 마련된다.
제2 회로(211)의 하면 역시 제2 절연층(200)의 하면보다 함몰될 수 있다. 즉, 제2 회로(211)의 하면이 제2 절연층(200)의 하면에 비하여 제2 절연층(200) 내부 측으로 들어갈 수 있다. 따라서, 제2 회로(211)의 하면과 제2 절연층(200) 하면 간에는 단차가 형성되고, 제2 회로(211)의 하면과 제2 절연층(200)에 의하여 소정이 공간이 마련될 수 있다.
필요에 따라, 제2 금속패드(210)뿐만 아니라, 제1 금속패드(110)의 하면도 제1 절연층(100)의 하면보다 함몰될 수 있다. 제1 금속패드(110)의 하면이 제1 절연층(100)의 하면에 비하여 제1 절연층(100) 내부 측으로 들어가있다. 따라서, 제1 금속패드(110)의 하면과 제1 절연층(100)의 하면 간에는 단차가 형성되고, 제1 금속패드(110)의 하면과 제1 절연층(100)에 의하여 소정의 공간이 마련된다.
제1 회로(111)의 하면 역시 제1 절연층(100)의 하면보다 함몰될 수 있다. 즉, 제1 회로(111)의 하면이 제1 절연층(100)의 하면에 비하여 제1 절연층(100) 내부 측으로 들어갈 수 있다. 따라서, 제1 회로(111)의 하면과 제1 절연층(100) 하면 간에는 단차가 형성되고, 제1 회로(111)의 하면과 제1 절연층(100)에 의하여 소정이 공간이 마련될 수 있다.
제1 개구부(120)는 제1 절연층(100)을 관통하여 제1 금속패드(110)의 상면 상에 형성되고, 제2 개구부(220)는 제2 절연층(200)을 관통하여 제2 금속패드(210)의 상면 상에 형성된다. 제1 개구부(120)와 제2 개구부(220)는 서로 겹치게 배치된다. 서로 겹치게 배치된다는 것은 제1 개구부(120)와 제2 개구부(220)를 가상이 동일평면으로 투영시켰을 때 서로 겹친다는 것을 의미한다. 바람직하게는 제1 개구부(120)와 제2 개구부(220) 각각의 중심이 일치하도록 일렬로 배열될 수 있다.
제1 금속범프(130)는 제1 개구부(120) 내에 형성되고, 제2 금속범프(230)는 제2 개구부(220) 내에 형성된다. 제1 금속범프(130)와 제2 금속범프(230)는 상술한 금속범프와 다르지 않다. 한편, 제1 개구부(120)와 제2 개구부(220)가 서로 겹치게 형성되면, 제1 금속범프(130)와 제2 금속범프(230) 역시 서로 겹치게 형성된다.
도전성부재(P2)는 제2 금속패드(210) 하면에 형성되어 층간 접합 역할을 수행할 수 있다. 앞서 설명한 도전성부재(P1)와 다르지 않다.
즉, 도전성부재(P2)의 용융점은 제2 금속패드(210)의 용융점보다 낮고, 고융점범프(231)의 용융점보다 낮고, 저융점범프(232)의 용융점 이하일 수 있다.
도전성부재(P2)는 구리(Cu), 주석(Sn), 은(Ag) 등의 금속을 포함할 수 있고, 특히, 도전성부재(P2)는 금속을 함유하는 페이스트(paste)일 수 있다. 하지만, 이러한 재료로 제한되는 것은 아니며, 전도성을 가지는 재료는 모두 사용될 수 있다. 도전성부재(P2)에 포함된 금속은, 저융점범프(232)를 이루는 금속과 동일할 수 있다.
도전성부재(P2)는 제2 절연층(200) 하면에 비해 함몰된 제2 금속패드(210) 하면에 형성될 수 있다. 제1 금속범프(130)는 제1 절연층(100)의 상면보다 돌출되고 제1 금속범프(130)의 돌출된 상부가 제2 금속패드(210) 하면에 형성된 도전성부재(P2) 내로 함침되어, 도전성부재(P2)가 제1 금속범프(130)의 측면과 접촉될 수 있다. 도전성부재(P2)와 제1 금속범프(130)이 접하는 면적에서 IMC(Inter Metal Compound)가 형성된다.
여기서, 도전성부재(P2)는 제2 금속패드(210)의 하면 면적 전체에 형성되어, 도전성부재(P2)는 제1 금속범프(130)의 측면뿐만 아니라, 제1 금속범프(130)의 상면과 제2 금속패드(210)의 하면 사이에도 개재될 수 있다.
이러한 금속범프와 도전성부재의 결합 구조는 복수의 절연층에 있어 반복적으로 나타날 수 있다. 즉, 상기 설명에서 제1 절연층(100) 및 제2 절연층(200)에 한하여 설명되고 있으나, 인쇄회로기판은 3개 이상의 절연층을 포함할 수 있고, 상기 설명은 3개 이상의 절연층 중 서로 인접하는 적어도 두 개의 절연층에서 동일하게 적용될 수 있다.
도전성부재(P1)는 제1 절연층(100) 하면에 비해 함몰된 제1 금속패드(110)의 하면에도 형성될 수 있다. 이러한 도전성부재(P1)는 제1 절연층(100) 하부에 적층되는 또 다른 절연층의 금속범프를 수용할 수 있다.
또한, 필요에 따라, 도전성부재(P3, P4)는 제1 회로(111)의 하면 그리고 제2 회로(211)의 하면에도 형성될 수 있다. 도전성부재(P3, P4)는 회로(111, 211)의 하면의 전체 또는 일부에 형성될 수 있다.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 인쇄회로기판은, 제1 금속패드(110)가 형성된 제1 절연층(100), 제2 금속패드(210)가 형성된 제2 절연층(200), 제1 절연층(100)에 형성된 제1 개구부(120), 제2 절연층(200)에 형성된 제2 개구부(220), 제1 개구부(120) 내에 형성된 제1 금속범프(130), 제2 개구부(220) 내에 형성된 제2 금속범프(230), 제2 금속패드(210) 하면에 형성된 도전성부재(P2)를 포함할 수 있다.
본 발명의 제2 실시예에 따른 인쇄회로기판에서, 도전성부재(P2)는 제1 금속범프(130)의 측면과 소정의 면적 이상으로 접촉된다. 여기서, 도전성부재(P2)는 상기 제1 금속범프(130)의 측면의 일부 또는 전체를 감싼다. '소정의 면적'은 제2 금속패드(210)의 하면과 제2 절연층(200)의 하면에 의해 형성되는 공간 내에 위치한 제1 금속범프(130)의 영역 면적일 수 있다. 즉, 도전성부재(P2)는 제1 절연층(100)과 제2 절연층(200)의 경계를 넘어서 제1 금속범프(130)의 측면과 접할 수 있다. 특히, 제1 절연층(100)과 제1 금속범프(130) 측면 간에 틈새가 있는 경우, 제1 절연층(100)과 제2 절연층(200)이 가압 적층될 때, 도전성부재(P2)가 상기 틈새로 유동하고, 그 결과, 도전성부재(P2)가 제1 금속범프(130)의 측면을 소정의 면적 이상으로 커버할 수 있다. 바람직하게, 도전성부재(P2)는 제1 금속범프(130) 측면의 전체를 커버할 수 있다. 도전성부재(P2)와 제1 금속범프(130)이 접하는 면적에서 IMC(Inter Metal Compound)가 형성된다. 도전성부재(P2)와 제1 금속범프(130)이 접하는 면적이 클수록 밀착력이 커진다.
또한, 제2 금속패드(210) 하면 중 도전성부재(P2)가 형성되지 않는 영역이 존재할 수 있다. 제2 금속패드(210) 하면 중 제1 금속범프(130)와 만나는 중앙 영역을 제외한 나머지 영역에 도전성부재(P2)가 형성되지 않을 수 있다. 다만, 제2 실시예에서, 도 4에 도시된 것과 같이, 도전성부재(P2)는 제2 금속패드(210) 하면 전체에 형성될 수 있음이 배제되는 것은 아니다.
한편, 필요에 따라, 제1 절연층(100) 및 제2 절연층(200) 적층 조건 등을 달리하여, 도전성부재(P2)가 제1 금속범프(130)의 상면과 제2 금속패드(210)의 하면 사이에는 위치하지 않을 수 있다. 즉, 제1 금속범프(130)의 상면은 제2 금속패드(210)의 하면과 접촉될 수 있다.
예를 들어, 상기 틈새의 부피가 크거나 제1 금속범프(130)가 제2 금속패드(210) 측으로 향하는 압력이 비교적 높다면, 도전성부재(P2)의 전부가 상기 틈새로 유동하여, 도전성부재(P2)가 제1 금속범프(130)의 상면과 제2 금속패드(210)의 하면 사이에는 위치하지 않을 수 있다. 여기서, 도전성부재(P2)와 제2 금속패드(210) 하면이 접하는 면적은, 도전성부재(P2)의 두께만큼이 될 수 있다.
또한, 제1 금속범프(130)의 상면은 제2 금속패드(210)의 하면과 접촉되고, 도전성부재(P2)는, 상기 제2 금속패드(210) 하면 중 상기 제1 금속범프(130)와 접촉되는 영역 외측에 형성될 수 있다. 즉, 도전성부재(P2)는 제2 금속패드(210) 하면 중 제1 금속범프(30)와 접촉되지 않는 면에 형성될 수 있다.
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제3 실시예에 따른 인쇄회로기판은, 제1 금속패드(110)가 형성된 제1 절연층(100), 제2 금속패드(210)가 형성된 제2 절연층(200), 제1 절연층(100)에 형성된 제1 개구부(120), 제2 절연층(200)에 형성된 제2 개구부(220), 제1 개구부(120) 내에 형성된 제1 금속범프(130), 제2 개구부(220) 내에 형성된 제2 금속범프(230), 제2 금속패드(210) 하면에 형성된 도전성부재(P2)를 포함할 수 있다.
본 발명의 제3 실시예에 따른 인쇄회로기판에서, 도전성부재(P2)는 제2 금속패드(210)의 측면까지 연장되어 제2 금속패드(210)의 측면을 커버할 수 있다. 이는, 제2 금속패드(210)와 제2 절연층(200) 간에 틈새가 있는 경우, 도전성부재(P2)가 상기 틈새로 유동한 결과일 수 있다.
도전성부재(P2)는 제1 금속범프(130)의 측면을 소정의 면적 이상으로 커버하는 동시에, 제2 금속패드(210)의 측면도 커버할 수 있다. 또한, 도전성부재(P2)는 제1 금속범프(130)의 측면에서 제2 금속패드(210)의 측면까지 연속적으로 형성될 수 있다. 도전성부재(P2)와 제1 금속범프(130) 및 제2 금속패드(210)이 접하는 면적에서 IMC(Inter Metal Compound)가 형성된다. 도전성부재(P2)와 제1 금속범프(130)이 접하는 면적이 클수록 밀착력이 커진다.
한편, 필요에 따라, 제1 절연층(100) 및 제2 절연층(200) 적층 조건 등을 달리하여, 도전성부재(P2)가 제1 금속범프(130)의 상면과 제2 금속패드(210)의 하면 사이에는 위치하지 않을 수 있다. 즉, 제1 금속범프(130)의 상면은 제2 금속패드(210)의 하면과 접촉될 수 있다. 예를 들어, 상기 틈새의 부피가 크거나 제1 금속범프(130)가 제2 금속패드(210) 측으로 향하는 압력이 비교적 높다면, 도전성부재(P2)의 전부가 상기 틈새로 유동하여, 도전성부재(P2)가 제1 금속범프(130)의 상면과 제2 금속패드(210)의 하면 사이에는 위치하지 않을 수 있다.
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 제4 실시예에 따른 인쇄회로기판은, 제1 금속패드(110)가 형성된 제1 절연층(100), 제2 금속패드(210)가 형성된 제2 절연층(200), 제1 절연층(100)에 형성된 제1 개구부(120), 제2 절연층(200)에 형성된 제2 개구부(220), 제1 개구부(120) 내에 형성된 제1 금속범프(130), 제2 개구부(220) 내에 형성된 제2 금속범프(230), 제2 금속패드(210) 하면에 형성된 도전성부재(P2)를 포함할 수 있다.
본 발명의 제4 실시예에 따른 인쇄회로기판에서, 금속범프(130)는 단층으로 형성될 수 있다. 이 경우, 금속범프(130)는 구리 등의 금속으로 이루어질 수 있다. 즉, 제1 금속범프(130) 및 제2 금속범프(230)는 각각 단층으로 형성될 수 있다.
이 경우, 도전성부재(P2)의 위치는 도 4에 도시된 것처럼 한정되는 것은 아니고, 제1 실시예 내지 제3 실시예에서 설명된 도전성부재(P2)의 위치로 대체될 수 있다.
도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 제5 실시예에 따른 인쇄회로기판은, 금속패드(110)가 형성된 절연층(100), 절연층(100)에 형성된 개구부(120), 개구부(120) 내에 형성된 금속 범프, 금속패드(110) 하면에 형성된 도전성부재(P2)를 포함한다. 또한, 금속패드(110) 하면에 리세스(recess)(300)가 형성되고, 도전성부재(P2)는 상기 리세스(300) 내에 충전된다.
본 발명의 제5 실시예에 따른 다층의 인쇄회로기판은, 제1 금속패드(110)가 형성된 제1 절연층(100), 제2 금속패드(210)가 형성된 제2 절연층(200), 제1 절연층(100)에 형성된 제1 개구부(120), 제2 절연층(200)에 형성된 제2 개구부(220), 제1 개구부(120) 내에 형성된 제1 금속범프(130), 제2 개구부(220) 내에 형성된 제2 금속범프(230), 제2 금속패드(210) 하면에 형성된 도전성부재(P2)를 포함할 수 있다. 또한, 제2 금속패드(210) 하면에 리세스(300)가 형성되고, 리세스(300)의 횡단면적은 제2 금속패드(210)의 횡단면적보다 작을 수 있다. 도전성부재(P2)는 상기 리세스(300) 내에 충전된다. 제1 금속범프(130)는 리세스(300) 내로 삽입될 수 있다.
도 5에서 제1 금속범프(130)가 이층 구조로 도시되어 있으나, 제5 실시예가 단층 구조의 제1 금속범프(130)를 배제하는 것은 아니다.
또한, 제1 금속범프(130)와 제1 절연층(100) 사이에 틈새가 있는 경우, 도전성부재(P2)는 상기 틈새로 유동하여, 제1 금속범프(130)의 측면을 소정이 면적 이상으로 커버할 수 있다.
한편, 도전성부재(P2)의 유동 거리, 틈새의 부피, 적층 압력 등의 조건에 따라, 도전성부재(P2)가 리세스(300)를 넘어 리세스(300) 외의 제2 금속패드(210) 하면으로 연장될 수 있다(미도시). 나아가 제2 금속패드(210)와 제2 절연층(200) 사이에 틈새가 있는 경우, 도전성부재(P2)는 상기 틈새로 유동하여, 제2 금속패드(210)의 측면까지 커버할 수 있다(미도시).
이하, 인쇄회로기판 제조 방법에 대해 설명한다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면이다.
도 6을 참조하면, 먼저, 절연재(C0) 양면에 금속박이 적층된 캐리어가 마련된다. 절연재(C0)는 프리프레그 등일 수 있다. 금속박은 절연재(C0) 양면 각각에 이중층으로 구성될 수 있으며, 이중층 모두 구리층일 수 있다. 다만, 절연재(C0)의 양면에 접촉된 금속박은 캐리어 금속박(C1)으로 18um의 두께를 가지고, 캐리어 금속박(C1) 상에 적층된 금속박은 시드 금속박(C2)으로 5um의 두께를 가질 수 있다.
도 6에서, 두 번째 공정부터 절연재(C0) 양면 중 한 면에 대해서만 도시하였으나, 절연재(C0) 양면에 동일한 공정이 수행될 수 있다.
계속 도 6을 참조하면, 금속박 상에 레지스트 필름(R)을 도포하고, 노광 및 현상을 포함하는 포토리소그래피 공정을 통하여 레지스트 필름(R)을 패턴화하고, 회로(111)와 금속패드(110)를 위한 패턴 도금이 이루어진다. 패턴 도금은 전해도금으로 이루어질 수 있고, 이 경우, 캐리어의 금속박을 통하여 전자가 이동한다.
레지스트 필름(R)이 박리되고, 캐리어 상에 절연층(100)이 적층된다. 절연층(100)은 LCP, 에폭시 수지, PID 등으로 다양할 수 있다.
절연층(100)에 개구부(120)가 형성되고, 개구부(120)는 금속패드(110) 상에 위치한다. 개구부(120)를 통하여 금속패드(110) 상면이 노출된다. 절연층(100)이 감광성인 경우에 개구부(120)는 노광 및 현상 공정으로 형성될 수 있고, 절연층(100)이 비감광성인 경우 레이저 공정으로 형성될 수 있다.
도 7은 도 6와 연결되는 공정들을 도시하고 있다.
도 7을 참조하면, 개구부(120)에 잔류물(스미어, smear)을 제거하는 디스미어를 수행한 후, 개구부(120) 내에 금속범프(130)가 형성된다. 금속범프(130)는 절연층(100) 상면 위로 돌출되게 형성된다. 금속범프(130)가 이중층으로 형성되는 경우, 고융점범프(131)가 먼저 형성되고, 그 위에 저융점범프(132)가 상대적으로 더 얇은 두께로 형성된다. 고융점범프(131) 및 저융점범프(132)는 전해도금으로 형성될 수 있다. 이 경우, 캐리어의 금속박을 통하여 전자가 이동한다.
절연층(100) 상에 마스크(M)가 적층되며, 마스크(M)는 후술하는 에칭 공정 등에서 금속범프(130)를 보호할 수 있다.
절연층(100) 상에 마스크(M)가 적층된 후에, 캐리어가 제거된다. 다만, 캐리어의 금속박 일부, 특히 시드 금속박(C2)은 잔류하며, 시드 금속박(C2)은 별도의 에칭 공정으로 제거될 수 있다. 여기서, 금속패드(110)와 시드 금속박(C2)이 동일한 금속으로 형성되는 경우, 금속패드(110)의 하면이 시드 금속박(C2)과 함께 에칭된다. 그 결과, 금속패드(110) 하면은 절연층(100) 하면보다 함몰되고, 금속패드(110) 하면과 절연층(100)에 의하여 공간(110')이 만들어진다.
회로(111)의 하면 역시 금속패드(110) 하면과 마찬가지로 시드 금속박(C2)과 함께 에칭되며, 그 결과 회로(111)의 하면도 절연층(100) 하면보다 함몰되고, 회로(111) 하면과 절연층(100)에 의하여 공간(111')이 만들어진다.
도전성부재(P1)는 금속패드(110) 하면에 형성되며, 특히, 금속패드(110) 하면과 절연층(100)에 의하여 공간(110') 내에 인쇄(충전)된다. 도전성부재(P1) 인쇄의 정확성을 높이기 위해, 금속패드(110) 하면을 노출시키는 홀을 구비한 별도의 인쇄 마스크를 절연층(100) 하면에 부착할 수 있다.
도전성부재(P3)는 회로(111) 하면에도 형성될 수 있고, 회로(111) 하면과 절연층(100)에 의하여 공간(111') 내에 인쇄(충전)될 수 있다. 상기 인쇄 마스크에 회로(111)의 하면을 노출시키는 홀이 구비된 경우, 회로(111) 하면에도 도전성부재(P3)를 형성할 수 있다. 다만, 인쇄 마스크가 회로(111)의 하면을 커버한다면, 회로(111) 하면에는 도전성부재가 형성될 수 없을 것이다.
도 8을 참조하면, 절연층(100) 상면에 적층된 마스크(M)와 절연층(100) 하면에 적층된 인쇄 마스크를 모두 제거하면, 도 8(a)에 도시된 단위 기판(10, 20, 30)이 완성된다.
도 8(b)는 도 8(a)의 하면을 도시한 것이다. 금속패드(110)는 회로(111)의 폭보다 넓고, 금속패드(110) 하면 전체에 도전성부재(P1)가 형성된다. 필요에 따라 적어도 일부의 회로(111)의 하면에도 도전성부재(P3)가 형성될 수 있다.
도 9를 참조하면, 복수의 단위 기판(10, 20, 30)을 고온에서 가압하여 일괄적층한 결과 다층의 인쇄회로기판이 제조된다. 여기서, 제1 금속범프(130)의 상부는 제1 금속범프(130) 상부에 위치한 제2 금속패드(210) 하면의 도전성부재(P2) 내로 삽입된다.
도전성부재(P2)의 유동성이 비교적 적은 조건 하에서, 제1 금속범프(130)만 도전성부재(P2) 내로 삽입될뿐, 도전성부재(P2)는 외측으로 플로우(flow)되지 않음으로써, 제1 실시예에 따른 인쇄회로기판이 제조될 수 있다.
도전성부재(P2)의 유동성이 확보되고, 제1 금속범프(130)와 제1 절연층(100) 사이에 틈새가 존재하는 조건 하에서, 도전성부재(P2)는 제1 금속범프(130)와 제1 절연층(100) 사이의 틈새로 플로우되고, 도전성부재(P2)는 제1 금속범프(130)의 측면을 소정의 면적 이상으로 커버함으로써, 제2 실시예에 따른 인쇄회로기판이 제조될 수 있다.
여기서, 적층 조건에 따라, 제2 금속패드(210) 하면 중에는 도전성부재(P2)가 형성되지 않는 영역이 존재할 수 있다. 즉, 제2 금속패드(210)의 제1 금속범프(130)와 만나는 영역 외에는 도전성부재(P2)가 형성되지 않을 수 있다.
또한, 제1 금속범프(130) 상면과 제2 금속패드(210) 하면이 접촉될 수 있다. 나아가, 도전성부재(P2)와 제2 금속패드(210) 하면은 제1 금속범프(130)의 둘레에서만 접할 수 있다.
한편, 도전성부재(P2)의 유동성이 확보되고, 제2 금속패드(210)와 제2 절연층(200) 사이에 틈새가 존재하는 조건 하에서, 도전성부재(P2)는 제2 금속패드(210)와 제2 절연층(200) 사이에 틈새로 플로우되고, 도전성부재(P2)는 제1 금속범프(130)의 측면뿐만 아니라 제2 금속패드(210)의 측면까지 커버함으로써, 제3 실시예에 따른 인쇄회로기판이 제조될 수 있다.
이 경우에도, 도전성부재(P2)는 제1 금속범프(130)의 측면을 소정의 면적 이상으로 커버할 수 있다.
도 10 내지 도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면이다.
도 10 및 도 11에서 설명되는 인쇄회로기판 제조 방법은 도 6 내지 도 9를 참조하여 설명한 인쇄회로기판 제조 방법과 거의 동일하며, 다만, 금속범프(130)가 단층으로 형성된다. 이 경우에도 금속범프(130)는 절연층(100) 상면 위로 돌출되게 형성된다. 이러한 방법을 통해 제4 실시예에 따른 인쇄회로기판이 제조될 수 있다.
도 12 내지 도 14는 본 발명의 또 다른 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면이다.
도 12는 도 6의 공정 후에 연결되는 공정으로 이해할 수 있다.
도 12를 참조하면, 개구부(120) 내에 금속범프(130)가 형성된다. 금속범프(130)는 절연층(100) 상면 위로 돌출되게 형성된다. 금속범프(130)가 이중층으로 형성되는 경우, 고융점범프(131)가 먼저 형성되고, 그 위에 저융점범프(132)가 상대적으로 더 얇은 두께로 형성된다. 고융점범프(131) 및 저융점범프(132)는 전해도금으로 형성될 수 있다. 이 경우, 캐리어의 금속박을 통하여 전자가 이동한다.
절연층(100) 상에 마스크(M)가 적층되며, 마스크(M)는 후술하는 에칭 공정 등에서 금속범프(130)를 보호할 수 있다.
절연층(100) 상에 마스크(M)가 적층된 후에, 캐리어가 제거된다. 다만, 캐리어의 금속박 일부, 특히 시드 금속박(C2)은 잔류하며, 시드 금속박(C2)은 별도의 에칭 공정으로 제거될 수 있다. 여기서, 금속패드(110)와 시드 금속박(C2)이 동일한 금속으로 형성되는 경우, 금속패드(110)의 하면이 시드 금속박(C2)과 함께 에칭된다. 그 결과, 금속패드(110) 하면은 절연층(100) 하면보다 함몰된다.
회로(111)의 하면 역시 금속패드(110) 하면과 마찬가지로 시드 금속박(C2)과 함께 에칭되며, 그 결과 회로(111)의 하면도 절연층(100) 하면보다 함몰될 수 있다.
금속패드(110) 하면에는 2차 에칭이 이루어져, 리세스(300)가 형성된다. 리세스(300) 면적은 금속패드(110) 면적보다 작고, 리세스(300)가 금속패드(110) 중앙에 위치할 수 있다. 리세스(300)를 형성하기 위한 2차 에칭은 에칭 마스크가 절연층(100) 하면에 적층된 후에 수행될 수 있고, 에칭 마스크는 회로(111) 하면을 커버함으로써, 회로(111) 하면에는 리세스(300)가 형성되지 않을 수 있다.
리세스(300)의 깊이는 금속패드(110) 두께 이하일 수 있으며, 전기 전도 특성을 고려하여 소정의 깊이로 설정될 수 있다.
도전성부재(P1)는 금속패드(110) 하면에 형성되며, 특히, 리세스(300) 내에 인쇄(충전)된다. 도전성부재(P1) 인쇄의 정확성을 높이기 위해, 리세스(300)를 노출시키는 홀을 구비한 별도의 인쇄 마스크를 절연층(100) 하면에 부착할 수 있다.
도 13을 참조하면, 절연층(100) 상면에 적층된 마스크(M)와 절연층(100) 하면에 적층된 인쇄 마스크를 모두 제거하면, 도 13(a)에 도시된 단위 기판(10, 20, 30)이 완성된다.
도 13(b)는 도 13(a)의 하면을 도시한 것이다. 금속패드(110)는 회로(111)의 폭보다 넓고, 리세스(300) 내에 형성된 도전성부재(P1)의 면적은 금속패드(110) 면적보다 작다. 회로(111) 하면에는 리세스(300)가 형성되지 않고, 필요에 따라 회로(111) 하면에는 도전성부재(P1)를 전혀 형성하지 않을 수 있다.
도 14를 참조하면, 복수의 단위 기판(10, 20, 30)을 고온에서 가압하여 일괄적층한 결과 다층의 인쇄회로기판이 제조된다. 여기서, 제1 금속범프(130)의 상부는 제1 금속범프(130) 상부에 위치한 제2 금속패드(210) 하면의 리세스(300) 내 도전성부재(P2) 내로 삽입된다. 그 결과, 제5 실시예에 따른 인쇄회로기판이 제조될 수 있다.
다만, 도전성부재(P2)의 유동성이 비교적 적은 조건 하에서, 제1 금속범프(130)만 도전성부재(P2) 내로 삽입될뿐, 도전성부재(P2)는 외측으로 플로우(flow)되지 않을 수 있다. 또한, 도전성부재(P2)의 유동성이 확보되고, 제1 금속범프(130)와 제1 절연층(100) 사이에 틈새가 존재하는 조건 하에서, 도전성부재(P2)는 제1 금속범프(130)와 제1 절연층(100) 사이의 틈새로 플로우되고, 도전성부재(P2)는 제1 금속범프(130)의 측면을 소정의 면적 이상으로 커버할 수 있고, 제2 금속패드(210) 하면 중에는 도전성부재(P2)가 형성되지 않는 영역이 존재할 수 있다. 즉, 제2 금속패드(210)의 제1 금속범프(130)와 만나는 영역 외에는 도전성부재(P2)가 형성되지 않을 수 있다.
또한, 제1 금속범프(130) 상면과 제2 금속패드(210) 하면이 접촉될 수 있다. 나아가, 도전성부재(P2)와 제2 금속패드(210) 하면은 제1 금속범프(130)의 둘레에서만 접할 수 있다.
한편, 도전성부재(P2)의 유동성이 확보되고, 제2 금속패드(210)와 제2 절연층(200) 사이에 틈새가 존재하는 조건 하에서, 도전성부재(P2)는 제2 금속패드(210)와 제2 절연층(200) 사이에 틈새로 플로우되고, 도전성부재(P2)는 제1 금속범프(130)의 측면뿐만 아니라 제2 금속패드(210)의 측면까지 커버할 수 있다. 이 경우에도, 도전성부재(P2)는 제1 금속범프(130)의 측면을 소정의 면적 이상으로 커버할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 제1 절연층
110: 제1 금속패드
110': 공간
111: 제1 회로
111': 공간
120: 제1 개구부
130: 제1 금속범프
131: 고융점범프
132: 저융점범프
200: 제2 절연층
210: 제2 금속패드
211: 제2 회로
220: 제2 개구부
230: 제2 금속범프
231: 고융점범프
232: 저융점범프
300: 리세스
10, 20, 30: 단위기판
P1, P2, P3, P4: 도전성부재
C0: 절연재
C1: 캐리어 금속박
C2: 시드 금속박
R: 레지스트 필름
M: 마스크

Claims (23)

  1. 하면에 금속패드가 매립된 절연층;
    상기 절연층을 관통하여 상기 금속패드의 상면 상에 형성되는 개구부;
    상기 개구부 내에 형성되고, 상면이 상기 절연층의 상면 위로 돌출된 금속범프; 및
    상기 금속패드의 하면 전체에 형성되는 도전성부재를 포함하고,
    상기 도전성부재의 용융점은 상기 금속범프의 용융점보다 낮고,
    상기 금속패드의 하면은 상기 절연층의 하면보다 함몰된 인쇄회로기판.
  2. 제1항에 있어서,
    상기 금속범프는
    상대적으로 고융점을 가지는 금속으로 이루어진 고융점범프; 및
    상기 고융점범프 상에 형성되고 상대적으로 저융점을 가지는 금속으로 이루어진 저융점범프를 포함하고,
    상기 도전성부재의 용융점은 상기 고융점범프의 용융점보다 낮은 인쇄회로기판.
  3. 제2항에 있어서,
    상기 고융점범프의 상면은 상기 절연층의 상면 아래에 위치하고,
    상기 저융점범프의 상면은 상기 절연층의 상면 위에 위치하는 인쇄회로기판.
  4. 하면에 금속패드가 매립된 절연층;
    상기 절연층을 관통하여 상기 금속패드의 상면 상에 형성되는 개구부;
    상기 개구부 내에 형성되고, 상면이 상기 절연층의 상면 위로 돌출된 금속범프; 및
    상기 금속패드의 하면에 형성되는 도전성부재를 포함하고,
    상기 금속패드의 하면에는 리세스(recess)가 형성되고,
    상기 도전성부재는 상기 리세스 내에 형성되며,
    상기 리세스의 횡단면적은 상기 금속패드의 횡단면적보다 작은 인쇄회로기판.
  5. 제1항에 있어서,
    상기 절연층의 하면에 매립된 회로를 더 포함하고,
    상기 회로의 하면은 상기 절연층의 하면보다 함몰된 인쇄회로기판.
  6. 제5항에 있어서,
    상기 도전성부재는 상기 회로의 하면에 더 형성되는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 절연층은 LCP(Liquid Crystal Polymer), PTFE(Polytetrafluoroethylene), PPE(Polyphenylene Ether), COP(Cyclo Olefin Polymer), PFA(Perfluoroalkoxy) 중 적어도 하나로 이루어지는 인쇄회로기판.
  8. 하면에 제1 금속패드가 매립된 제1 절연층;
    상기 제1 절연층을 관통하여 상기 제1 금속패드의 상면 상에 형성되는 제1 개구부;
    상기 제1 개구부 내에 형성된 제1 금속범프;
    상기 제1 절연층 상에 적층되고, 상기 제1 금속범프 상에 위치하는 제2 금속패드가 매립된 제2 절연층;
    상기 제2 절연층의 하면에 매립되며, 상면 전체가 상기 제2 절연층으로 커버되는 회로; 및
    상기 제2 금속패드의 하면에 형성되고, 상기 제1 금속범프의 측면과 접촉되는 도전성부재를 포함하며,
    상기 도전성부재는 상기 회로의 하면에 더 형성되는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 제1 금속범프의 상면은 상기 제1 절연층의 상면보다 돌출되고,
    상기 제2 금속패드의 하면은 상기 제2 절연층의 하면보다 함몰되는 인쇄회로기판.
  10. 제8항에 있어서,
    상기 제1 금속범프의 상면과 상기 제2 금속패드 하면 사이에 상기 도전성부재가 개재되는 인쇄회로기판.
  11. 제10항에 있어서,
    상기 도전성부재는 상기 제2 금속패드 하면 전체에 형성되는 인쇄회로기판.
  12. 제8항에 있어서,
    상기 제1 금속범프의 상면과 상기 제2 금속패드의 하면이 서로 접촉되는 인쇄회로기판.
  13. 제12항에 있어서,
    상기 도전성부재는, 상기 제2 금속패드 하면 중 상기 제1 금속범프와 접촉되지 않는 영역에 형성되는 인쇄회로기판.
  14. 제8항에 있어서,
    상기 도전성부재는 상기 제1 금속범프의 측면 일부 또는 전체를 감싸는 인쇄회로기판.
  15. 제8항에 있어서,
    상기 도전성부재는 상기 제2 금속패드의 측면까지 연장되는 인쇄회로기판.
  16. 제8항에 있어서,
    상기 금속범프는
    상대적으로 고융점을 가지는 금속으로 이루어진 고융점범프; 및
    상기 고융점범프 상에 형성되고 상대적으로 저융점을 가지는 금속으로 이루어진 저융점범프를 포함하는 인쇄회로기판.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제8항에 있어서,
    상기 제2 절연층을 관통하여 상기 제2 금속패드의 상면 상에 형성되는 제2 개구부; 및
    상기 제2 개구부 내에 형성되는 제2 금속범프를 더 포함하는 인쇄회로기판.
  21. 제8항에 있어서,
    상기 회로의 하면은 상기 제2 절연층의 하면보다 함몰된 인쇄회로기판.
  22. 삭제
  23. 제8항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 LCP(Liquid Crystal Polymer), PTFE(Polytetrafluoroethylene), PPE(Polyphenylene Ether), COP(Cyclo Olefin Polymer), PFA(Perfluoroalkoxy) 중 적어도 하나로 이루어지는 인쇄회로기판.
KR1020170136856A 2017-10-20 2017-10-20 인쇄회로기판 KR102442386B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170136856A KR102442386B1 (ko) 2017-10-20 2017-10-20 인쇄회로기판
JP2018139486A JP7358715B2 (ja) 2017-10-20 2018-07-25 プリント回路基板
TW107125939A TWI813580B (zh) 2017-10-20 2018-07-26 印刷電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170136856A KR102442386B1 (ko) 2017-10-20 2017-10-20 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20190044428A KR20190044428A (ko) 2019-04-30
KR102442386B1 true KR102442386B1 (ko) 2022-09-14

Family

ID=66285817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170136856A KR102442386B1 (ko) 2017-10-20 2017-10-20 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP7358715B2 (ko)
KR (1) KR102442386B1 (ko)
TW (1) TWI813580B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210035818A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Sacrificial pads to prevent galvanic corrosion of fli bumps in emib packages
CN113838760A (zh) * 2020-06-23 2021-12-24 群创光电股份有限公司 电路架构及其制作方法
CN114501840A (zh) * 2020-10-26 2022-05-13 鹏鼎控股(深圳)股份有限公司 电路板组件的制作方法及电路板组件
CN115842254B (zh) * 2023-03-01 2023-05-12 上海合见工业软件集团有限公司 一种叠放互连系统及一种电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173343A (ja) * 2005-12-20 2007-07-05 Sumitomo Bakelite Co Ltd 多層基板および電子機器
JP2008515241A (ja) * 2004-10-01 2008-05-08 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955569A (ja) * 1995-08-11 1997-02-25 Hitachi Ltd 薄膜配線シート、多層配線基板、および、それらの製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001320167A (ja) 2000-05-10 2001-11-16 Ibiden Co Ltd 多層回路基板の製造方法
US6573460B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
JP3572305B2 (ja) 2001-09-27 2004-09-29 松下電器産業株式会社 絶縁シートおよび多層配線基板ならびにその製造方法
JP2003243837A (ja) 2002-02-20 2003-08-29 Sumitomo Bakelite Co Ltd 多層配線板
JP4239650B2 (ja) 2003-03-31 2009-03-18 住友ベークライト株式会社 多層配線板の製造方法
JP4431606B2 (ja) 2007-10-05 2010-03-17 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
JP2012190887A (ja) 2011-03-09 2012-10-04 Murata Mfg Co Ltd 電子部品
JP2015034282A (ja) 2013-08-08 2015-02-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板製造用複合材及びこれを用いて製造された回路基板原資材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515241A (ja) * 2004-10-01 2008-05-08 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板
JP2007173343A (ja) * 2005-12-20 2007-07-05 Sumitomo Bakelite Co Ltd 多層基板および電子機器

Also Published As

Publication number Publication date
TW201918139A (zh) 2019-05-01
JP7358715B2 (ja) 2023-10-11
JP2019080043A (ja) 2019-05-23
TWI813580B (zh) 2023-09-01
KR20190044428A (ko) 2019-04-30

Similar Documents

Publication Publication Date Title
KR102442386B1 (ko) 인쇄회로기판
US9867296B2 (en) Printed circuit board and package substrate
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
JP5077324B2 (ja) 配線基板
TWI778105B (zh) 印刷電路板
US9578749B2 (en) Element embedded printed circuit board and method of manufacturing the same
US20080264677A1 (en) Circuit board structure having embedded capacitor and fabrication method thereof
TWI806865B (zh) 印刷電路板
KR102425754B1 (ko) 전자부품 내장 인쇄회로기판
JP2010171387A (ja) 回路基板構造及びその製造方法
JP7238241B2 (ja) プリント回路基板
JP3856743B2 (ja) 多層配線基板
JP2019021863A (ja) 多層基板
JP2011040720A (ja) プリント回路基板及びその製造方法
JP5530955B2 (ja) 多層配線基板
KR102483613B1 (ko) 인쇄회로기판
CN102573333B (zh) 制造印刷布线板的方法、印刷布线板和电子设备
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
KR20170079542A (ko) 인쇄회로기판
KR20190072331A (ko) 인쇄회로기판 및 그 제조 방법
JP5053003B2 (ja) 半導体装置およびその製造方法
KR20200007472A (ko) 인쇄회로기판
KR20080113713A (ko) 회로 기판 및 이의 제조 방법
JP2011198908A (ja) 半導体装置、回路基板及び回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant