TWI806865B - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TWI806865B
TWI806865B TW107115787A TW107115787A TWI806865B TW I806865 B TWI806865 B TW I806865B TW 107115787 A TW107115787 A TW 107115787A TW 107115787 A TW107115787 A TW 107115787A TW I806865 B TWI806865 B TW I806865B
Authority
TW
Taiwan
Prior art keywords
insulating layer
circuit board
printed circuit
hole
plated
Prior art date
Application number
TW107115787A
Other languages
English (en)
Other versions
TW201918134A (zh
Inventor
崔晸宇
閔太泓
宋堯韓
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW201918134A publication Critical patent/TW201918134A/zh
Application granted granted Critical
Publication of TWI806865B publication Critical patent/TWI806865B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根據本發明的態樣的一種印刷電路板,包括:第一絕緣 層,金屬墊形成於所述第一絕緣層的一個表面上;鍍覆通孔,藉由穿透過所述第一絕緣層而形成以連接至所述金屬墊的一個表面;第二絕緣層,形成於所述第一絕緣層的一個表面上;以及膏通孔,藉由穿透過所述第二絕緣層而形成以連接至所述金屬墊的另一表面,其中所述鍍覆通孔的位於所述第一絕緣層的另一表面處的側表面位於所述第一絕緣層內。

Description

印刷電路板
以下說明是有關於一種印刷電路板(printed circuit board,PCB)。
由於對使用為20吉赫(GHz)或高於20吉赫的高頻率區的第五代(5th generation,5G)通訊的關注已急劇增加,為應對此種情況,正在進行技術研究以對印刷電路板使用新的材料。為使高頻率區中的訊號傳輸損失最小化,有必要開發使用具有低介電常數(Dk)及低介電損失(Df)的絕緣材料、減小電路表面粗糙度、及改善通孔間連接(inter-via connection)的技術。
韓國專利第10-2011-0002112號闡述印刷電路板的實例。
本發明的目的是提供一種具有改善的通孔間連接的印刷電路板。
根據本發明的態樣的一種印刷電路板包括:第一絕緣層,金屬墊形成於所述第一絕緣層的一個表面上;鍍覆通孔,藉由穿透過所述第一絕緣層而形成以連接至所述金屬墊的一個表 面;第二絕緣層,形成於所述第一絕緣層的一個表面上;以及膏通孔,藉由穿透過所述第二絕緣層而形成以連接至所述金屬墊的另一表面,其中所述鍍覆通孔的位於所述第一絕緣層的另一表面處的表面位於所述第一絕緣層內。
根據本發明的另一態樣的一種印刷電路板包括:第一絕緣層;鍍覆通孔,藉由穿透過所述第一絕緣層而形成;第二絕緣層,形成於所述第一絕緣層上;以及膏通孔,藉由穿透過所述第二絕緣層而形成以接觸所述鍍覆通孔,其中所述鍍覆通孔與所述膏通孔之間的接觸介面位於所述第一絕緣層內。
藉由閱讀以下詳細說明、圖式及申請專利範圍,其他特徵及態樣將顯而易見。
100:絕緣層/第一絕緣層
110:金屬墊
111:第一電路
112:第二電路
113:接地層
120:第一開口/開口
130:鍍覆通孔
140:凹陷空間/凹陷部
200:絕緣層/第二絕緣層
210:保護膜
220:第二開口
230:膏通孔
310:可撓絕緣層
320:剛性絕緣層
A:介面
B:凹陷
M:金屬箔
R1、R2:感光性光阻劑
S:晶種層
圖1示出根據本發明實施例的印刷電路板。
圖2示出根據本發明實施例的印刷電路板的多個單元層。
圖3(a)與圖3(b)示出根據本發明實施例的印刷電路板中的通孔。
圖4示出根據本發明另一實施例的印刷電路板。
圖5至圖18是示出在製造根據本發明實施例的印刷電路板的方法中使用的示例性製程的剖視圖。
在所有圖式及詳細說明全文中,相同的圖式編號指代相同的元件。各圖式可能並非按比例繪製,且為清晰、說明及方便起見, 可誇大圖式中的元件的相對大小、比例及繪示。
提供以下詳細說明是為了幫助讀者獲得對本文中所述方法、設備、及/或系統的全面理解。然而,對於此項技術中具有通常知識者而言,本文中所述方法、設備、及/或系統的各種改變、潤飾、及等效形式將顯而易見。本文中所述操作順序僅為實例,且並非僅限於本文中所提及的該些操作順序,而是如對於此項技術中具有通常知識者而言將顯而易見,除必定以特定次序出現的操作以外,均可有所改變。此外,為提高清晰性及明確性,可省略對對於此項技術中具有通常知識者而言眾所習知的功能及構造的說明。
本文中所述特徵可被實施為不同形式,且不應被解釋為僅限於本文中所述實例。確切而言,提供本文中所述實例是為了使此揭露內容將透徹及完整,並將向此項技術中具有通常知識者傳達本發明的全部範圍。
除非另有定義,否則本文中所使用的全部用語(包括技術用語及科學用語)的含義均與其被本發明所屬技術中具有通常知識者所通常理解的含義相同。在常用字典中所定義的任何用語應被解釋為具有與在相關技術的上下文中的含義相同的含義,且除非另有明確定義,否則不應將其解釋為具有理想化或過於正式的含義。
無論圖號如何,將對相同的或對應的組件給定相同的圖 式編號,且將不再對相同的或對應的組件予以贅述。在本發明的說明全文中,當闡述特定相關傳統技術確定與本發明的觀點無關時,將省略有關詳細說明。在闡述各種組件時可使用例如「第一(first)」及「第二(second)」等用語,但以上組件不應僅限於以上用語。以上用語僅用於區分各個組件。在圖式中,可誇大、省略、或簡要示出一些組件,且組件的尺寸未必反映該些組件的實際尺寸。
在下文中,將參照圖式來詳細闡述本發明的特定實施例。
圖1示出根據本發明實施例的印刷電路板。圖2示出根據本發明實施例的印刷電路板的多個單元層。圖3(a)與圖3(b)示出根據本發明實施例的印刷電路板中的通孔。
將以兩個態樣來闡述根據本發明實施例的印刷電路板。一個態樣闡述一個單元層的結構且另一態樣闡述其中相鄰單元層結合於一起的通孔結構。因此,將參照圖1及圖2來闡述前者,且將參照圖3(a)與圖3(b)來闡述後者。
參照圖1及圖2,根據本發明實施例的印刷電路板包括第一絕緣層100、鍍覆通孔130、第二絕緣層200及膏通孔230。印刷電路板可由多個單元層形成且所述多個單元層中的每一者包括第一絕緣層100、鍍覆通孔130、第二絕緣層200及膏通孔230。
第一絕緣層100及第二絕緣層200是由例如樹脂等絕緣材料形成。第二絕緣層200積層於第一絕緣層100的一個表面上。 在其中印刷電路板是由多個單元層形成的情形中,由於每一單元層包括第一絕緣層100及第二絕緣層200,因此最終製造成的印刷電路板具有其中第一絕緣層100與第二絕緣層200交替地重覆積層的結構。
絕緣層100及絕緣層200的樹脂的實例可包括例如熱固性樹脂(thermosetting resin)及熱塑性樹脂(thermoplastic resin)等各種材料。
絕緣層100及絕緣層200可由具有低介電常數及低介電損失的材料製成。具體而言,絕緣層100及絕緣層200是由選自以下中的至少一種材料形成:液晶聚合物(liquid crystal polymer,LCP)、聚四氟乙烯(polytetrafluoroethylene,PTFE)、聚苯醚(polyphenylene ether,PPE)、環烯烴聚合物(cyclo olefin polymer,COP)、全氟烷氧基(perfluoroalkoxy,PFA)及聚醯亞胺(polyimide,PI)。此種材料適合於減少用於傳輸高頻率訊號的基底中的訊號損失。
絕緣層100及絕緣層200可由環氧樹脂、聚醯亞胺或類似物形成。環氧樹脂的實例包括萘環氧樹脂(naphthalene epoxy resin)、雙酚A型環氧樹脂(bisphenol A type epoxy resin)、雙酚F型環氧樹脂(bisphenol F type epoxy resin)、酚醛清漆環氧樹脂(novolac epoxy resin)、甲酚酚醛清漆環氧樹脂(cresol novolac epoxy resin)、橡膠改質環氧樹脂(rubber modified epoxy resin)、脂環族環氧樹脂(cycloaliphatic epoxy resin)、矽系環氧樹脂、氮 系環氧樹脂、磷系環氧樹脂及類似物。然而,並非僅限於此。
絕緣層100及絕緣層200可包含例如玻璃布(glass cloth)等纖維加強材料或例如二氧化矽等無機填充物。在前一種情形中,絕緣層100及絕緣層200可形成於預浸體(prepreg,PPG)中,且在後一種情形中,絕緣層100及絕緣層200可形成於例如味之素增層膜(ajinomoto build-up film,ABF)等增層膜中。
在第一絕緣層100的一個表面上形成有第一電路111及金屬墊110。第一電路111及金屬墊110可嵌置於第一絕緣層100的一個表面中。在此種情形中,第一電路111及金屬墊110形成於第二絕緣層200的與第一絕緣層100的一個表面接觸的表面(第二絕緣層200的另一表面;第二絕緣層200的不與第一絕緣層100接觸的表面被稱作「一個表面」,且與所述一個表面相對的表面被稱作「另一表面」)上。第一電路111及金屬墊110位於第一絕緣層100與第二絕緣層200之間且在第一絕緣層100的一個表面中凹陷。
第一電路111是被圖案化以傳輸電性訊號的導體。金屬墊110是連接至第一電路111的導體。第一電路111及金屬墊110可由例如銅(Cu)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)、鉑(Pt)或其合金等金屬形成。
第一電路111及金屬墊110的每一側表面可為傾斜的。具體而言,第一電路111及金屬墊110的每一側表面可具有下降斜率(descending slope)。第一電路111及金屬墊110的每一者的 橫截面積朝著朝向絕緣層200的底部增大。具體而言,金屬墊110的橫截面積自一個表面至另一表面增大。此種傾斜的側表面可為藉由例如蓋孔(tenting)等減性製程(substractive process)形成第一電路111及金屬墊110的結果。
在第一絕緣層100的另一表面上形成有第二電路112。第二電路112是被圖案化以藉由與第一電路111相同的方式傳輸電性訊號的導體。第二電路112可由例如銅(Cu)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)、鉑(Pt)或其合金等金屬形成。
相較於第一電路111,第二電路112可具有更精細的節距。亦即,第二電路112的配線密度大於第一電路111的配線密度,第二電路112的寬度小於第一電路111的寬度,且第二電路112之間的間隔可小於第一電路111之間的間隔。
相較於第一電路111,第二電路112的側表面可不傾斜或可傾斜成非常接近於垂直。此可為以不同方法形成第一電路111與第二電路112的結果。舉例而言,第一電路111是藉由減性製程形成且第二電路112是藉由加性製程(additive process)、半加性製程(semi additive process)、改良半加性製程(modified semi additive process)或類似製程形成。
第二電路112可包括位於第二電路112下面的晶種層S。晶種層S可藉由無電鍍(electroless plating)形成,且在此種情形中,第二電路112可藉由電鍍(electroplating)形成。晶種層 S可具有2微米(μm)或小於2微米的厚度。
在第一絕緣層100的另一表面上可形成有接地層113。第二電路112可為圖案化導體,而接地層113可為較第二電路112寬的金屬層。
當印刷電路板是由多個單元層形成時,第二電路112或接地層113可選擇性地形成於每一單元層中的第一絕緣層100的另一表面上。當藉由批量積層多個單元層而最終形成印刷電路板時,電路層(第一電路111及第二電路112)與接地層113可以特定次序交替形成。舉例而言,在圖1中,設計成在每三個電路層之後形成接地層113。
然而,本發明並不限於此種結構。第二電路112及接地層113可一起形成於第一絕緣層100的另一表面上。
在第一絕緣層100中形成鍍覆通孔130。鍍覆通孔130形成於穿透過第一絕緣層100的第一開口120中,以使鍍覆通孔130穿透第一絕緣層100。鍍覆通孔130是藉由以例如銅(Cu)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)、鉑(Pt)或其合金等金屬在開口120內進行鍍覆來形成。
鍍覆通孔130連接至金屬墊110且接觸金屬墊110的一個表面。鍍覆通孔130將金屬墊110與第二電路112(或接地層113)電性連接。此處,由於金屬墊110連接至第一電路111,因此第一電路111與第二電路112(或接地層113)藉由鍍覆通孔130而電性連接。
鍍覆通孔130的不與金屬墊110接觸的表面暴露至第一絕緣層100的另一表面。然而,鍍覆通孔130的不與金屬墊110接觸的表面較第一絕緣層100的另一表面更凹陷。亦即,鍍覆通孔130的位於第一絕緣層100的另一表面處的表面位於第一絕緣層100內。因此,若將第一絕緣層100的一個表面設定成底表面且將第一絕緣層100的另一表面設定成上表面,則鍍覆通孔130的上表面的位置低於第一絕緣層100的上表面的位置。此處,當鍍覆通孔130的表面較第一絕緣層100的上表面更凹陷時形成的空間可被稱作凹陷空間或凹陷部140。凹陷空間140可具有3微米或小於3微米的厚度。
鍍覆通孔130的橫截面積可自第一絕緣層100的一個表面至第一絕緣層100的另一表面增大。亦即,鍍覆通孔130的橫截面積自第一電路111至第二電路112(或接地層113)增大。另一方面,在多個單元層中的一個單元層中,鍍覆通孔130的橫截面積可隨著鍍覆通孔130自金屬墊110朝外行進而變大。此可為藉由例如CO2雷射等雷射製程(laser process)形成第一開口120的結果。
鍍覆通孔130可包括位於鍍覆通孔130下面的晶種層S。晶種層S可由無電鍍形成,而鍍覆通孔130可藉由電鍍形成。晶種層S可被形成為具有2微米或小於2微米的厚度。第二電路112的晶種層S與鍍覆通孔130的晶種層S可連接至彼此而在其之間不具有介面。
在第二絕緣層200中形成有膏通孔230。膏通孔230可為由例如金屬膏等導電填充物形成的通孔。
形成膏通孔230的金屬膏的金屬可不同於鍍覆通孔130的金屬。膏通孔230的金屬的熔點可低於鍍覆通孔130的熔點。鍍覆通孔130是由含銅金屬形成,且膏通孔230可由包含塗佈有鉍的銅、錫及銀的金屬形成。
膏通孔230可形成於穿透過第二絕緣層200的第二開口220中以穿透第二絕緣層200。膏通孔230連接至金屬墊110且接觸金屬墊110的另一表面。
膏通孔230的橫截面積可自金屬墊110的另一表面至第二絕緣層200的一個表面增大。鍍覆通孔130的橫截面積的增大或減小與膏通孔230的橫截面積的增大或減小可相對於金屬墊110而對稱。亦即,在多個單元層中的一個單元層中,鍍覆通孔130的橫截面積及膏通孔230的橫截面積可自金屬墊110朝外側變大。此乃因第一開口120及第二開口220的經加工表面的位置是相對的。
膏通孔230可暴露至第二絕緣層200的一個表面。在此種情形中,膏通孔230可較第二絕緣層200的一個表面更突出。亦即,當將第二絕緣層200的一個表面稱作底表面時,第二絕緣層200的另一表面接觸第一絕緣層100的一個表面。膏通孔230的底表面暴露至第二絕緣層200的底表面且較第二絕緣層200的底表面更突出。
另一方面,膏通孔230的橫截面積可自第二絕緣層200的一個表面朝外側減小。因此,膏通孔230的橫截面積可自金屬墊110的另一表面增大直至第二絕緣層200的一個表面為止,且接著減小。
圖3(a)與圖3(b)示出當印刷電路板是由多個單元層形成時,形成於一個單元層中的鍍覆通孔130與形成於和所述單元層相鄰的另一單元層中的膏通孔230的耦合關係。
當印刷電路板是由多個單元層形成時,一個單元層中的第一絕緣層100與所述一個單元層相鄰的另一單元層中的第二絕緣層200接觸。此時,所述一個單元層中的鍍覆通孔130與所述一個單元層相鄰的另一單元層中的膏通孔230接觸。
亦即,第二絕緣層200積層於第一絕緣層100上,且穿透過第一絕緣層100的鍍覆通孔130與穿透過第二絕緣層200的膏通孔230彼此接觸。此時,鍍覆通孔130與膏通孔230之間的接觸介面位於第一絕緣層100內。參照圖3(a)與圖3(b),當將第一絕緣層100與第二絕緣層200之間的介面稱作A時,相較於A,鍍覆通孔130與膏通孔230之間的接觸介面朝第一絕緣層100凹陷B。此處,由B形成的空間是凹陷空間140。
具體而言,當鍍覆通孔130的表面較介面A更凹陷且第一絕緣層100與第二絕緣層200積層於彼此上時,膏通孔230被插入至鍍覆通孔130的凹陷空間中。如此一來,膏通孔230自介面A突出B。此處,膏通孔230的端側表面接觸第一絕緣層100。
此凹陷空間140接納膏通孔230的一部分,藉此防止膏通孔230的不必要流動。此外,由於凹陷空間140具有匹配鍍覆通孔130及膏通孔230的有益效果,則無需提供單獨的通孔墊,且與所述通孔墊相關聯的訊號損失亦可減少。
在第一絕緣層100的一個表面上形成有第一電路111及金屬墊110。鍍覆通孔130形成於金屬墊110的一個表面上,且第二絕緣層200積層於第一絕緣層100的另一表面上。此處,金屬墊110的側表面包括傾斜表面,且金屬墊110的橫截面積可自金屬墊110的一個表面至金屬墊110的另一表面增大。第一電路111的側表面中亦可包括相同的傾斜表面。第二電路112的橫截面積亦可自一個表面至另一表面增大。
在第一絕緣層100的另一表面上形成有第二電路112。第二電路112的側表面可不具有傾斜表面或者可包括接近於垂直的傾斜表面。在第二電路112下方可形成有晶種層S且晶種層S可連接至設置於鍍覆通孔130下方的晶種層S。
在第一絕緣層100的另一表面上可形成有接地層113。
第一絕緣層100及第二絕緣層200可由選自以下中的至少一種材料形成:液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯醚(PPE)、環烯烴聚合物(COP)、全氟烷氧基(PFA)及聚醯亞胺(PI)。
穿透過第一絕緣層100的第一開口120及穿透過第二絕緣層200的第二開口220的每一者的橫截面積可自介面A至相對 的側減小。在此種情形中,鍍覆通孔130的橫截面積自一個表面至另一表面變小。換言之,鍍覆通孔130的橫截面積自底表面至介面A增大。膏通孔230的橫截面積自上表面至第一絕緣層100與第二絕緣層200之間的介面增大,且自第一絕緣層100與第二絕緣層200之間的介面朝介面A減小。此乃因膏通孔230的一部分被插入至第一開口120中以使位於第一開口120中的膏通孔230的側斜率與鍍覆通孔130的側斜率相同。
圖4示出根據本發明另一實施例的印刷電路板。
圖4中所示印刷電路板可為剛性可撓板(rigid flexible board)。此種印刷電路板可用作同軸電纜(coaxial cable)的替代品。
剛性可撓基底被劃分成剛性部分及可撓部分。形成於剛性部分及可撓部分之上的可撓絕緣層310是由例如液晶聚合物(LCP)、聚四氟乙烯(PTFE)、及聚醯亞胺(PI)等可撓材料製成。在剛性部分中的可撓絕緣層的兩個表面上積層有剛性絕緣層320。可使用具有小的可撓性的樹脂作為剛性絕緣層320。
剛性部分可包括參照圖1至圖3(b)而闡述的結構。對剛性部分的說明與以上所述說明相同且因此將被省略。
圖5至圖18是示出在製造根據本發明實施例的印刷電路板的方法中使用的示例性製程的剖視圖。
參照圖5,製備其中在絕緣材料上積層有金屬箔M的基底。絕緣材料對應於以上說明中的第二絕緣層200,且金屬箔M 對應於第一電路111及金屬墊110。
絕緣材料可由例如液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯醚(PPE)、環烯烴聚合物(COP)、全氟烷氧基(PFA)及聚醯亞胺(PI)等材料形成。較佳地,絕緣材料可具有小於0.002(在10吉赫下)的介電損失正切(dielectric loss tangent)。此外,絕緣材料可具有25微米至100微米的厚度。金屬箔M可為銅且可具有10微米至20微米的厚度。然而,並非僅限於此。
參照圖6,對感光性光阻劑(photosensitive resist)R1進行積層及圖案化。可藉由包括曝光及顯影的微影製程(photolithography process)來執行對感光性光阻劑R1的圖案化。感光性光阻劑R1變成蝕刻阻劑(etching resist)。亦即,圖案化感光性光阻劑R1保持於其中欲形成第一電路111及金屬墊110的區中。
參照圖7,圖案化感光性光阻劑R1變成蝕刻阻劑且金屬箔M被蝕刻。可藉由此種蓋孔方法形成第一電路111及金屬墊110,但並非僅限於此。當藉由蓋孔方法形成第一電路111及金屬墊110時,第一電路111及金屬墊110的側表面是傾斜的且第一電路111及金屬墊110的每一者的橫截面積朝絕緣材料側增大。亦即,第一電路111及金屬墊110的縱向側變成梯形形狀。然而,自圖8中省略第一電路111及金屬墊110的側表面的梯形形狀。
參照圖8,在絕緣材料上積層第一絕緣層100,且第一絕緣層100的一個表面接觸所述絕緣材料。可藉由V壓合(V-press lamination)來對第一絕緣層100進行積層。第一絕緣層100可具有25微米至100微米的厚度。第一絕緣層100可由與絕緣材料(第二絕緣層200)相同或不同的材料製成。然而,第一絕緣層100的介電損失正切亦可小於0.002(在10吉赫下)。
根據圖8中的製程,形成其中第一絕緣層100與第二絕緣層200加以組合的單元層。在第一絕緣層100與第二絕緣層200之間形成第一電路111及金屬墊110。第一電路111及金屬墊110嵌置於第一絕緣層100中。
參照圖9,在第一絕緣層100中形成第一開口120。第一開口120可藉由例如CO2雷射或紫外光(ultra violet,UV)雷射等雷射製程來形成,或者可藉由例如噴砂製程(sand blast process)等機械製程來形成。第一開口120形成於金屬墊110上以使金屬墊110的一個表面經由第一開口120暴露出。第一開口120的橫截面積可朝金屬墊110減小,且第一開口120的寬度可為40微米至100微米。
參照圖10,在第一開口120中形成鍍覆通孔130。可藉由在藉由無電鍍覆形成晶種層S之後進行電鍍來填充鍍覆通孔130。此時,藉由無電鍍覆形成的晶種層S可不僅形成於第一開口120的內壁及底部上,而且形成於第一絕緣層100的另一表面上。晶種層S可具有2微米或小於2微米的厚度。
參照圖11,在晶種層S上積層感光性光阻劑R2並將感光性光阻劑R2圖案化。對於其中形成有第二電路112的區域,移 除感光性光阻劑R2。
參照圖12,可藉由電鍍形成第二電路112。因此,可藉由半加性製程形成第二電路112,但並非僅限於此。
在圖13中,剝除感光性光阻劑R2。
參照圖14,移除不必要的晶種層S。亦即,移除位於除位於第二電路112下方的晶種層S以外的區中的晶種層S。此處,在移除晶種層(S)時,由與晶種層(S)相同的金屬製成的鍍覆通孔130的一個表面被局部地移除。亦即,在鍍覆通孔130中形成凹陷空間140。藉此,鍍覆通孔130的一個表面凹陷而低於第一絕緣層100的另一表面。
參照圖15,在將保護膜210貼合至第二絕緣層200的一個表面之後形成第二開口220。保護膜210可為聚對苯二甲酸乙二脂(polyethylene terephthalate,PET)膜。保護膜210可防止在加工第二開口220時出現毛邊(burr)。第二開口220可藉由例如CO2雷射或紫外光雷射等雷射製程來形成,或者可藉由例如噴砂製程等機械製程來形成。在第二絕緣層200的一側上第二開口220的的寬度可為40微米至100微米。
參照圖16,在第二開口220中填充金屬膏。金屬膏包括由塗佈有鉍(Bi)的銅、錫或銀製成的金屬填充物,且可為混合有熱固性樹脂的膏。可藉由真空壓製機(vacuum press)或大氣壓製機(atmospheric press)來擠壓金屬膏。
參照圖17,移除保護膜210,且完成膏通孔230。當移 除保護膜210時,金屬膏的一部分可能脫落。即便如此,金屬膏仍可較第二絕緣層200的一個表面更突出。藉由此種製程,可形成印刷電路板的單元層。
在圖18中,製作其中不再形成第二電路112而是形成接地層113的單元層。
亦即,在製備其中積層有第二絕緣層200與第一絕緣層100的單元層之後,加工第一開口120,形成晶種層S,並藉由鍍覆形成鍍覆通孔130及接地層113。可接著藉由貼合保護膜210、形成第二開口220、形成膏通孔230及移除保護膜210來完成具有接地層113的單元層。
將上面如參照圖5至圖7所述形成有第二電路112的單元層與上面如參照圖18所述形成有接地層113的單元層結合於一起,且接著在高溫下進行積層以提供印刷電路板(參見圖2)。
儘管本發明包括特定實例,然而對於此項技術中具有通常知識者而言將顯而易見,在不背離申請專利範圍及其等效範圍的精神及範圍的條件下,可在該些實例中作出各種形式及細節上的變化。本文中所述實例應被視作僅用於說明意義,而非用於限制。對每一實例中的特徵或態樣的說明應被視作適用於其他實例中的相似特徵或態樣。若以不同的次序執行所述技術及/或若以不同的方式對所述系統、架構、裝置或電路中的組件加以組合及/或以其他組件或其等效組件進行替換或補充,則可達成適合的結果。因此,本發明的範圍並非由詳細說明界定,而是由申請專利 範圍及其等效範圍界定,且處於申請專利範圍及其等效範圍的範圍內的所有變動皆應被視作包含於本發明中。
100:絕緣層/第一絕緣層
110:金屬墊
111:第一電路
112:第二電路
113:接地層
130:鍍覆通孔
200:絕緣層/第二絕緣層
230:膏通孔

Claims (19)

  1. 一種印刷電路板,包括:第一絕緣層,金屬墊形成於所述第一絕緣層的一個表面上;鍍覆通孔,藉由穿透過所述第一絕緣層而形成以連接至所述金屬墊的一個表面;第二絕緣層,形成於所述第一絕緣層的所述一個表面上;以及膏通孔,藉由穿透過所述第二絕緣層而形成以連接至所述金屬墊的另一表面,其中所述鍍覆通孔的位於所述第一絕緣層的另一表面處的表面比所述第一絕緣層的另一表面更凹陷;以及其中所述鍍覆通孔的位於所述第一絕緣層的另一表面處的表面基本上是平的。
  2. 如申請專利範圍第1項所述的印刷電路板,其中所述金屬墊的側表面被形成為傾斜的。
  3. 如申請專利範圍第2項所述的印刷電路板,其中所述金屬墊的橫截面積自所述金屬墊的所述一個表面至所述金屬墊的所述另一表面增大。
  4. 如申請專利範圍第1項所述的印刷電路板,更包括形成於所述第一絕緣層的所述一個表面上的第一電路,其中所述第一電路的側表面被形成為傾斜的。
  5. 如申請專利範圍第1項所述的印刷電路板,更包括形成 於所述第一絕緣層的所述另一表面上的第二電路。
  6. 如申請專利範圍第5項所述的印刷電路板,其中所述鍍覆通孔及所述第二電路在底部處包括晶種層。
  7. 如申請專利範圍第1項所述的印刷電路板,更包括形成於所述第一絕緣層的所述另一表面上的接地層。
  8. 如申請專利範圍第1項所述的印刷電路板,其中所述膏通孔較所述第二絕緣層的一個表面更突出。
  9. 如申請專利範圍第1項所述的印刷電路板,其中所述鍍覆通孔及所述膏通孔的每一者的橫截面積自所述金屬墊至外側增大。
  10. 如申請專利範圍第1項所述的印刷電路板,其中所述第一絕緣層及所述第二絕緣層是由選自以下的至少一種材料形成:液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯醚(PPE)、環烯烴聚合物(COP)、全氟烷氧基(PFA)及聚醯亞胺(PI)。
  11. 一種印刷電路板,包括:第一絕緣層;鍍覆通孔,藉由穿透過所述第一絕緣層而形成;第二絕緣層,形成於所述第一絕緣層上;以及膏通孔,藉由穿透過所述第二絕緣層而形成以接觸所述鍍覆通孔,其中所述鍍覆通孔與所述膏通孔之間的接觸介面位於所述第一絕緣層內;以及 其中所述膏通孔的側端表面接觸所述第一絕緣層。
  12. 如申請專利範圍第11項所述的印刷電路板,更包括形成於所述第一絕緣層的一個表面上的金屬墊,其中所述鍍覆通孔形成於所述金屬墊的一個表面上,且其中所述第二絕緣層形成於所述第一絕緣層的另一表面上。
  13. 如申請專利範圍第12項所述的印刷電路板,其中所述金屬墊的橫截面積自所述金屬墊的所述一個表面至所述金屬墊的另一表面增大。
  14. 如申請專利範圍第12項所述的印刷電路板,更包括形成於所述第一絕緣層的所述一個表面上的第一電路,其中所述第一電路的側表面被形成為傾斜的。
  15. 如申請專利範圍第12項所述的印刷電路板,更包括形成於所述第一絕緣層的所述另一表面上的第二電路。
  16. 如申請專利範圍第15項所述的印刷電路板,其中所述鍍覆通孔及所述第二電路在底部處包括晶種層。
  17. 如申請專利範圍第12項所述的印刷電路板,更包括形成於所述第一絕緣層的所述另一表面上的接地層。
  18. 如申請專利範圍第11項所述的印刷電路板,其中所述鍍覆通孔的橫截面積自底部至所述接觸介面增大,其中所述膏通孔的橫截面積自上表面至所述第一絕緣層與所述第二絕緣層之間的介面增大,且自所述第一絕緣層與所述第二絕緣層之間的所述介面至所述接觸介面減小。
  19. 如申請專利範圍第11項所述的印刷電路板,其中所述第一絕緣層及所述第二絕緣層是由選自以下的至少一種材料製成:液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯醚(PPE)、環烯烴聚合物(COP)、全氟烷氧基(PFA)及聚醯亞胺(PI)。
TW107115787A 2017-10-20 2018-05-09 印刷電路板 TWI806865B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0136892 2017-10-20
??10-2017-0136892 2017-10-20
KR1020170136892A KR102442387B1 (ko) 2017-10-20 2017-10-20 인쇄회로기판

Publications (2)

Publication Number Publication Date
TW201918134A TW201918134A (zh) 2019-05-01
TWI806865B true TWI806865B (zh) 2023-07-01

Family

ID=66285813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115787A TWI806865B (zh) 2017-10-20 2018-05-09 印刷電路板

Country Status (3)

Country Link
JP (1) JP7188836B2 (zh)
KR (1) KR102442387B1 (zh)
TW (1) TWI806865B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469195B2 (en) * 2020-09-24 2022-10-11 Nanya Technology Corporation Semiconductor device with tilted insulating layers and method for fabricating the same
US11737209B2 (en) 2021-01-21 2023-08-22 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device
US11785707B2 (en) 2021-01-21 2023-10-10 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device
TW202335542A (zh) * 2022-01-12 2023-09-01 南韓商韓國電路股份有限公司 印刷電路板及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186354A (ja) * 2002-12-03 2004-07-02 Clover Denshi Kogyo Kk 多層配線基板の製造方法
JP2007142399A (ja) * 2005-11-16 2007-06-07 Samsung Electro-Mechanics Co Ltd ペーストバンプを用いた印刷回路基板およびその製造方法
KR20100046497A (ko) * 2008-10-27 2010-05-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
CN104869747A (zh) * 2014-02-24 2015-08-26 揖斐电株式会社 印刷布线板和印刷布线板的制造方法
TW201733010A (zh) * 2016-02-03 2017-09-16 Fuji Xerox Co Ltd 電路基板及電路基板之製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938476B2 (ja) 2000-05-31 2007-06-27 住友ベークライト株式会社 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法
JP4693258B2 (ja) 2001-02-26 2011-06-01 京セラ株式会社 多層配線基板の製造方法
KR101162133B1 (ko) 2003-04-15 2012-07-03 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판과 그 제조 방법
JP5095952B2 (ja) 2006-03-13 2012-12-12 富士通株式会社 多層配線基板及びその製造方法
JP2007299943A (ja) 2006-04-28 2007-11-15 Fujikura Ltd 多層配線基板及びその製造方法
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2011153499A1 (en) 2010-06-03 2011-12-08 Ddi Global Corp. Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
JP2017107934A (ja) 2015-12-08 2017-06-15 富士通株式会社 回路基板、電子機器、及び回路基板の製造方法
JP2017174997A (ja) 2016-03-24 2017-09-28 株式会社村田製作所 多層基板、および、多層基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186354A (ja) * 2002-12-03 2004-07-02 Clover Denshi Kogyo Kk 多層配線基板の製造方法
JP2007142399A (ja) * 2005-11-16 2007-06-07 Samsung Electro-Mechanics Co Ltd ペーストバンプを用いた印刷回路基板およびその製造方法
KR20100046497A (ko) * 2008-10-27 2010-05-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
CN104869747A (zh) * 2014-02-24 2015-08-26 揖斐电株式会社 印刷布线板和印刷布线板的制造方法
TW201733010A (zh) * 2016-02-03 2017-09-16 Fuji Xerox Co Ltd 電路基板及電路基板之製造方法

Also Published As

Publication number Publication date
TW201918134A (zh) 2019-05-01
JP2019080034A (ja) 2019-05-23
KR102442387B1 (ko) 2022-09-14
JP7188836B2 (ja) 2022-12-13
KR20190044446A (ko) 2019-04-30

Similar Documents

Publication Publication Date Title
TWI806865B (zh) 印刷電路板
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US8847082B2 (en) Multilayer wiring substrate
US20120097319A1 (en) Method of manufacturing multilayer wiring substrate
US10798828B2 (en) Circuit board structures and methods of fabricating the same
CN109788663B (zh) 电路板的制作方法及由该方法制得的电路板
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
TWI714953B (zh) 印刷電路板
TWI813580B (zh) 印刷電路板
US20210273356A1 (en) Circuit board structure and manufacturing method thereof
TWI793139B (zh) 印刷電路板
JP2002222897A (ja) 半導体用パッケージ
JP6637608B2 (ja) 部品内蔵基板及びその製造方法
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
JP7392966B2 (ja) プリント回路基板
CN111741592B (zh) 多层基板及其制作方法
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
US20240030144A1 (en) Wiring substrate
JP2001068824A (ja) 配線板の製造方法
JP5512578B2 (ja) ビルドアップ型多層フレキシブル回路基板の製造方法
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
JP2004289176A (ja) 配線板の製造方法
JP2013247239A (ja) 多層配線基板
KR20140025824A (ko) 전자 칩이 내장된 회로기판의 제조 방법