TWI714953B - 印刷電路板 - Google Patents
印刷電路板 Download PDFInfo
- Publication number
- TWI714953B TWI714953B TW108102666A TW108102666A TWI714953B TW I714953 B TWI714953 B TW I714953B TW 108102666 A TW108102666 A TW 108102666A TW 108102666 A TW108102666 A TW 108102666A TW I714953 B TWI714953 B TW I714953B
- Authority
- TW
- Taiwan
- Prior art keywords
- resin layer
- layer
- hole
- circuit board
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
一種印刷電路板包括:熱固性的第一樹脂層;熱塑性的第二樹脂層,積層在第一樹脂層上;第一電路,形成於第一樹脂層的下表面上;第二電路,形成於第二樹脂層的上表面上;通孔洞,共同穿過第一樹脂層及第二樹脂層;以及鍍覆層,形成於通孔洞內,以電性連接第一電路與第二電路。
Description
[相關申請案的交叉參考]
本申請案主張於2018年7月12日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0081253號的權利,所述韓國專利申請案的全部揭露內容出於所有目的以引用方式併入本案。
本揭露是有關於一種印刷電路板。
目前正在對5G商業化進行大量的開發研究。為了在5G時代在10GHz或大於10GHz的頻帶中平穩地傳送訊號,以現有的材料及結構可能難以應付。因此,正在開發用於將所接收的高頻訊號無損耗地傳送至主板的新材料及結構。
在韓國專利公開案第10-2011-0002112(2011年1月6日)中,揭露了一種金屬系電路板及其製造方法。
提供本發明內容是為了以簡化的形式介紹在下文實施方式中進一步闡述的概念的精選。本發明內容並不旨在識別所主張標的的關鍵特徵或必要特徵,亦並非旨在用於幫助確定所主張標的的範圍。
本揭露的目的是提供一種具有減少的訊號損耗的印刷電路板。
在一個一般態樣中,一種印刷電路板包括:熱固性的第一樹脂層;熱塑性的第二樹脂層,位於所述第一樹脂層上;第一電路,位於所述第一樹脂層的下表面上;第二電路,位於所述第二樹脂層的上表面上;通孔洞,共同穿過所述第一樹脂層及所述第二樹脂層;以及鍍覆層,形成於所述通孔洞內,以電性連接所述第一電路與所述第二電路。
在另一一般態樣中,一種印刷電路板包括:積層體,藉由交替重複地積層熱固性樹脂層與熱塑性樹脂層而形成;通孔洞,共同穿過彼此相鄰的所述熱固性樹脂層及所述熱塑性樹脂層;以及鍍覆層,位於所述通孔洞內。
藉由以下詳細說明、圖式及申請專利範圍,其他特徵及態樣將顯而易見。
1:終端
2:主板
10、10':印刷電路板
110:第一樹脂層
120:第二樹脂層
130:第三樹脂層
140:第四樹脂層
210:第一電路
220:第二電路
230:第三電路
240:接墊
310:第一通孔洞
320:第二通孔洞
410:第一鍍覆層
420:第二鍍覆層
500:覆蓋層
510:絕緣層
600:墊片板
A、B:粗糙度
BB:基頻晶片
C:絕緣材料
D:可拆卸芯體
F:抗蝕劑膜
IF:中頻(IF)處理部件
M1:載體金屬層
M2:晶種金屬層
RF1、RF2:射頻(RF)處理部件
S:晶種層
圖1是示出可應用根據實施例的印刷電路板的終端的圖。
圖2至圖7是示出根據一或多個實施例的印刷電路板的圖。
圖8至圖12是示出根據一或多個實施例的用於製造印刷電路板的方法的圖。
在所有圖式及詳細說明通篇中,相同的參考編號指代相同的元件。所述圖式可能未必按比例繪製,且為清晰、說明及方便起
見,可誇大圖式中的元件的相對大小、比例及繪示。
提供以下詳細說明是為了幫助讀者獲得對本文中所述方法、設備及/或系統的全面理解。然而,對於此項技術中具有通常知識者而言,在理解以下說明之後,本文中所述方法、設備及/或系統的各種改變、修改及等效形式將顯而易見。本文中所述操作順序僅為實例,且並非僅限於本文中所述該些操作順序,而是在理解以下說明之後,如對於此項技術中具有通常知識者而言將顯而易見,除必定以特定次序出現的操作以外,皆可有所改變。
本文中所述特徵可被實施為不同形式,且不應被解釋為僅限於本文中所述實例。確切而言,提供本文中所述實例是為了使此揭露內容將透徹及完整,並將向此項技術中具有通常知識者傳達本揭露。
應理解,儘管本文中可能使用用語「第一」、「第二」、「第三」、「第四」等中的任一者來闡述各種元件,然而該些元件不應受限於該些用語。該些用語僅用於區分各個元件。舉例而言,第一元件可被稱為第二元件,且類似地,在不背離本揭露的範圍的條件下,第二元件可被稱為第一元件。類似地,當闡述一種方法包括一系列操作時,所述操作的順序並非所述操作應按照順序執行的順序,任意技術操作可被省略及/或可向所述方法中添加本文中未揭露的另一任意操作。
除非另外指明,否則第一層位於第二層或基板「上」的
任何陳述皆應被解釋為涵蓋其中第一層直接接觸第二層或基板的情形以及其中在第一層與第二層或基板之間設置有一或多個其他層的情形二者。
可使用例如「在...下方(below)」、「在...下面(beneath)」、「在...之下(under)」、「下部(lower)」、「底部(bottom)」、「在...上方(above)」、「在...之上(over)」、「上部(upper)」、「頂部(top)」、「左(left)」及「右(right)」中的任一者等闡述相對空間關係的用詞來方便地闡述一個裝置或元件與其他裝置或元件的空間關係。此類用詞應被解釋為囊括如圖式所示取向以及在使用或操作中處於其他取向的裝置。舉例而言,其中裝置包括基於圖式所示裝置的取向設置於第一層上方的第二層的實例亦囊括當裝置在使用或操作中上下翻轉時的裝置。
以下,將參照附圖詳細闡述本揭露的某些實施例。
圖1是示出可應用根據實施例的印刷電路板的終端的圖。
參照圖1,主板2安裝在終端1上。可在主板2上安裝有射頻(radio frequency,RF)處理部件(RF模組)RF1及RF2、中頻(intermediate frequency,IF)處理部件(IF晶片)IF、基頻晶片BB等。RF處理部件RF1及RF2向IF處理部件IF傳送訊號,以使經由天線接收的訊號衰減。或者RF處理部件RF1及RF2接收自IF處理部件IF放大的訊號,以經由天線傳送訊號。此處,欲在RF處理部件RF1及RF2與IF處理部件IF之間交換的訊號可為10GHz或大於10GHz的高頻率。
圖2至圖7是示出根據一或多個實施例的印刷電路板的圖。根據實施例的印刷電路板(圖1中的10及10')傳送高頻訊號,並連接主板(圖1所示2)上的RF處理部件(圖1所示RF1及RF2)與IF處理部件(圖1所示IF)。
參照圖2,根據實施例的印刷電路板可包括第一樹脂層110、第二樹脂層120、第一電路210、第二電路220及通孔。
第一樹脂層110與第二樹脂層120上下積層。舉例而言,第二樹脂層120可積層在第一樹脂層110上。
第一樹脂層110與第二樹脂層120具有不同的物理性質。第一樹脂層110是熱固性的且第二樹脂層120是熱塑性的。
熱固性的第一樹脂層110可為聚苯醚樹脂、改質的聚醯亞胺樹脂、改質的環氧樹脂等。
可根據第一樹脂層110的樹脂類型、樹脂中包含的填料的類型及含量等來控制第一樹脂層110的介電耗散因數(dielectric dissipation factor)(Df)。介電耗散因數是介電損耗的值,且介電損耗意指在樹脂層(介電質)中形成交流(AC)電場時造成的能量損耗。由於介電耗散因數與介電損耗成比例,因此介電耗散因數越小,介電損耗越小。具有低介電損耗特性的第一樹脂層110有利於減少高頻訊號傳送中的損耗。
第一樹脂層110的介電耗散因數可為0.003或小於0.003,較佳為0.002或小於0.002。另外,第一樹脂層110的介電常數(Dk)可為3.5或小於3.5。
第一樹脂層110的厚度可為10微米至40微米。另外,第一樹脂層110的模數可為10GPa或小於10GPa。
熱塑性的第二樹脂層120可為液晶聚合物(liquid crystal polymer,LCP)、聚四氟乙烯(polytetrafluoroethylene,PTFE)、聚苯硫醚(polyphenylene sulfide,PPS)、聚苯醚(polyphenylene ether,PPE)、聚醯亞胺(polyimide,PI)等。
第二樹脂層120的介電耗散因數可為0.003或小於0.003,較佳為0.002或小於0.002。另外,第二樹脂層120的介電常數可為3.5或小於3.5。
第二樹脂層120的厚度可為10微米至40微米。第二樹脂層120的厚度可與第一樹脂層110的厚度實質上相同,但並非僅限於此。第二樹脂層120可具有18ppm/℃或低於18ppm/℃的熱膨脹係數(coefficient of thermal expansion,CTE)以及260℃或高於260℃的熔點。
第一樹脂層110與第二樹脂層120之間的介面可包括粗糙表面。粗糙表面意指具有藉由表面處理形成的凹部及凸部的表面。粗糙表面改善第一樹脂層110與第二樹脂層120之間的黏附性。
電路是載送電訊號且由金屬製成的導電線。電路金屬可為銅(Cu)等。電路可傳送高頻訊號。當第一樹脂層110及第二樹脂層120具有低介電損耗特性且電路傳送高頻訊號時,可減少由第一樹脂層110及第二樹脂層120造成的訊號損耗。電路可包
括第一電路210及第二電路220。
第一電路210是形成於第一樹脂層110的下表面上的電路,且第二電路220是形成於第二樹脂層120的上表面上的電路。
特別地,第一電路210嵌入第一樹脂層110的下表面中。亦即,第一電路210可被暴露於第一樹脂層110的下表面,但第一電路210的其他表面可接觸第一樹脂層110。
第二電路220被形成為自第二樹脂層120的上表面突出。亦即,第二電路220接觸第二樹脂層120的上表面且向外(向上)突出。
第二電路220可包括位於其下面的晶種層S。晶種層S可具有1微米至2微米的厚度。包括晶種層S的第二電路220可被分成晶種層S及另一層。亦即,第二電路220可具有雙層結構或多層結構。然而,當晶種層S由多個層構成或在晶種層S之下更包括金屬層時,第二電路220可具有三層式結構或更多層式結構。
第一電路210可不包括晶種層。在此種情形中,第一電路210可由單層構成。
所述電路形成於第一樹脂層110的下表面及第二樹脂層120的上表面上,但不形成於第一樹脂層110的上表面(或第二樹脂層120的下表面)上。亦即,在第一樹脂層110與第二樹脂層120之間的介面處不形成電路。
藉由共同穿過第一樹脂層110及第二樹脂層120而形成
通孔,且通孔電性連接第一電路210與第二電路220。通孔可由通孔洞310及形成於通孔洞310中的鍍覆層410形成。
通孔洞310是共同穿過第一樹脂層110及第二樹脂層120的洞。第一電路210被通孔洞310暴露。
通孔洞310的橫截面積可自第一樹脂層110向第二樹脂層120增大。在此種情形中,穿透第一樹脂層110的通孔洞310的部分的橫截面積可小於穿透第二樹脂層120的通孔洞310的部分的橫截面積。
鍍覆層410是由導電材料製成且藉由在通孔洞310內進行鍍覆而形成,並且電性連接第一電路210與第二電路220。鍍覆層410可由例如銅(Cu)等金屬形成。
鍍覆層410的下表面可接觸第一電路210,且鍍覆層410的上表面可接觸第二電路220。當第一電路210在其端部處包括第一接墊時,鍍覆層410的下表面可接觸第一接墊。當第二電路220在其端部處包括第二接墊時,鍍覆層410的上表面可接觸第二接墊。第一接墊的寬度可大於第一電路210的寬度,且橫截面可為圓形或矩形。第二接墊的寬度可大於第二電路220的寬度,且橫截面可接近圓形或矩形。
鍍覆層410可形成於通孔洞310的整個內表面上。由形成於通孔洞310的整個內表面上的鍍覆層410製成的通孔可被稱為填充鍍覆通孔。
鍍覆層410可包括晶種層S。晶種層S可為藉由無電鍍覆
方法形成的無電鍍覆層。晶種層S可形成於鍍覆層410的最下部分處。鍍覆層410可更包括形成於晶種層S上的電鍍層。電鍍層是藉由電解鍍覆形成的鍍覆層。
當鍍覆層410及第二電路220包括晶種層S時,可整合地形成鍍覆層410的晶種層S及第二電路220的晶種層S。晶種層S可僅形成於鍍覆層410所不接觸的第二接墊的下側的部分上,且第二接墊的晶種層S可形成於鍍覆層410的上表面的外側上。
參照圖3,通孔洞在共同穿過第一樹脂層110及第二樹脂層120的同時暴露第一樹脂層110及第二樹脂層120。經由通孔洞310被暴露的第一樹脂層110的表面的粗糙度A小於經由通孔洞310被暴露的第二樹脂層120的表面的粗糙度B。經由通孔洞310被暴露的第一樹脂層110的表面的粗糙度Ra為0.1或小於0.1,且經由通孔洞310被暴露的第二樹脂層120的表面的粗糙度Ra可為1或小於1。
經由通孔洞310被暴露的第一樹脂層110的表面的(相對)低粗糙度減少在藉由電路進行的高頻訊號傳送期間的訊號損耗。經由通孔洞310被暴露的第二樹脂層120的表面的(相對)高粗糙度改善形成於通孔洞310內的鍍覆層410與第二樹脂層120之間的黏附性。
參照圖4,根據本揭露示例性實施例的印刷電路板可包括積層體,藉由交替重複地積層熱固性樹脂層與熱塑性樹脂層而形
成;以及通孔洞,共同穿過彼此相鄰的熱固性樹脂層及熱塑性樹脂層。
根據本揭露實施例的印刷電路板可包括其中熱固性的第一樹脂層110、熱塑性的第二樹脂層120、熱固性的第三樹脂層130及熱塑性的第四樹脂層140按照次序積層的積層體。另一方面,可在第一樹脂層110下方進一步積層熱塑性樹脂層,且可在第四樹脂層140上進一步積層熱固性樹脂層。
熱固性的第一樹脂層110可為聚苯醚樹脂、改質的聚醯亞胺樹脂、改質的環氧樹脂等。
第一樹脂層110的介電耗散因數可為0.003或小於0.003,較佳為0.002或小於0.002。另外,第一樹脂層110的介電常數(Dk)可為3.5或小於3.5。
第一樹脂層110的厚度可為10微米至40微米。另外,第一樹脂層110的模數可為10GPa或小於10GPa。
熱塑性的第二樹脂層120可為液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯硫醚(PPS)、聚苯醚(PPE)、聚醯亞胺(PI)等。
第二樹脂層120的介電耗散因數可為0.003或小於0.003,較佳為0.002或小於0.002。另外,第二樹脂層120的介電常數可為3.5或小於3.5。
第二樹脂層120的厚度可為10微米至40微米。第二樹脂層120的厚度可與第一樹脂層110的厚度實質上相同,但並非
僅限於此。第二樹脂層120可具有18ppm/℃或低於18ppm/℃的CTE及260℃或高於260℃的熔點。
熱固性第三樹脂層130可為聚苯醚樹脂、改質的聚醯亞胺樹脂、改質的環氧樹脂等。
第三樹脂層130的介電耗散因數可為0.003或小於0.003,較佳為0.002或小於0.002。另外,第三樹脂層130的介電常數(Dk)可為3.5或小於3.5。
第三樹脂層130的厚度可為10微米至40微米。另外,第三樹脂層130的模數可為10GPa或小於10GPa。
第三樹脂層130可與第一樹脂層110相同。
熱塑性第四樹脂層140可為液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯硫醚(PPS)、聚苯醚(PPE)、聚醯亞胺(PI)等。
第四樹脂層140的介電耗散因數可為0.003或小於0.003,較佳為0.002或小於0.002。另外,第四樹脂層140的介電常數可為3.5或小於3.5。
第四樹脂層140的厚度可為10微米至40微米。第四樹脂層140的厚度可與第三樹脂層130的厚度實質上相同,但並非僅限於此。第四樹脂層140可具有18ppm/℃或低於18ppm/℃的CTE及260℃或高於260℃的熔點。
第四樹脂層140可與第二樹脂層120相同。
第一樹脂層110與第二樹脂層120之間的介面可包括粗
糙表面,且第三樹脂層130與第四樹脂層140之間的介面可包括粗糙表面。
根據實施例的印刷電路板的通孔共同穿過彼此相鄰的熱固性樹脂層及熱塑性樹脂層。通孔可包括穿過彼此相鄰的熱固性樹脂層及熱塑性樹脂層的通孔洞以及形成於通孔洞內的鍍覆層。
通孔可包括第一通孔、第二通孔等。第一通孔可包括第一通孔洞310及第一鍍覆層410,且第二通孔可包括第二通孔洞320及第二鍍覆層420。
第一通孔洞310是共同穿過第一樹脂層110及第二樹脂層120的洞。第一電路210被第一通孔洞310暴露。
第一鍍覆層410是藉由在第一通孔洞310內鍍覆導電材料而由導電材料形成。第一鍍覆層410可由例如銅(Cu)等金屬形成。
第一鍍覆層410可形成於第一通孔洞310的整個內表面上。由形成於第一通孔洞310的整個內表面上的第一鍍覆層410製成的通孔可被稱為填充鍍覆通孔。
第一鍍覆層410可包括晶種層S。晶種層S可為由無電鍍覆方法形成的無電鍍覆層。晶種層S可形成於第一鍍覆層410的最下部分處。另外,第一鍍覆層410可包括形成於晶種層S上的電鍍層。電鍍層是藉由電解鍍覆形成的鍍覆層。
第二通孔洞320是共同穿過第三樹脂層130及第四樹脂層140的洞。第二電路220被第二通孔洞320暴露。
第二鍍覆層420是由導電材料製成且藉由在第二通孔洞320內鍍覆所述導電材料而形成。第二鍍覆層420可由例如銅(Cu)等金屬形成。
第二鍍覆層420可形成於第二通孔洞320的整個內表面上。由形成於第二通孔洞320的整個內表面上的第二鍍覆層420製成的通孔可被稱為填充鍍覆通孔。
第二鍍覆層420可包括晶種層S。晶種層S可為由無電鍍覆方法形成的無電鍍覆層。晶種層S可形成於第二鍍覆層420的最下部分處。另外,第二鍍覆層420可包括形成於晶種層S上的電鍍層。電鍍層是藉由電解鍍覆形成的鍍覆層。
另一方面,在穿過彼此相鄰的熱固性樹脂層及熱塑性樹脂層的通孔洞中,穿過熱固性樹脂層的通孔洞的部分的橫截面積小於穿過熱塑性樹脂層的通孔洞的部分的橫截面積。
第一通孔洞310的橫截面積可自第一樹脂層110向第二樹脂層120增大。在此種情形中,穿過第一樹脂層110的第一通孔洞310的部分的橫截面積可小於穿過第二樹脂層120的第一通孔洞310的部分的橫截面積。
第二通孔洞320的橫截面積可自第三樹脂層130向第四樹脂層140增大。在此種情形中,穿過第三樹脂層130的第二通孔洞320的部分的橫截面積可小於穿過第四樹脂層140的第二通孔洞320的部分的橫截面積。
參照圖5,當通孔洞穿過彼此相鄰的熱固性樹脂層及熱塑
性樹脂層時,經由通孔洞被暴露的熱固性樹脂層的表面的粗糙度小於被暴露於通孔洞的熱塑性樹脂層的表面的粗糙度。
亦即,第一通孔洞310在共同穿過第一樹脂層110及第二樹脂層120的同時暴露第一樹脂層110及第二樹脂層1200經由第一通孔洞310被暴露的第一樹脂層110的表面的粗糙度A小於經由第一通孔洞310被暴露的第二樹脂層120的表面的粗糙度B。經由通孔洞310被暴露的第一樹脂層110的表面的粗糙度Ra為0.1或小於0.1,且經由通孔洞310被暴露的第二樹脂層120的表面的粗糙度Ra可為1或小於1。
類似地,第二通孔洞320在共同穿過第三樹脂層130及第四樹脂層140的同時暴露第三樹脂層130及第四樹脂層140。經由第二通孔洞320被暴露的第三樹脂層130的表面的粗糙度小於經由第二通孔洞320被暴露的第四樹脂層140的表面的粗糙度。經由第二通孔洞320被暴露的第三樹脂層130的表面的粗糙度Ra為0.1或小於0.1,且經由第二通孔洞320被暴露的第四樹脂層140的表面的粗糙度Ra為1或小於1。
再次參照圖4,根據實施例的印刷電路板可更包括:位於熱塑性樹脂層的一個表面上且嵌入熱固性樹脂層中的電路。所述電路形成於熱塑性樹脂層的不在通孔洞中與熱塑性樹脂層接觸的一表面上,所述通孔洞共同穿過熱固性樹脂層及熱塑性樹脂層。在熱塑性樹脂層的另一表面上不形成電路。
電路可包括第一電路210、第二電路220、第三電路230
等。
第一電路210是形成於第一樹脂層110的下表面上的電路。第一電路210形成於積層在第一樹脂層110之下的熱塑性樹脂層(未示出)的上表面上且嵌入第一樹脂層110中。第一電路210可被暴露於第一樹脂層110的下表面,但第一電路210的其他表面可接觸第一樹脂層110。
第二電路220是形成於第二樹脂層120的上表面上且嵌入第三樹脂層130中的電路。
第三電路230形成於第四樹脂層140的上表面上,且嵌入形成於第四樹脂層140的上表面上的熱固性樹脂層(未示出)中。
第一電路210與第二電路220可經由第一通孔的第一鍍覆層410進行電性連接,且第二電路220與第三電路230可經由第二通孔的第二鍍覆層420進行電性連接。
第一鍍覆層410可接觸第一電路210的上表面及第二電路220的下表面。此外,第一電路210可在其端部處包括第一接墊,第二電路220可在其端部處包括第二接墊,且第一鍍覆層410設置在第一接墊與第二接墊之間,以分別接觸第一接墊及第二接墊。
第二鍍覆層420可接觸第二電路220的上表面及第三電路230的下表面。此外,第二電路220可在其端部處包括第二接墊,第三電路230可在其端部處包括第三接墊,且第二鍍覆層420
設置在第二接墊與第三接墊之間以分別接觸第二接墊及第三接墊。
第一接墊的寬度可大於第一電路210的寬度,且橫截面可接近圓形或矩形。第二接墊的寬度可大於第二電路220的寬度,且橫截面可接近圓形或矩形。第三接墊的寬度可大於第三電路230的寬度,且橫截面可接近圓形或矩形。
所述電路不形成於第一樹脂層110與第二樹脂層120之間的介面以及第三樹脂層130與第四樹脂層140之間的介面處。
另一方面,所述電路可包括形成於積層體的最外層上的最外層電路,且最外層電路中的最上電路自積層體的最上層處的熱塑性樹脂層的上表面向外突出。此外,最外層中的最下電路嵌入積層體的最下層處的熱固性樹脂層的下表面中。
第一電路210、第二電路220及第三電路230中的每一者可包括位於其下面的晶種層S。晶種層S可具有1微米至2微米的厚度。
在上述最外層電路中,最下電路可不包括晶種層。
當第一鍍覆層410及第二電路220包括晶種層S時,可整合地形成第一鍍覆層410的晶種層S及第二電路220的晶種層S。晶種層S僅形成於第一鍍覆層410所不接觸的第二接墊的下側的部分上,且第二接墊的晶種層S形成於第一鍍覆層410的上表面的外側上。
類似地,當第二鍍覆層420及第三電路230包括晶種層S
時,可整合地形成第二鍍覆層420的晶種層S及第三電路230的晶種層S。晶種層S僅形成於第二鍍覆層420所不接觸的第三接墊的下側的部分上,且第三接墊的晶種層S形成於第二鍍覆層420的上表面的外側上。
參照圖6,印刷電路板可為可撓性基板。在此種情形中,構成積層體的熱固性樹脂層及熱塑性樹脂層二者皆可由可撓性材料製成。另外,可在積層體的兩個表面上進一步形成覆蓋及保護最外層電路的覆蓋層500,且覆蓋層500可為可撓性材料的覆蓋膜。若被覆蓋層500覆蓋的最外層電路是用於傳送高頻訊號的電路,則覆蓋層可由具有0.002或小於0.002的低介電耗散因數的材料製成。
另一方面,其中覆蓋層500的部分被除去的最外層電路可用作用於與外部連接的接墊240。
參照圖7,印刷電路板可為剛性可撓性板。構成積層體的熱固性樹脂層及熱塑性樹脂層二者皆可由可撓性材料製成,且可在積層體的部分的兩個表面(或一個表面)上積層剛性材料的絕緣層510。
可在剛性材料的絕緣層510上形成電路,以與形成於積層體中的電路進行電性連接。剛性材料的絕緣層510的部分被除去且被暴露的電路可用作用於與外部連接的接墊240。
同時,可在積層體與剛性材料的絕緣層510之間插置參照圖6闡述的可撓性材料的覆蓋層500。此外,可在絕緣層510
上進一步形成墊片板600。
圖8至圖12是示出根據一或多個實施例的用於製造印刷電路板的方法的圖。
參照圖8(a),提供可拆卸芯體D。可拆卸芯體D是用於製造印刷電路板的載體,且最終被除去(拆離)。可拆卸芯體D可包括絕緣材料C、積層在絕緣材料C的兩個表面上的載體金屬層M1以及積層在載體金屬層M1上的晶種金屬層M2。載體金屬層M1的厚度可大於晶種金屬層M2的厚度。
參照圖8(b)及圖8(c),可在可拆卸芯體D上施用抗蝕劑膜F,且可將抗蝕劑膜F圖案化。
參照圖8(d),可對應於圖案化的抗蝕劑膜F執行鍍覆以形成第一電路210。在形成第一電路210之後,可剝離抗蝕劑膜F。第一電路210可藉由半加成製程(semi-additive process,SAP)或改良半加成製程(modified semi-additive process,MSAP)方法形成。在此種情形中,可達成40節距或小於40節距的微電路。
參照圖9,可在可拆卸芯體D上積層熱固性的第一樹脂層110以覆蓋第一電路210。第一電路210可嵌入第一樹脂層110中。
第一樹脂層110的積層可藉由輥積層法或真空積層法執行。
第一樹脂層110可在低於第一樹脂層110的最終固化溫度的溫度下積層。所述溫度亦可低於第二樹脂層120的熔點。
舉例而言,第二樹脂層120可為液晶聚合物,其中液晶聚合物的熔點為280℃或高於280℃。第一樹脂層110可在160℃或低於160℃的溫度下積層。
參照圖10,可在熱固性的第一樹脂層110上積層熱塑性的第二樹脂層120。第二樹脂層120可藉由V壓法(V-press method)積層。第二樹脂層120可在高於第一樹脂層110的最終固化溫度下積層,使得第一樹脂層110可被充分固化。另外,第二樹脂層120可在低於第二樹脂層120的熔點的溫度下壓力式積層。舉例而言,當第二樹脂層120是液晶聚合物時,第二樹脂層120可在220℃下積層。
參照圖11(a),可形成共同穿過第一樹脂層110及第二樹脂層120的第一通孔洞310。第一通孔洞310可由雷射鑽機等形成以暴露第一電路210。
參照圖11(b),可形成晶種層S。晶種層S不僅可延伸至第一通孔洞310的內壁及底部,且亦可延伸至第二樹脂層120的表面。晶種層S可藉由無電鍍覆方法形成。
參照圖11(c),可施用抗蝕劑膜F且將抗蝕劑膜F圖案化,然後可對應於圖案化的抗蝕劑膜F形成電鍍層。
參照圖11(d),可剝離抗蝕劑膜F,且可移除多餘的晶種層S,從而形成第二電路220及第一通孔。在圖11(b)及圖11(c)中形成的晶種層S及電鍍層可成為圖11(d)中的第二電路220及第一鍍覆層410(第一通孔)。第二電路220可藉由SAP或MSAP方
法形成。在此種情形中,可達成40節距或小於40節距的微電路。
圖12(b)示出在圖12(a)之後重複圖9至圖11的製程。相較於圖12(a)而言,在圖12(b)中進一步形成第三樹脂層130、第四樹脂層140、第二通孔及第三電路230。
參照圖12(c),可自可拆卸芯體D的剩餘部分移除晶種金屬層M2。亦即,可分離載體金屬層M1與晶種金屬層M2之間的介面。
參照圖12(d),可藉由蝕刻移除晶種金屬層M2。在此種情形中,第一電路210成為印刷電路板的最下電路,第一電路210可不包括晶種層S,但剩餘的第二電路220及第三電路230可包括晶種層S。
僅管本揭露包括特定實例,然而在理解本申請案的揭露內容之後將顯而易見的是,在不背離申請專利範圍及其等效範圍的精神及範圍的條件下,可在該些實例中作出各種形式及細節上的改變。本文中所述實例應僅被解釋為具有說明性意義,而非用於限制。對每一實例中的特徵或態樣的說明應被視作適用於其他實例中的相似特徵或態樣。若以不同的次序執行所述技術及/或若以不同的方式對所述系統、架構、裝置或電路中的組件加以組合及/或以其他組件或其等效組件進行替換或補充,則可達成適合的結果。因此,本揭露的範圍並非由詳細說明界定,而是由申請專利範圍及其等效範圍界定,且處於申請專利範圍及其等效範圍的範圍內的所有變型皆應被視作包含於本揭露中。
110‧‧‧第一樹脂層
120‧‧‧第二樹脂層
210‧‧‧第一電路
220‧‧‧第二電路
310‧‧‧第一通孔洞
410‧‧‧第一鍍覆層
S‧‧‧晶種層
Claims (19)
- 一種印刷電路板,包括:熱固性的第一樹脂層;熱塑性的第二樹脂層,積層在所述第一樹脂層上;第一電路,嵌入於所述第一樹脂層的下部部分中;第二電路,配置於所述第二樹脂層的上表面上且自所述第二樹脂層的所述上表面突出;通孔洞,穿透所述第一樹脂層及所述第二樹脂層;以及導電材料,填充所述通孔洞的至少部分,以連接所述第一電路與所述第二電路,其中經由所述通孔洞被暴露的所述第一樹脂層的表面的粗糙度與經由所述通孔洞被暴露的所述第二樹脂層的表面的粗糙度不同。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第一樹脂層包括聚苯醚且所述第二樹脂層包括液晶聚合物。
- 如申請專利範圍第1項所述的印刷電路板,其中所述導電材料填充所述通孔洞的整個區域上。
- 如申請專利範圍第1項所述的印刷電路板,其中經由所述通孔洞被暴露的所述第一樹脂層的表面的所述粗糙度小於經由所述通孔洞被暴露的所述第二樹脂層的表面的所述粗糙度。
- 如申請專利範圍第1項所述的印刷電路板,其中所述導電材料及所述第二電路分別包括晶種層。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第一電路不包括晶種層。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第一樹脂層與所述第二樹脂層之間的介面包括粗糙表面。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第一樹脂層及所述第二樹脂層各自的介電耗散因數為0.002或小於0.002。
- 如申請專利範圍第1項所述的印刷電路板,其中在所述第一樹脂層的上表面上不形成電路。
- 如申請專利範圍第1項所述的印刷電路板,其中所述通孔洞的橫截面積自所述第一樹脂層向所述第二樹脂層增大。
- 一種印刷電路板,包括:積層體,藉由積層熱固性樹脂層與熱塑性樹脂層而形成;電路,配置於所述熱固性樹脂層中;通孔洞,穿透彼此相鄰的所述熱固性樹脂層及所述熱塑性樹脂層且將所述電路的至少部分自所述熱固性樹脂層暴露出來;以及導電材料,位於所述通孔洞內,其中所述導電材料包括晶種層與鍍覆層,所述晶種層配置於所述通孔洞的內壁表面與所述電路的暴露表面上,所述鍍覆層配置於所述晶種層上且填充所述通孔洞。
- 如申請專利範圍第11項所述的印刷電路板,其中經由 所述通孔洞被暴露的所述熱固性樹脂層的表面的粗糙度小於經由所述通孔洞被暴露的所述熱塑性樹脂層的表面的粗糙度。
- 如申請專利範圍第11項所述的印刷電路板,其中所述熱固性樹脂層與所述熱塑性樹脂層之間的介面包括粗糙表面。
- 如申請專利範圍第11項所述的印刷電路板,其中所述熱固性樹脂層及所述熱塑性樹脂層各自的介電耗散因數為0.002或小於0.002。
- 如申請專利範圍第11項所述的印刷電路板,其中所述熱固性樹脂層包括聚苯醚且所述熱塑性樹脂層包括液晶聚合物。
- 如申請專利範圍第11項所述的印刷電路板,其中在彼此相鄰的所述熱塑性樹脂層與所述熱固性樹脂層之間的分界上不形成電路。
- 如申請專利範圍第11項所述的印刷電路板,其中穿過所述熱固性樹脂層的所述通孔洞的部分的橫截面積小於穿過所述熱塑性樹脂層的所述通孔洞的部分的橫截面積。
- 如申請專利範圍第11項所述的印刷電路板,更包括:配置於所述積層體的至少一表面上的覆蓋層。
- 如申請專利範圍第11項所述的印刷電路板,其中所述熱固性樹脂層及所述熱塑性樹脂層分別包括可撓性材料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0081253 | 2018-07-12 | ||
KR1020180081253A KR102158711B1 (ko) | 2018-07-12 | 2018-07-12 | 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202007238A TW202007238A (zh) | 2020-02-01 |
TWI714953B true TWI714953B (zh) | 2021-01-01 |
Family
ID=69170021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108102666A TWI714953B (zh) | 2018-07-12 | 2019-01-24 | 印刷電路板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7238241B2 (zh) |
KR (1) | KR102158711B1 (zh) |
TW (1) | TWI714953B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210110943A (ko) | 2020-03-02 | 2021-09-10 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 모듈 |
WO2022186037A1 (ja) * | 2021-03-04 | 2022-09-09 | Tdk株式会社 | 多層配線基板及びその製造方法 |
WO2023171351A1 (ja) * | 2022-03-07 | 2023-09-14 | 株式会社村田製作所 | 回路基板及び回路基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI238681B (en) * | 1998-06-26 | 2005-08-21 | Ibiden Co Ltd | Multilayer printed wiring board and method of producing the same |
CN104010815A (zh) * | 2011-12-22 | 2014-08-27 | 太阳油墨制造株式会社 | 干膜及使用其的印刷电路板、印刷电路板的制造方法、以及倒装芯片安装基板 |
CN107887361A (zh) * | 2016-09-30 | 2018-04-06 | 三星电机株式会社 | 扇出型半导体封装件 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117345A (ja) * | 1997-06-19 | 1999-01-22 | Ibiden Co Ltd | 多層プリント配線板 |
JP2003258435A (ja) | 2002-03-07 | 2003-09-12 | Shinko Electric Ind Co Ltd | 配線基板用シート材料及び多層配線基板 |
SG162619A1 (en) | 2003-04-15 | 2010-07-29 | Denki Kagaku Kogyo Kk | Metal base circuit board and its production process |
JP2008103640A (ja) * | 2006-10-20 | 2008-05-01 | Ngk Spark Plug Co Ltd | 多層配線基板 |
JP5066192B2 (ja) * | 2007-11-28 | 2012-11-07 | 京セラ株式会社 | 配線基板及び実装構造体 |
JP5631281B2 (ja) * | 2010-08-31 | 2014-11-26 | 京セラ株式会社 | 配線基板の製造方法及びその実装構造体の製造方法 |
JP2013219204A (ja) * | 2012-04-09 | 2013-10-24 | Ngk Spark Plug Co Ltd | 配線基板製造用コア基板、配線基板 |
JP5952100B2 (ja) * | 2012-06-15 | 2016-07-13 | 旭化成株式会社 | 硬化性樹脂組成物 |
JP2015195308A (ja) * | 2014-03-31 | 2015-11-05 | イビデン株式会社 | プリント配線板およびその製造方法 |
-
2018
- 2018-07-12 KR KR1020180081253A patent/KR102158711B1/ko active IP Right Grant
-
2019
- 2019-01-24 JP JP2019010618A patent/JP7238241B2/ja active Active
- 2019-01-24 TW TW108102666A patent/TWI714953B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI238681B (en) * | 1998-06-26 | 2005-08-21 | Ibiden Co Ltd | Multilayer printed wiring board and method of producing the same |
CN104010815A (zh) * | 2011-12-22 | 2014-08-27 | 太阳油墨制造株式会社 | 干膜及使用其的印刷电路板、印刷电路板的制造方法、以及倒装芯片安装基板 |
CN107887361A (zh) * | 2016-09-30 | 2018-04-06 | 三星电机株式会社 | 扇出型半导体封装件 |
Also Published As
Publication number | Publication date |
---|---|
JP2020013976A (ja) | 2020-01-23 |
KR20200007308A (ko) | 2020-01-22 |
JP7238241B2 (ja) | 2023-03-14 |
TW202007238A (zh) | 2020-02-01 |
KR102158711B1 (ko) | 2020-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11051391B2 (en) | Thermally highly conductive coating on base structure accommodating a component | |
US9331011B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
US9257217B2 (en) | Inductor element, method for manufacturing inductor element, and wiring board | |
US10219390B2 (en) | Fabrication method of packaging substrate having embedded passive component | |
US9478343B2 (en) | Printed wiring board | |
US20150213946A1 (en) | Printed wiring board | |
US9338891B2 (en) | Printed wiring board | |
TWI714953B (zh) | 印刷電路板 | |
US8642898B2 (en) | Circuit board structure with capacitors embedded therein | |
JP7480458B2 (ja) | プリント回路基板 | |
US10219374B2 (en) | Printed wiring board | |
TW202008858A (zh) | 印刷電路板 | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
EP3846598A1 (en) | Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method | |
TWI731298B (zh) | 印刷電路板 | |
KR102194703B1 (ko) | 인쇄회로기판 | |
KR20160009391A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
CN110708864B (zh) | 一种含有散热介质的印制电路板及其制备方法 | |
JP2001144445A (ja) | 多層プリント配線板の製造方法 | |
JP2022032293A (ja) | 配線体およびその製造方法 | |
US20200383208A1 (en) | Printed circuit board | |
KR101770895B1 (ko) | 미세 비아를 구현한 회로기판의 제조방법 | |
CN117412469A (zh) | 布线基板 | |
CN114096082A (zh) | 多层印刷布线板的制造方法及多层印刷布线板 | |
JP2006032830A (ja) | 部分ビルドアップ配線板の製造方法 |