KR20190072331A - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20190072331A
KR20190072331A KR1020170173598A KR20170173598A KR20190072331A KR 20190072331 A KR20190072331 A KR 20190072331A KR 1020170173598 A KR1020170173598 A KR 1020170173598A KR 20170173598 A KR20170173598 A KR 20170173598A KR 20190072331 A KR20190072331 A KR 20190072331A
Authority
KR
South Korea
Prior art keywords
circuit
opening
roughness
pad
solder resist
Prior art date
Application number
KR1020170173598A
Other languages
English (en)
Inventor
오흥재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170173598A priority Critical patent/KR20190072331A/ko
Publication of KR20190072331A publication Critical patent/KR20190072331A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 최외층 절연층에 형성된 회로; 및 상기 회로의 표면을 커버하도록 상기 최외층 절연층 상에 적층되며, 상기 회로의 표면의 적어도 일부를 노출시키는 개구부가 구비된 솔더 레지스트를 포함하고, 상기 회로의 표면 중, 상기 개구부를 통하여 노출되는 면의 조도는 상기 회로의 측면의 조도보다 작다.

Description

인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.
회로의 미세화가 계속해서 진행되면서 패키지기판으로의 전자부품 실장 신뢰성에 대한 요구가 계속해서 증대되고 있는 상황이다. 미세 피치화에 따라 패키지기판과 전자부품을 연결하기 위한 접속부의 면적은 감소하고 있으나, 다양한 환경 하에서 더 강한 신뢰성을 보장할 수 있는 해법이 요구되고 있다.
대한민국 공개특허공보 제2007-0010451호 (공개일: 2007.01.24)
본 발명은 절연층 및 접속부재와 접합력이 우수한 회로를 포함한 인쇄회로기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 최외층 절연층에 형성된 회로; 및 상기 회로의 표면을 커버하도록 상기 최외층 절연층 상에 적층되며, 상기 회로의 표면의 적어도 일부를 노출시키는 개구부가 구비된 솔더 레지스트를 포함하고, 상기 회로의 표면 중, 상기 개구부를 통하여 노출되는 면의 조도는 상기 회로의 측면의 조도보다 작은 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 복수의 절연층으로 이루어진 적층체의 최외층 절연층에 회로를 형성하는 단계; 상기 회로의 상면의 소정의 영역에 마스크를 형성하는 단계; 상기 회로의 표면을 조도처리하는 단계; 상기 마스크를 제거하는 단계; 및 상기 최외층 절연층 상에 상기 회로의 표면을 커버하는 솔더 레지스트를 도포하는 단계; 및 상기 솔더 레지스트에, 상기 회로의 상면 중 상기 소정의 영역의 적어도 일부를 노출시키는 개구부를 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3은 도 1과 도 2에서의 패드를 나타낸 도면.
도 4는 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 5 내지 도 11은 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면.
본 발명에 따른 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 최외층 절연층(110)을 포함하는 적층체(100), 최외층 회로(120) 및 솔더 레지스트(130)를 포함한다.
적층체(100)는 복수의 절연층(110')이 적층되어 형성된 것으로 절연층(110')마다 회로(120')가 형성되어 있다. 서로 다른 절연층(110')에 형성된 회로(120') 사이에는 비아(V)가 형성되어, 이러한 비아를 통해 층간 연결이 이루어진다. 적층체(100)는 코어를 포함하는 기판 또는 코어가 없는 코어리스 기판일 수 있다. 적층체(100)의 최외층 절연층(110)은 복수의 절연층(110') 중 가장 외측에 위치한 절연층(110')으로, 솔더 레지스트(130)를 제외하고 최상층 또는 최하층에 위치한다.
절연층(110')은 수지와 같은 절연물질로 조성될 수 있고, 절연층(110')의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 소재일 수 있으며, 구체적으로 에폭시 수지 또는 폴리이미드 등일 수 있다. 여기서, 에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
절연층(110')은 보강재를 함유할 수 있고, 보강재는 유리 섬유(glass cloth), 실리카 등의 무기필러(filler) 등일 수 있다. 절연층(110')(100)은 유리 섬유가 함유된 프리프레그(Prepreg; PPG) 또는 무기필러가 함유된 빌드업 필름(build up film)일 수 있다. 이러한 빌드업 필름으로는 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.
이 밖에도, 절연층(110')은 유전상수(Dk) 및 유전정접(Df)이 낮은 재료, 예를 들어, LCP(Liquid Crystal Polymer), PTFE(Polytetrafluoroethylene), PPE(Polyphenylene Ether), COP(Cyclo Olefin Polymer), PFA(Perfluoroalkoxy) 등으로 이루어질 수 있다.
한편, 절연층(110')은 PID(photoimageable dielectric)와 같은 감광성 재료로 이루어질 수 있다.
최외층 회로(120)는 적층체(100)에 형성된 회로 중 최외층 절연층(110)에 형성된 것으로, 최외층 절연층(110) 표면에 패터닝될 수 있다. 회로(120, 120')는 입체적으로 패터닝되기 때문에, 측면과 상면을 가진다. 최외층 회로(120)를 포함한, 적층체(100)의 회로(120, 120')는 전기신호를 전달하며, 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.
회로(120, 120')의 단부에는 패드(125)가 형성되고, 패드(125)는 단자(terminal)이다. 즉, 회로(120, 120')는 배선영역과 패드(125)로 이루어지고, 본 명세서에서 배선영역은 회로(120, 120')에서 패드(125)를 제외한 모든 부분을 의미한다. 한편, 패드(125)의 폭은 회로(120, 120') 배선영역의 폭보다 크게 형성될 수 있다.
솔더 레지스트(130)는 최외층 회로(120)의 표면을 커버하도록 최외층 절연층(110) 상에 적층되는 절연물질이다. 솔더 레지스트(130)에는 개구부(135)가 구비되고, 개구부(135)는 최외층 회로(120)의 표면 중 적어도 일부를 노출시킨다. 예를 들어, 개구부(135)는 최외층 회로(120)의 상면 일부를 노출시키며, 바람직하게 개구부(135)는 패드(125)의 상면 일부를 노출시킬 수 있다.
솔더 레지스트(130)는, 개구부(135)를 통해 노출되는 최외층 회로(120)의 표면을 제외한 나머지 최외층 회로(120)의 표면과 접촉된다. 예를 들어, 최외층 회로(120)의 패드(125)의 상면 전체가 개구부(135)를 통해 노출된다면, 최외층 회로(120) (배선영역과 패드(125))의 측면은 솔더 레지스트(130)와 접촉되고, 배선영역의 상면 역시 솔더 레지스트(130)와 접촉된다. 또 다른 예로, 최외층 회로(120)의 패드(125)의 상면 일부가 개구부(135)를 통해 노출된다면, 최외층 회로(120)(배선영역과 패드(125))의 측면은 솔더 레지스트(130)와 접촉되고, 배선영역의 상면 역시 솔더 레지스트(130)와 접촉되며, 뿐만 아니라, 최외층 회로(120)의 패드(125)의 상면 중, 개구부(135)를 통해 노출되지 않는 면도 솔더 레지스트(130)와 접촉된다.
한편, 최외층 회로(120)의 표면 중, 개구부(135)를 통하여 노출되는 면의 조도는, 최외층 회로(120)의 측면의 조도보다 작다. 예를 들어, 최외층 회로(120)의 표면 중, 최외층 회로(120)의 측면의 조도(Ra)는 0.2 이상이고, 개구부(135)를 통하여 노출되는 면의 조도(Ra)는 0.2 보다 작을 수 있다. 바람직하게는 개구부(135)를 통하여 노출되는 면의 조도(Ra)는 0.1보다 작거나 무조도일 수 있다. 이 경우, 최외층 회로(120)의 측면은 조도 처리가 수행되고, 개구부(135)를 통하여 노출되는 면은 조도 처리가 수행되지 않을 수 있다. 이에 대해서는, 후술하기로 한다.
요컨대, 최외층 회로(120)의 표면 중, 솔더 레지스트(130)와 접촉되는 면의 조도를 상대적으로 크게 하고, 개구부(135)를 통해 노출되는 최외층 회로(120)의 표면은 조도가 거의 없도록 하여, 최외층 회로(120)와 솔더 레지스트(130)와의 결합력을 높임과 동시에, 개구부(135)를 통해 노출되는 최외층 회로(120)의 표면과 저융점금속부재(140)와의 접합 신뢰성을 높일 수 있다. 여기서, 조도가 형성된 표면의 조도 (Ra)는 0.2 이상이고, 개구부(135)를 통하여 노출되는 면의 조도(Ra)는 0.2 보다 작을 수 있다. 바람직하게는 개구부(135)를 통하여 노출되는 면의 조도(Ra)는 0.1보다 작거나 무조도일 수 있다.
이상의 특징에 대해, 인쇄회로기판의 종단면도인 도 1을 참조하여 구체적으로 설명하기로 한다. 도 1에서 최외층 절연층(110) 상에 3개의 최외층 회로(120)가 도시되어 있다. 3개의 최외층 회로(120) 중 중간에 위치한 최외층 회로(120)에 대해서는 '패드(125)'가 도시되고 있고, 나머지 최외층 회로(120)에 대해서는 '배선영역'이 도시되고 있다. 이하, 도 1에 도시된 최외층 회로(120)의 위치를 토대로 설명하지만, 아래의 최외층 회로(120)의 위치를 한정하는 것은 아니다.
먼저, 중간에 위치한 최외층 회로(120)를 살펴보면, 솔더 레지스트(130)의 개구부(135)를 통해 패드(125)의 상면 일부가 노출되고 있다. 또한, 패드(125)의 표면에는 조도가 형성되는데, 우선, 패드(125)의 측면에 조도가 형성된다(B). 또한, 패드(125)의 상면의 가장자리에 조도가 형성된다(C). 반면, 패드(125)의 상면의 중앙영역에는 조도가 형성되지 않는다(A). 여기서, 조도가 형성되지 않는 패드(125)의 상면 중앙영역 전체(A)가 솔더 레지스트(130)의 개구부(135)를 통해 노출되고 있다.
한편, 양 끝에 위치한 최외층 회로(120)를 살펴보면, 배선영역에 대해서는 솔더 레지스트(130)에 의하여 전면이 커버되고 있다. 또한, 배선영역의 표면 전면에는 조도가 형성되어 있다(D). 특히, 배선영역의 상면 전면에는 조도가 형성되어 있어, 패드(125)의 상면과 구별된다.
종합해보면, 배선영역과 패드(125)로 이루어진 최외층 회로(120)에 있어서, 배선영역의 상면과 측면에는 조도가 형성되고, 패드(125)의 측면에도 조도가 형성되며, 패드(125)의 상면 중에는 개구부(135)를 통해 노출되는 부분을 제외한 나머지 부분에 대해 조도가 형성된다. 그리고, 이렇게 조도가 형성된 면에는 솔더 레지스트(130)가 접촉된다. 조도에 의하여, 최외층 회로(120)와 솔더 레지스트(130)의 결합력이 향상될 수 있다.
도 2은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 최외층 절연층(110)을 포함하는 적층체(100), 최외층 회로(120) 및 솔더 레지스트(130)를 포함한다.
본 실시예에 대해서, 기본적인 구조는 도 1을 참조하여 설명한 실시예와 동일하므로, 도 1을 참조하여 설명한 실시예와의 차이점에 대해서 주로 설명하기로 한다.
도 2에서 최외층 절연층(110) 상에 3개의 최외층 회로(120)가 도시되어 있다. 3개의 최외층 회로(120) 중 중간에 위치한 최외층 회로(120)에 대해서는 패드(125)가 도시되고 있고, 나머지 최외층 회로(120)에 대해서는 배선영역이 도시되고 있다. 이하, 도 2에 도시된 최외층 회로(120)의 위치를 토대로 설명하지만, 아래의 설명이 회로(120')의 위치를 한정하는 것은 아니다.
먼저, 중간에 위치한 최외층 회로(120)를 살펴보면, 솔더 레지스트(130)의 개구부(135)를 통해 패드(125)의 상면 일부가 노출되고 있다. 또한, 패드(125)의 표면에는 조도가 형성되는데, 우선, 패드(125)의 측면에 조도가 형성된다(B). 또한, 패드(125)의 상면의 가장자리에 조도가 형성된다(C1). 반면, 패드(125)의 상면의 중앙영역에는 조도가 형성되지 않는다(A와 C2). 여기서, 조도가 형성되지 않는 패드(125)의 상면 중앙영역 일부(A)가 솔더 레지스트(130)의 개구부(135)를 통해 노출되고 있다. 즉, 패드(125)의 상면 중, 조도가 형성된 가장자리(C1)가 솔더 레지스트(130)로 커버되는 것은 물론, 조도가 형성되지 않는 중앙영역의 가장자리(C2)도 솔더 레지스트(130)로 커버된다. 이는, 도 1을 참조하여 설명한 실시예와 구별되는 점이다. 즉, 본 실시예에서, 패드(125)의 상면 중 개구부(135)를 통하여 노출되는 면적(A)이, 조도가 형성되지 않는 면적(A+C2)보다 작고, 이는, 두 면적을 완전히 일치시키기 어려운 경우가 있기 때문이다.
한편, 양 끝에 위치한 최외층 회로(120)를 살펴보면, 배선영역에 대해서는 솔더 레지스트(130)에 의하여 전면이 커버되고 있다. 또한, 배선영역의 표면 전면에는 조도가 형성되어 있다(D). 특히, 배선영역의 상면 전면에는 조도가 형성되어 있어, 패드(125)의 상면과 구별된다. 이러한 특징은 도 1을 참조하여 설명한 실시예에서와 동일하다.
종합해보면, 배선영역과 패드(125)로 이루어진 최외층 회로(120)에 있어서, 배선영역의 상면과 측면에는 조도가 형성되고, 패드(125)의 측면에도 조도가 형성된다. 한편, 패드(125)의 상면에서는 가장자리에만 조도가 형성되나, 조도가 형성되지 않은 중앙영역 전체가 개구부(135)를 통해 노출되는 것은 아니며, 중앙영역의 중앙부분만이 개구부(135)를 통해 노출된다.
도 3은 도 1과 도 2에서의 패드(125)를 나타낸 도면으로, 두 실시예의 차이를 보여준다. 즉, 도 3(a)은 도 1과 대응되고, 도 3(b)는 도 2와 대응된다.
도 3(a)에서는 패드(125)의 상면 중, 조도가 형성되지 않은 영역과 개구부(135)를 통해 노출되는 영역(A)이 일치하며, 도 3(b)에서는 패드(125)의 상면 중, 조도가 형성되지 않은 영역(A+C2)보다 개구부(135)를 통해 노출되는 영역(A)이 더 작으므로, 솔더 레지스트(130)로 커버되지만 조도가 형성되지 않는 영역(C2)이 존재한다.
도 4는 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 최외층 절연층(110)을 포함하는 적층체(100), 최외층 회로(120) 및 솔더 레지스트(130)를 포함하고, 저융점금속부재(140)를 더 포함한다.
저융점금속부재(140)는 개구부(135)를 통해 노출되는 면에 결합되는 것으로, 인쇄회로기판에 실장되는 전자부품을 인쇄회로기판에 접속시킨다. 여기서, 전자부품은 능동소자, 수동소자, 집적회로(120') 등 다양할 수 있다. 또한, 저융점금속부재(140)는 회로(120')를 이루는 금속의 융점보다 낮은 융점을 가지는 금속으로 형성되며, 예를 들어, 솔더(solder)일 수 있다. 저융점금속부재(140)는, 회로(120') 표면 중 조도가 형성되지 않는 면에 결합되므로, 접합 신뢰성이 향상된다. 조도가 형성된 면에 결합되는 경우, 조도 사이에 형성된 솔더 레지스트(130) 잔여물(이물질)에 의하여 접합 신뢰성이 감소할 수 있다.
도 5 내지 도 11은 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면이다.
도 5를 참조하면, 복수의 절연층(110')과 회로(120')로 이루어진 적층체(100)가 마련된다. 이러한 적층체(100)는 순차적층, 일괄적층 등의 다양한 방식으로 형성될 수 있고, 회로(120')는 SAP, MSAP, tenting 등의 다양한 방식으로 형성될 수 있다. 적층체(100)의 최외층에는 최외층 절연층(110)과 최외층 회로(120)가 마련된다.
도 6을 참조하면, 최외층 회로(120)의 패드(125)에 마스크(M)가 형성된다. 마스크(M)는 후술 하는 조도 처리 시 특정 영역에 대해 조도가 형성되지 않도록 한다. 마스크(M)는 패드(125) 상면에 부착되고, 패드(125) 상면 전체 또는 일부를 커버할 수 있다.
도 7을 참조하면, 최외층 회로(120)에 조도처리가 수행된다. 조도처리는 CZ 처리일 수 있다. 조도처리 수행 결과, 마스크(M)가 형성되지 않은 회로(120')의 표면에는 모두 조도가 형성되면, 그 조도(Ra)는 0.2 이상일 수 있다.
도 8을 참조하면, 마스크(M)가 제거된다. 마스크(M)가 제거된 자리에는 무조도 또는 저조도의 표면이 드러난다. 여기서, 저조도는 조도(Ra)가 0.2보다 작은 것을 의미하고, 무조도는 조도(Ra)가 0.1보다 작거나 조도가 없는 것을 의미한다.
도 9를 참조하면, 솔더 레지스트(130)가 도포된다. 솔더 레지스트(130)는 회로(120')의 표면을 커버하도록 최외층 절연층(110) 상에 도포된다.
도 10을 참조하면, 솔더 레지스트(130)에 개구부(135)가 형성된다. 솔더 레지스트(130)는 감광성일 수 있고, 감광성인 솔더 레지스트(130)는 포토리소그래피 공정을 통하여 특정 영역에 개구부(135)를 구비할 수 있다. 개구부(135)는 패드(125)의 상면의 적어도 일부를 노출시키며, 특히, 개구부(135)를 통해 노출되는 패드(125)의 상면에는 조도처리가 수행되지 않아, 저조도 또는 무조도일 수 있다.
다만, 개구부(135)의 영역은 저조도 또는 무조도 영역보다 작을 수 있다. 즉, 도 10과 달리, 개구부(135)의 영역과 저조도 또는 무조도 영역이 반드시 일치할 필요가 없고, 개구부(135)의 영역이 저조도 또는 무조도 영역보다 내측에 위치하여, 저조도 또는 무조도 영역의 가장자리가 솔더 레지스트(130)와 접촉될 수도 있다. 이러한 인쇄회로기판은 상술한 바와 같이, 도 2에 도시되어 있다.
어떤 경우라도, 솔더 레지스트(130)가 제거될 때, 솔더 레지스트(130)의 잔여물이 조도의 요철 사이에 잔류하지 않기 때문에, 후술하는 저융점금속부재(140)가 형성됨에 있어, 잔여물 때문에 접합 신뢰성이 감소하지 않는다.
도 11을 참조하면, 개구부(135)를 통해 노출되는 회로(120')의 표면에 저융점금속부재(140)가 형성된다. 저융점금속부재(140) 상에는 전자부품이 접합될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 적층체
110: 최외층 절연층
110': 절연층
120: 최외층 회로
120': 회로
125: 패드
V: 비아
130: 솔더 레지스트
135: 개구부
140: 저융점금속부재
M: 마스크

Claims (12)

  1. 최외층 절연층에 형성된 회로; 및
    상기 회로의 표면을 커버하도록 상기 최외층 절연층 상에 적층되며, 상기 회로의 표면의 적어도 일부를 노출시키는 개구부가 구비된 솔더 레지스트를 포함하고,
    상기 회로의 표면 중, 상기 개구부를 통하여 노출되는 면의 조도는 상기 회로의 측면의 조도보다 작은 인쇄회로기판.
  2. 제1항에 있어서,
    상기 회로의 측면은 상기 솔더 레지스트와 접촉되는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 회로의 표면 중, 상기 회로의 측면의 조도(Ra)는 0.2 이상이고, 상기 개구부를 통하여 노출되는 면의 조도(Ra)는 0.2 보다 작은 인쇄회로기판.
  4. 제1항에 있어서,
    상기 회로는 단부에 패드가 형성되고, 상기 패드의 상면의 가장자리의 조도는 상기 패드의 상면의 중앙영역의 조도보다 큰 인쇄회로기판.
  5. 제4항에 있어서,
    상기 패드의 상면의 중앙영역의 적어도 일부는 상기 개구부를 통해 노출되는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 회로의 상면 중 상기 개구부를 통해 노출되는 면에 결합되는 저융점금속부재를 더 포함하는 인쇄회로기판.
  7. 복수의 절연층으로 이루어진 적층체의 최외층 절연층에 회로를 형성하는 단계;
    상기 회로의 상면의 소정의 영역에 마스크를 형성하는 단계;
    상기 회로의 표면을 조도처리하는 단계;
    상기 마스크를 제거하는 단계; 및
    상기 최외층 절연층 상에 상기 회로의 표면을 커버하는 솔더 레지스트를 도포하는 단계; 및
    상기 솔더 레지스트에, 상기 회로의 상면 중 상기 소정의 영역의 적어도 일부를 노출시키는 개구부를 형성하는 단계를 포함하는 인쇄회로기판 제조 방법.
  8. 제7항에 있어서,
    상기 회로의 표면을 조도처리하는 단계에서,
    상기 회로의 측면에 조도가 형성되고,
    상기 솔더 레지스트를 도포하는 단계에서,
    상기 솔더 레지스트는 상기 회로의 측면과 접촉되는 인쇄회로기판 제조 방법.
  9. 제8항에 있어서,
    상기 회로의 표면 중, 상기 회로의 측면의 조도(Ra)는 0.2 이상이고, 상기 개구부를 통하여 노출되는 면의 조도(Ra)는 0.2 보다 작은 인쇄회로기판 제조 방법.
  10. 제7항에 있어서,
    상기 회로는 단부에 패드가 형성되고,
    상기 회로의 상면의 소정의 영역에 마스크를 형성하는 단계에서,
    상기 소정의 영역은 상기 패드의 상면의 중앙영역인 인쇄회로기판 제조 방법.
  11. 제10항에 있어서,
    상기 솔더 레지스트에 개구부를 형성하는 단계에서,
    상기 중앙영역의 적어도 일부가 상기 개구부를 통해 노출되는 인쇄회로기판 제조 방법.
  12. 제7항에 있어서,
    상기 회로의 상면 중 상기 개구부를 통해 노출되는 면에 결합되는 저융점금속부재를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
KR1020170173598A 2017-12-15 2017-12-15 인쇄회로기판 및 그 제조 방법 KR20190072331A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170173598A KR20190072331A (ko) 2017-12-15 2017-12-15 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170173598A KR20190072331A (ko) 2017-12-15 2017-12-15 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20190072331A true KR20190072331A (ko) 2019-06-25

Family

ID=67065194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170173598A KR20190072331A (ko) 2017-12-15 2017-12-15 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20190072331A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010451A (ko) 2005-07-18 2007-01-24 엘지전자 주식회사 인쇄회로기판의 패드구조 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010451A (ko) 2005-07-18 2007-01-24 엘지전자 주식회사 인쇄회로기판의 패드구조 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
US8089777B2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
TWI337515B (en) Multilayer circuit board with embedded components and method of manufacture
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
KR101584831B1 (ko) 다층 배선기판
US7839650B2 (en) Circuit board structure having embedded capacitor and fabrication method thereof
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
TWI778105B (zh) 印刷電路板
JP7358715B2 (ja) プリント回路基板
JP4498479B2 (ja) マルチボンド棚プラスチックパッケージの製造方法
KR20190072331A (ko) 인쇄회로기판 및 그 제조 방법
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
JP2009246404A (ja) 半導体装置の製造方法
JP2022519075A (ja) 回路基板
US9986642B2 (en) Method for manufacturing printed wiring board and printed wiring board
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
US20240021532A1 (en) Wiring substrate
US11553601B2 (en) Wiring board and method for manufacturing the same
KR101896225B1 (ko) 회로 기판 및 이의 제조 방법
US20150282315A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal