JP2003243795A - コンデンサ素子を有するプリント基板の製造方法 - Google Patents
コンデンサ素子を有するプリント基板の製造方法Info
- Publication number
- JP2003243795A JP2003243795A JP2002042250A JP2002042250A JP2003243795A JP 2003243795 A JP2003243795 A JP 2003243795A JP 2002042250 A JP2002042250 A JP 2002042250A JP 2002042250 A JP2002042250 A JP 2002042250A JP 2003243795 A JP2003243795 A JP 2003243795A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- high dielectric
- upper electrode
- capacitor element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 製造のプロセスの簡易化が図れると共に精度
に優れたコンデンサ素子を有するプリント基板の製造方
法を提供する。 【解決手段】 内部にコンデンサ素子５４を有するプリ
ント基板の製造方法において、基板本体３２の表面に前
記コンデンサ素子の下部電極３６を含む配線パターン３
４を形成する工程と、前記配線パターンを含む前記基板
本体の表面に高誘電率層３８を形成する工程と、前記高
誘電率層の表面に、前記下部電極に対応させて上部電極
４８を形成する工程と、前記上部電極をマスクとして前
記上部電極以外の部分の前記高誘電率層を除去する工程
と、前記上部電極を含む前記基板本体の表面に層間絶縁
層５６を形成する工程と、を有する。これにより、寸法
精度を向上させる。
に優れたコンデンサ素子を有するプリント基板の製造方
法を提供する。 【解決手段】 内部にコンデンサ素子５４を有するプリ
ント基板の製造方法において、基板本体３２の表面に前
記コンデンサ素子の下部電極３６を含む配線パターン３
４を形成する工程と、前記配線パターンを含む前記基板
本体の表面に高誘電率層３８を形成する工程と、前記高
誘電率層の表面に、前記下部電極に対応させて上部電極
４８を形成する工程と、前記上部電極をマスクとして前
記上部電極以外の部分の前記高誘電率層を除去する工程
と、前記上部電極を含む前記基板本体の表面に層間絶縁
層５６を形成する工程と、を有する。これにより、寸法
精度を向上させる。
Description
【０００１】
【発明の実施の形態】本発明は、コンデンサ素子内蔵型
のプリント基板の製造方法に係り、特に、電気的特性、
高密度化に優れたプリント基板の製造方法に関するもの
である。
のプリント基板の製造方法に係り、特に、電気的特性、
高密度化に優れたプリント基板の製造方法に関するもの
である。
【０００２】
【従来の技術】近年の電子機器の高密度化、高速化に伴
い、プリント基板の高密度化対応、高周波数対応への要
求が益々高まっている。高密度化を図る上で実装部品の
小型化が進んでいるが、実装歩留りを考えると、現在以
上の小型化は限界に近い。また、ＩＣ端子近傍に実装す
べきバイパスコンデンサ等の配置条件により、プリント
基板の実装設計が非常に困難になってきている。従来、
コンデンサや抵抗といった受動電子部品は、はんだ付実
装によってプリント基板と接続されていたが、最近にあ
っては、高誘電率材料をプリント基板の層間絶縁層に用
いた層間コンデンサや局所的に高誘電率材料を充填し、
層間コンデンサとして用いる方法が提案され始めてき
た。
い、プリント基板の高密度化対応、高周波数対応への要
求が益々高まっている。高密度化を図る上で実装部品の
小型化が進んでいるが、実装歩留りを考えると、現在以
上の小型化は限界に近い。また、ＩＣ端子近傍に実装す
べきバイパスコンデンサ等の配置条件により、プリント
基板の実装設計が非常に困難になってきている。従来、
コンデンサや抵抗といった受動電子部品は、はんだ付実
装によってプリント基板と接続されていたが、最近にあ
っては、高誘電率材料をプリント基板の層間絶縁層に用
いた層間コンデンサや局所的に高誘電率材料を充填し、
層間コンデンサとして用いる方法が提案され始めてき
た。
【０００３】
【発明が解消すべき課題】しかしながら、前者は層間に
用いている高誘電率材料の誘電率が一定なため、異なっ
た容量値が必要な場合には、面積で調整する必要があ
り、このため設計の自由度や高密度化には不利な製法で
あることから、一般的には大面積で精度をあまり要しな
いノイズ低減用のコンデンサを製造する際に用いられて
いる。後者のプロセスとしては、特開２００１−１５９
２８号公報や特開平９−１１６２４７号公報に開示され
ているように、低誘電率の層にＣＯ2 やレーザ光やフォ
トで必要容量面積の開口部を形成し、その開口部に高誘
電率材料を充填し、局所的なコンデンサを形成する製法
も知られている。しかしながら、この製法の場合には、
高誘電率材料の硬化時の硬化収縮や熱膨張率の違いから
低誘電率の層と高誘電率材料との界面に間隙が生じ、こ
の間隙に導電体が潜り込んで下部電極と上部電極とが短
絡し、コンデンサとして機能しなくなってしまう問題や
信頼性に乏しい、といった問題があった。
用いている高誘電率材料の誘電率が一定なため、異なっ
た容量値が必要な場合には、面積で調整する必要があ
り、このため設計の自由度や高密度化には不利な製法で
あることから、一般的には大面積で精度をあまり要しな
いノイズ低減用のコンデンサを製造する際に用いられて
いる。後者のプロセスとしては、特開２００１−１５９
２８号公報や特開平９−１１６２４７号公報に開示され
ているように、低誘電率の層にＣＯ2 やレーザ光やフォ
トで必要容量面積の開口部を形成し、その開口部に高誘
電率材料を充填し、局所的なコンデンサを形成する製法
も知られている。しかしながら、この製法の場合には、
高誘電率材料の硬化時の硬化収縮や熱膨張率の違いから
低誘電率の層と高誘電率材料との界面に間隙が生じ、こ
の間隙に導電体が潜り込んで下部電極と上部電極とが短
絡し、コンデンサとして機能しなくなってしまう問題や
信頼性に乏しい、といった問題があった。
【０００４】また、感光性のあるペースト状の高誘電率
樹脂を用いた中二階構造のプリント基板の製法も提案さ
れている。図３及び図４はこのプリント基板の従来の製
造方法の一例を示す工程図である。まず、プリント基板
の一部を形成することになる基板本体２の表面にコンデ
ンサ素子の一部を形成することになる下部電極４を有す
配線パターン６を形成する（図３（Ａ））。図示例では
基板本体２の両面に配線パターン６が形成されている。
次に、下部電極４を有する配線パターン６を埋め込むよ
うにぺースト状の例えばネガ型の感光性高誘電率層８を
形成する（図３（Ｂ））。次に、パターン化された露光
フィルム１０をマスクとしてコンデンサ素子に対応する
部分の上記感光性高誘電率層８を、例えば紫外線ＵＶを
用いて感光させる（図３（Ｃ））。そして、上記感光性
高誘電率層８の未露光部分を、例えば苛性ソーダ１２を
用いて除去する（図３（Ｄ））。
樹脂を用いた中二階構造のプリント基板の製法も提案さ
れている。図３及び図４はこのプリント基板の従来の製
造方法の一例を示す工程図である。まず、プリント基板
の一部を形成することになる基板本体２の表面にコンデ
ンサ素子の一部を形成することになる下部電極４を有す
配線パターン６を形成する（図３（Ａ））。図示例では
基板本体２の両面に配線パターン６が形成されている。
次に、下部電極４を有する配線パターン６を埋め込むよ
うにぺースト状の例えばネガ型の感光性高誘電率層８を
形成する（図３（Ｂ））。次に、パターン化された露光
フィルム１０をマスクとしてコンデンサ素子に対応する
部分の上記感光性高誘電率層８を、例えば紫外線ＵＶを
用いて感光させる（図３（Ｃ））。そして、上記感光性
高誘電率層８の未露光部分を、例えば苛性ソーダ１２を
用いて除去する（図３（Ｄ））。
【０００５】次に、露光されて在留する上記感光性高誘
電率層８を含む表面全体に例えばＮｉ膜よりなる導電層
１２を形成する（図３（Ｅ））。次に、コンデンサ素子
の上部電極に対応する部分のみを残すように上記導電層
１２を、ホトリソ手段を用いてパターニングし、例えば
塩化第２銅溶液よりなるエッチング液１４でエッチング
することにより上部電極１６を形成する（図３
（Ｆ））。これにより、埋め込まれるべきコンデンサ素
子１８が必要箇所に形成されることになる。次に、この
基板本体２の両面にエポキシ樹脂などの低誘電率絶縁材
よりなる層間絶縁層２０を形成する（図３（Ｇ））。次
に、上記層間絶縁層２０の表面に、例えば不織布バフよ
りなるローラ２２をかけることにより、その表面を平坦
化する（図４（Ａ））。
電率層８を含む表面全体に例えばＮｉ膜よりなる導電層
１２を形成する（図３（Ｅ））。次に、コンデンサ素子
の上部電極に対応する部分のみを残すように上記導電層
１２を、ホトリソ手段を用いてパターニングし、例えば
塩化第２銅溶液よりなるエッチング液１４でエッチング
することにより上部電極１６を形成する（図３
（Ｆ））。これにより、埋め込まれるべきコンデンサ素
子１８が必要箇所に形成されることになる。次に、この
基板本体２の両面にエポキシ樹脂などの低誘電率絶縁材
よりなる層間絶縁層２０を形成する（図３（Ｇ））。次
に、上記層間絶縁層２０の表面に、例えば不織布バフよ
りなるローラ２２をかけることにより、その表面を平坦
化する（図４（Ａ））。
【０００６】次に、上記層間絶縁層２０の必要箇所に、
例えばレーザ光等を用いて穴を形成して下地の導体層を
露出させるようにブラインドビアホール２４を形成する
（図４（Ｂ））。次に、上記ブラインドビアホール２４
内の内面を含むようにして上記層間絶縁層２０の表面全
面に銅めっき層２６を形成する（図４（Ｃ））。次に、
上記銅メッキ層２６をパターン化することにより外層の
配線パターン２８を形成する（図４（Ｄ））。
例えばレーザ光等を用いて穴を形成して下地の導体層を
露出させるようにブラインドビアホール２４を形成する
（図４（Ｂ））。次に、上記ブラインドビアホール２４
内の内面を含むようにして上記層間絶縁層２０の表面全
面に銅めっき層２６を形成する（図４（Ｃ））。次に、
上記銅メッキ層２６をパターン化することにより外層の
配線パターン２８を形成する（図４（Ｄ））。
【０００７】しかしながら、図３及び図４にて説明した
製造方法では、図３（Ｆ）に示すように上部電極１６の
形成時において、この下層の感光性高誘電率層８との間
で段差の影響や整合ずれがあるため、実際上は、上部電
極１２は感光性高誘電率層８の寸法よりも小さくなって
しまい、高密度化に対して不利になるといった問題やプ
ロセスが複雑になるなどの問題がある。本発明は、以上
のような問題点に着目し、これを有効に解決すべく創案
されたものである。本発明の目的は、製造のプロセスの
簡易化が図れると共に精度に優れたコンデンサ素子を有
するプリント基板の製造方法を提供することにある。
製造方法では、図３（Ｆ）に示すように上部電極１６の
形成時において、この下層の感光性高誘電率層８との間
で段差の影響や整合ずれがあるため、実際上は、上部電
極１２は感光性高誘電率層８の寸法よりも小さくなって
しまい、高密度化に対して不利になるといった問題やプ
ロセスが複雑になるなどの問題がある。本発明は、以上
のような問題点に着目し、これを有効に解決すべく創案
されたものである。本発明の目的は、製造のプロセスの
簡易化が図れると共に精度に優れたコンデンサ素子を有
するプリント基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１に規定する発明
は、内部にコンデンサ素子を有するプリント基板の製造
方法において、基板本体の表面に前記コンデンサ素子の
下部電極を含む配線パターンを形成する工程と、前記配
線パターンを含む前記基板本体の表面に高誘電率層を形
成する工程と、前記高誘電率層の表面に、前記下部電極
に対応させて上部電極を形成する工程と、前記上部電極
をマスクとして前記上部電極以外の部分の前記高誘電率
層を除去する工程と、前記上部電極を含む前記基板本体
の表面に層間絶縁層を形成する工程と、を有することを
特徴とするプリント基板の製造方法である。
は、内部にコンデンサ素子を有するプリント基板の製造
方法において、基板本体の表面に前記コンデンサ素子の
下部電極を含む配線パターンを形成する工程と、前記配
線パターンを含む前記基板本体の表面に高誘電率層を形
成する工程と、前記高誘電率層の表面に、前記下部電極
に対応させて上部電極を形成する工程と、前記上部電極
をマスクとして前記上部電極以外の部分の前記高誘電率
層を除去する工程と、前記上部電極を含む前記基板本体
の表面に層間絶縁層を形成する工程と、を有することを
特徴とするプリント基板の製造方法である。
【０００９】このように、コンデンサ素子の上部電極を
マスクとして用いて高誘電率層をエッチングするように
したので、寸法精度を向上させることができるのみなら
ず、製造プロセスの工程数を省略してこの簡易化を図る
ことが可能となる。この場合、例えば請求項２に規定す
るように、前記高誘電率層は、感光樹脂よりなるバイン
ダーに高誘電率のフィラーを混入してなる高誘電率ペー
ストよりなる。また、この場合、例えば請求項３に規定
するように、前記上部電極は、Ｎｉ、Ｃｒ或いはそれら
の合金とＣｕとの積層膜よりなる。
マスクとして用いて高誘電率層をエッチングするように
したので、寸法精度を向上させることができるのみなら
ず、製造プロセスの工程数を省略してこの簡易化を図る
ことが可能となる。この場合、例えば請求項２に規定す
るように、前記高誘電率層は、感光樹脂よりなるバイン
ダーに高誘電率のフィラーを混入してなる高誘電率ペー
ストよりなる。また、この場合、例えば請求項３に規定
するように、前記上部電極は、Ｎｉ、Ｃｒ或いはそれら
の合金とＣｕとの積層膜よりなる。
【００１０】
【発明の実施の形態】以下に、本発明に係るコンデンサ
素子を有するプリント基板の製造方法の一実施例を添付
図面に基づいて詳述する。図１及び図２は本発明のプリ
ント基板の製造方法を説明するための工程図である。ま
ず、図１（Ａ）に示すように基板本体３２の両表面に
は、例えば銅膜等の導電層よりなる配線パターン３４が
形成されており、この配線パターン３４の一部に、これ
より形成されるべきコンデンサ素子の下部電極３６が含
まれている。図示例では、上側の配線パターン３４の一
部に下部電極３６が含まれている。上記基板本体３２
は、例えばガラスエポキシ樹脂よりなるコア材や、この
コア材の表面に層間絶縁層と配線パターンとを交互に、
単層或いは多層に形成した積層板が対応する。尚、この
ような積層板をビルトアップ基板とも称す。そして、上
記下部電極３６の表面を含む配線パターン３４の全表面
には、この配線パターン３４の形成後、これに積層され
る樹脂との密着強度の向上を図るためにマイクロエッチ
ング処理がなされている。この場合、エッチング液とし
ては例えばメック社製のＣＺ−８１００等を用いること
ができる。
素子を有するプリント基板の製造方法の一実施例を添付
図面に基づいて詳述する。図１及び図２は本発明のプリ
ント基板の製造方法を説明するための工程図である。ま
ず、図１（Ａ）に示すように基板本体３２の両表面に
は、例えば銅膜等の導電層よりなる配線パターン３４が
形成されており、この配線パターン３４の一部に、これ
より形成されるべきコンデンサ素子の下部電極３６が含
まれている。図示例では、上側の配線パターン３４の一
部に下部電極３６が含まれている。上記基板本体３２
は、例えばガラスエポキシ樹脂よりなるコア材や、この
コア材の表面に層間絶縁層と配線パターンとを交互に、
単層或いは多層に形成した積層板が対応する。尚、この
ような積層板をビルトアップ基板とも称す。そして、上
記下部電極３６の表面を含む配線パターン３４の全表面
には、この配線パターン３４の形成後、これに積層され
る樹脂との密着強度の向上を図るためにマイクロエッチ
ング処理がなされている。この場合、エッチング液とし
ては例えばメック社製のＣＺ−８１００等を用いること
ができる。
【００１１】次に、図１（Ｂ）に示すように、下部電極
３６を形成した側の基板本体３２の表面全体に、上記下
部電極３６の表面も含めて高誘電率層３８を所定の厚さ
で形成する。この高誘電率層３８は、感光樹脂よりなる
バインダー４０中に、例えばチタン酸バリウム等よりな
る誘電率の高い粒状、或いは粉状のフィラー４２を混入
してなる高誘電体物により形成されている。上記したよ
うな感光樹脂は、アルカリもしくは溶剤で、現像及びエ
ッチングが可能なものである。また、この高誘電率層３
８は、ペースト状の高誘電体物を塗布するように形成し
てもよいし、上記高誘電体物をフィルム状に延ばして、
これを基板本体３２の表面に貼り付けるようにして形成
してもよい。ここでは例えば苛性ソーダにより現像、エ
ッチングが可能な厚さ３０μｍ程度の感光性ポジ型の高
誘電体物フィルムを用いている。
３６を形成した側の基板本体３２の表面全体に、上記下
部電極３６の表面も含めて高誘電率層３８を所定の厚さ
で形成する。この高誘電率層３８は、感光樹脂よりなる
バインダー４０中に、例えばチタン酸バリウム等よりな
る誘電率の高い粒状、或いは粉状のフィラー４２を混入
してなる高誘電体物により形成されている。上記したよ
うな感光樹脂は、アルカリもしくは溶剤で、現像及びエ
ッチングが可能なものである。また、この高誘電率層３
８は、ペースト状の高誘電体物を塗布するように形成し
てもよいし、上記高誘電体物をフィルム状に延ばして、
これを基板本体３２の表面に貼り付けるようにして形成
してもよい。ここでは例えば苛性ソーダにより現像、エ
ッチングが可能な厚さ３０μｍ程度の感光性ポジ型の高
誘電体物フィルムを用いている。
【００１２】次に、上記高誘電率層３８の表面を活性化
させるために、この表面全体に対してＡｒ等によりプラ
ズマエッチング処理を施し、次に、この活性化された高
誘電率層３８の表面全体に、図１（Ｃ）に示すように、
例えばスパッタリングによりＮｉ膜よりなる導電層４４
を形成する。この導電層４４の厚さは例えば１μｍ程度
である。次に、アルカリもしくは溶剤で現像、エッチン
グが可能であって、上記高誘電率層３８と同じ溶剤に対
して溶解性を示すドライフィルムレジストを全面に塗布
して、これをパターニング露光及び現像して上部電極に
対する部分のドライフィルムレジスト４６のみを残す。
そして、図１（Ｄ）に示すように、この残されたドライ
フィルムレジスト４６をマスクとして、上記導電層４４
の不要な部分をエッチング処理により除去し、上部電極
４８をパターン形成する。ここではエッチング液５０と
して塩化第２銅液を用いてＮｉ膜よりなる導電層４４を
除去している。尚、紫外線等により露光済みのドライフ
ィルムレジストは上記塩化第２銅液に対して溶解しない
のは勿論である。
させるために、この表面全体に対してＡｒ等によりプラ
ズマエッチング処理を施し、次に、この活性化された高
誘電率層３８の表面全体に、図１（Ｃ）に示すように、
例えばスパッタリングによりＮｉ膜よりなる導電層４４
を形成する。この導電層４４の厚さは例えば１μｍ程度
である。次に、アルカリもしくは溶剤で現像、エッチン
グが可能であって、上記高誘電率層３８と同じ溶剤に対
して溶解性を示すドライフィルムレジストを全面に塗布
して、これをパターニング露光及び現像して上部電極に
対する部分のドライフィルムレジスト４６のみを残す。
そして、図１（Ｄ）に示すように、この残されたドライ
フィルムレジスト４６をマスクとして、上記導電層４４
の不要な部分をエッチング処理により除去し、上部電極
４８をパターン形成する。ここではエッチング液５０と
して塩化第２銅液を用いてＮｉ膜よりなる導電層４４を
除去している。尚、紫外線等により露光済みのドライフ
ィルムレジストは上記塩化第２銅液に対して溶解しない
のは勿論である。
【００１３】次に、図１（Ｅ）に示すように、上部電極
４８をマスクとして、上記高誘電率層３８を紫外線ＵＶ
により露光し、そして現像する。次に、図１（Ｆ）に示
すように、表面全体に苛性ソーダ５２を作用させること
により、上記高誘電率層３８の露光された部分及び上部
電極４８上のドライフィルムレジスト４６をエッチング
により取り除く。この際、Ｎｉ膜よりなる上部電極４８
は耐アルカリ性が強いために上部電極４８及びこれと同
じ寸法の下層の高誘電率層３８は溶解することなく共に
残留することになる。これにより、上部電極４８、下部
電極３６及びこれらの間に挟まれた高誘電率層３８とよ
りなるコンデンサ素子５４が形成されることになる。
尚、図示例では、上部電極４８よりも下部電極３６の方
が、その面積を僅かに大きく設定しており、後述するよ
うに電極引き出しのリードを接続するようになってい
る。
４８をマスクとして、上記高誘電率層３８を紫外線ＵＶ
により露光し、そして現像する。次に、図１（Ｆ）に示
すように、表面全体に苛性ソーダ５２を作用させること
により、上記高誘電率層３８の露光された部分及び上部
電極４８上のドライフィルムレジスト４６をエッチング
により取り除く。この際、Ｎｉ膜よりなる上部電極４８
は耐アルカリ性が強いために上部電極４８及びこれと同
じ寸法の下層の高誘電率層３８は溶解することなく共に
残留することになる。これにより、上部電極４８、下部
電極３６及びこれらの間に挟まれた高誘電率層３８とよ
りなるコンデンサ素子５４が形成されることになる。
尚、図示例では、上部電極４８よりも下部電極３６の方
が、その面積を僅かに大きく設定しており、後述するよ
うに電極引き出しのリードを接続するようになってい
る。
【００１４】以上のように、コンデンサ素子５４を形成
したならば、次に、図１（Ｇ）に示すように、上記基板
本体３２の両面に、上記コンデンサ素子５４を埋め込む
ように所定の厚さの層間絶縁層５６を形成する。ここで
は層間絶縁層５６として、例えばエポキシ樹脂やポリオ
レフィン樹脂を厚さ５０μｍ程度となるように形成す
る。この際、上記上部電極４８上の層間絶縁層５６の厚
さＨ１は、１０〜３０μｍの範囲内、例えば２０μｍ程
度に設定する。
したならば、次に、図１（Ｇ）に示すように、上記基板
本体３２の両面に、上記コンデンサ素子５４を埋め込む
ように所定の厚さの層間絶縁層５６を形成する。ここで
は層間絶縁層５６として、例えばエポキシ樹脂やポリオ
レフィン樹脂を厚さ５０μｍ程度となるように形成す
る。この際、上記上部電極４８上の層間絶縁層５６の厚
さＨ１は、１０〜３０μｍの範囲内、例えば２０μｍ程
度に設定する。
【００１５】次に、図２（Ａ）に示すように、不織布バ
フ（例えばジャブロ社のサーフェイス８００Ｍ）製のロ
ーラ５８を用いて、上記層間絶縁層５６の表面を適切に
研磨して表面を平坦にする。次に、図２（Ｂ）に示すよ
うに、上記上部電極４８、下部電極３６及び他の配線パ
ターン３４の所定の部位との電気的接続を図るために、
例えばＣＯ2 レーザ光Ｌにより上記層間絶縁層５６の所
定の部位に穴を開けてブラインドビアホール６０を形成
し、内部に電極表面や配線パターン表面を露出させる。
次に、上記ブラインドビアホール６０の内面を含む上記
層間絶縁層５６の表面全体に、例えば過マンガン酸カリ
ウム液を作用させてその表面を粗化し、その後、図２
（Ｃ）に示すように、上記ブラインドビアホール６０の
内面を含む層間絶縁層５６の表面全体に、例えば銅めっ
き等により導電層６２を形成する。この導電層６２は、
スパッタ等のドライプロセスによって形成してもよい。
フ（例えばジャブロ社のサーフェイス８００Ｍ）製のロ
ーラ５８を用いて、上記層間絶縁層５６の表面を適切に
研磨して表面を平坦にする。次に、図２（Ｂ）に示すよ
うに、上記上部電極４８、下部電極３６及び他の配線パ
ターン３４の所定の部位との電気的接続を図るために、
例えばＣＯ2 レーザ光Ｌにより上記層間絶縁層５６の所
定の部位に穴を開けてブラインドビアホール６０を形成
し、内部に電極表面や配線パターン表面を露出させる。
次に、上記ブラインドビアホール６０の内面を含む上記
層間絶縁層５６の表面全体に、例えば過マンガン酸カリ
ウム液を作用させてその表面を粗化し、その後、図２
（Ｃ）に示すように、上記ブラインドビアホール６０の
内面を含む層間絶縁層５６の表面全体に、例えば銅めっ
き等により導電層６２を形成する。この導電層６２は、
スパッタ等のドライプロセスによって形成してもよい。
【００１６】次に、ドライフィルムレジストやＥＤレジ
スト（電着レジスト）等を用いて上記導電層６２を図２
（Ｄ）に示すようにパターンエッチングすることによ
り、外層の配線パターン６６を形成する。ここではエッ
チング液として例えば塩化第２銅溶液を用いることがで
きる。これにより、内層の配線パターン３４や埋め込ま
れたコンデンサ素子５４と外層の配線パターン６６との
間の導通が取られることになる。以後、層間絶縁層を表
面全体に形成した後に、必要に応じて図１（Ａ）〜図２
（Ｄ）に示す一連の工程を繰り返し行うことにより、多
層のプリント基板を形成することができる。そして、最
後に、必要に応じてはんだ付けランド用のソルダーレジ
ストやシルク印刷、表面処理（金メッキや耐熱フラック
ス等）を行う。
スト（電着レジスト）等を用いて上記導電層６２を図２
（Ｄ）に示すようにパターンエッチングすることによ
り、外層の配線パターン６６を形成する。ここではエッ
チング液として例えば塩化第２銅溶液を用いることがで
きる。これにより、内層の配線パターン３４や埋め込ま
れたコンデンサ素子５４と外層の配線パターン６６との
間の導通が取られることになる。以後、層間絶縁層を表
面全体に形成した後に、必要に応じて図１（Ａ）〜図２
（Ｄ）に示す一連の工程を繰り返し行うことにより、多
層のプリント基板を形成することができる。そして、最
後に、必要に応じてはんだ付けランド用のソルダーレジ
ストやシルク印刷、表面処理（金メッキや耐熱フラック
ス等）を行う。
【００１７】このように、図１（Ｅ）に示したように、
上部電極４８をマスクとしてコンデンサ素子５４の極間
絶縁層を形成する高誘電率層３８を露光、現像してパタ
ーンエッチングするようにしたので、この寸法精度を向
上できるのみならず、図３（Ｅ）及び図３（Ｆ）に示す
従来方法と比較してその工程数を削減することが可能と
なる。尚、上記実施例では、上部電極４８としてＮｉ膜
を用いたが、このＮｉに加え、Ｃｒ膜、或いはＮｉやＣ
ｒの合金とＣｕとの積層膜を用いることができる。ま
た、この上部電極４８の厚さは、好ましくは０．１〜５
μｍの範囲内である。
上部電極４８をマスクとしてコンデンサ素子５４の極間
絶縁層を形成する高誘電率層３８を露光、現像してパタ
ーンエッチングするようにしたので、この寸法精度を向
上できるのみならず、図３（Ｅ）及び図３（Ｆ）に示す
従来方法と比較してその工程数を削減することが可能と
なる。尚、上記実施例では、上部電極４８としてＮｉ膜
を用いたが、このＮｉに加え、Ｃｒ膜、或いはＮｉやＣ
ｒの合金とＣｕとの積層膜を用いることができる。ま
た、この上部電極４８の厚さは、好ましくは０．１〜５
μｍの範囲内である。
【００１８】
【発明の効果】以上説明したように、本発明のコンデン
サ素子を有するプリント基板の製造方法によれば、次の
ように優れた作用効果を発揮することができる。コンデ
ンサ素子の上部電極をマスクとして用いて高誘電率層を
エッチングするようにしたので、寸法精度を向上させる
ことができるのみならず、製造プロセスの工程数を省略
してこの簡易化を図ることができる。従って、複雑なプ
ロセスを必要とせずに、安価で信頼性、精度、高密度化
に優れたコンデンサ素子を内蔵したプリント基板を提供
することができ、電子機器の小型化、高機能化に寄与で
きる。
サ素子を有するプリント基板の製造方法によれば、次の
ように優れた作用効果を発揮することができる。コンデ
ンサ素子の上部電極をマスクとして用いて高誘電率層を
エッチングするようにしたので、寸法精度を向上させる
ことができるのみならず、製造プロセスの工程数を省略
してこの簡易化を図ることができる。従って、複雑なプ
ロセスを必要とせずに、安価で信頼性、精度、高密度化
に優れたコンデンサ素子を内蔵したプリント基板を提供
することができ、電子機器の小型化、高機能化に寄与で
きる。
【図１】本発明のプリント基板の製造方法を説明するた
めの工程図である。
めの工程図である。
【図２】本発明のプリント基板の製造方法を説明するた
めの工程図である。
めの工程図である。
【図３】プリント基板の従来の製造方法の一例を示す工
程図である。
程図である。
【図４】プリント基板の従来の製造方法の一例を示す工
程図である。
程図である。
３２…基板本体、３４…配線パターン、３６…下部電
極、３８…高誘電率層、４０…バインダー、４２…フィ
ラー、４４…導電層、４８…上部電極、５４…コンデン
サ素子、５６…層間絶縁層、６０…ブラインドビアホー
ル。
極、３８…高誘電率層、４０…バインダー、４２…フィ
ラー、４４…導電層、４８…上部電極、５４…コンデン
サ素子、５６…層間絶縁層、６０…ブラインドビアホー
ル。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｑ
Ｆターム(参考） 4E351 AA03 BB03 BB26 BB31 CC11
CC27 DD43 EE01 EE21 GG20
5E339 AB01 AD05 BD11 BE13 CC01
CD01 CE11 CF16 CF17 DD04
5E346 AA12 AA13 AA23 AA27 AA43
CC04 CC09 CC21 DD07 FF45
HH06 HH22 HH25 HH32 HH33
Claims (3)
- 【請求項１】 内部にコンデンサ素子を有するプリント
基板の製造方法において、 基板本体の表面に前記コンデンサ素子の下部電極を含む
配線パターンを形成する工程と、 前記配線パターンを含む前記基板本体の表面に高誘電率
層を形成する工程と、 前記高誘電率層の表面に、前記下部電極に対応させて上
部電極を形成する工程と、 前記上部電極をマスクとして前記上部電極以外の部分の
前記高誘電率層を除去する工程と、 前記上部電極を含む前記基板本体の表面に層間絶縁層を
形成する工程と、 を有することを特徴とするプリント基板の製造方法。 - 【請求項２】 前記高誘電率層は、感光樹脂よりなるバ
インダーに高誘電率のフィラーを混入してなる高誘電率
ペーストよりなることを特徴とする請求項１記載のプリ
ント基板の製造方法。 - 【請求項３】 前記上部電極は、Ｎｉ、Ｃｒ或いはそれ
らの合金とＣｕとの積層膜よりなる請求項１または２記
載のプリント基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002042250A JP3786028B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002042250A JP3786028B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243795A true JP2003243795A (ja) | 2003-08-29 |
| JP3786028B2 JP3786028B2 (ja) | 2006-06-14 |
Family
ID=27782425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002042250A Expired - Fee Related JP3786028B2 (ja) | 2002-02-19 | 2002-02-19 | コンデンサ素子を有するプリント基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786028B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006016586A1 (ja) * | 2004-08-10 | 2006-02-16 | Mitsui Mining & Smelting Co., Ltd. | 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板 |
| JP2006128309A (ja) * | 2004-10-27 | 2006-05-18 | Shinko Electric Ind Co Ltd | キャパシタ装置及びその製造方法 |
| JP2006156934A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型プリント基板及びその製造方法 |
| JP2006278679A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | 多層配線基板及びその製造方法 |
| JP2006310531A (ja) * | 2005-04-28 | 2006-11-09 | Toppan Printing Co Ltd | 配線基板及びその製造方法 |
| US7351915B2 (en) | 2004-08-26 | 2008-04-01 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same |
| WO2023189300A1 (ja) * | 2022-03-29 | 2023-10-05 | 三井金属鉱業株式会社 | キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法 |
-
2002
- 2002-02-19 JP JP2002042250A patent/JP3786028B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006016586A1 (ja) * | 2004-08-10 | 2006-02-16 | Mitsui Mining & Smelting Co., Ltd. | 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板 |
| US8062539B2 (en) | 2004-08-10 | 2011-11-22 | Mitsui Mining & Smelting Co., Ltd. | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board obtained by the same |
| US7351915B2 (en) | 2004-08-26 | 2008-04-01 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same |
| JP2006128309A (ja) * | 2004-10-27 | 2006-05-18 | Shinko Electric Ind Co Ltd | キャパシタ装置及びその製造方法 |
| JP2006156934A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型プリント基板及びその製造方法 |
| JP2006278679A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | 多層配線基板及びその製造方法 |
| JP2006310531A (ja) * | 2005-04-28 | 2006-11-09 | Toppan Printing Co Ltd | 配線基板及びその製造方法 |
| WO2023189300A1 (ja) * | 2022-03-29 | 2023-10-05 | 三井金属鉱業株式会社 | キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3786028B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7326858B2 (en) | Printed circuit board with embedded capacitors and manufacturing method thereof | |
| US7570491B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| US6910266B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| EP0478313B1 (en) | A multilayer printed circuit board and manufacturing method therefor | |
| US20070146980A1 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
| JP2007208263A (ja) | 薄膜キャパシタ内蔵型印刷回路基板の製造方法 | |
| WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
| JP2009188401A (ja) | キャパシタ内蔵プリント配線板 | |
| US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
| JP2002016327A (ja) | 配線基板およびその製造方法 | |
| JP2010027948A (ja) | キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法 | |
| JPH05343855A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH10284841A (ja) | 多層プリント配線板の製造方法 | |
| JP2003243795A (ja) | コンデンサ素子を有するプリント基板の製造方法 | |
| JP3188856B2 (ja) | 多層プリント配線板の製造方法 | |
| CN110366310B (zh) | 软硬复合板及其制法 | |
| JPH11307687A (ja) | パッケージ基板 | |
| KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP3797245B2 (ja) | コンデンサ素子を有するプリント基板の製造方法及びプリント基板 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3217563B2 (ja) | プリント配線板の製造方法 | |
| JP4385729B2 (ja) | キャパシタ素子内蔵多層回路板及びその製造方法 | |
| JP2009088334A (ja) | プリント配線板の製造方法 | |
| JP4337408B2 (ja) | プリント配線板の製造方法 | |
| JP4529614B2 (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150331 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |