TW202310092A - 一種封裝機構及其製備方法 - Google Patents

一種封裝機構及其製備方法 Download PDF

Info

Publication number
TW202310092A
TW202310092A TW110149465A TW110149465A TW202310092A TW 202310092 A TW202310092 A TW 202310092A TW 110149465 A TW110149465 A TW 110149465A TW 110149465 A TW110149465 A TW 110149465A TW 202310092 A TW202310092 A TW 202310092A
Authority
TW
Taiwan
Prior art keywords
layer
solder resist
conductive circuit
circuit
resist layer
Prior art date
Application number
TW110149465A
Other languages
English (en)
Other versions
TWI790880B (zh
Inventor
朱凱
谷新
繆樺
Original Assignee
大陸商深南電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商深南電路股份有限公司 filed Critical 大陸商深南電路股份有限公司
Application granted granted Critical
Publication of TWI790880B publication Critical patent/TWI790880B/zh
Publication of TW202310092A publication Critical patent/TW202310092A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Containers And Plastic Fillers For Packaging (AREA)

Abstract

本發明公開了一種封裝機構及其製備方法，其中，封裝 機構之製備方法包括：獲取到可分離支撐層；對可分離支撐層之第一預設位置進行電鍍，以在第一預設位置處形成導電線路；在導電線路遠離可分離支撐層之一側製備第一阻焊層，並裸露部分導電線路；將晶片與裸露之部分導電線路進行電連接，並對晶片進行塑封，形成絕緣層；去除可分離支撐層，並在導電線路遠離第一阻焊層之一側之第二預設位置製備第二阻焊層。透過上述方法，本發明之封裝機構之製備方法能夠減少封裝機構之製備步驟和體積，提高封裝機構之製備效率。

Description

一種封裝機構及其製備方法
本發明系關於封裝機構之技術領域，特別系關於一種封裝機構及其製備方法。
封裝係半導體制程中之重要環節，透過圍繞裸晶片製作封裝機構，為裸晶片提供電氣互連、機械支撐、散熱和環境保護，係積體電路元件實現電氣功能之前期條件之一。通常來說，裸晶片封裝離不開封裝基板。封裝基板係裸晶片之載體，而塑封層將裸晶片封裝至封裝基板上，以形成整個封裝機構。
在封裝機構製造技術中，隨著科學技術之高速發展，各行各業對封裝機構之要求越來越高。其中，由於高密度封裝、多器件之持續增加，封裝機構之製備流程越來越長，封裝機構越來越複雜，封裝機構之製備過程以及要求較高，導致傳統之包含獨立封裝基板之封裝機構之製備效率較低。
本發明提供一種封裝機構之製備方法，以簡化封裝機構之製備，減小封裝機構之體積，提高製備效率。
為解決上述技術問題，本發明提出了一種封裝機構之製備方法，包括：獲取到可分離支撐層；對可分離支撐層之第一預設位置進行電鍍，以在第一預設位置處形成導電線路；在導電線路遠離可分離支撐層之一側製備第一阻焊層，並裸露部分導電線路；將晶片與裸露之部分導電線路進行電連接，並 對晶片進行塑封，形成絕緣層；去除可分離支撐層，並在導電線路遠離第一阻焊層之一側之第二預設位置製備第二阻焊層。
其中，可分離支撐層包括層疊且貼合設置之可剝離銅層以及載體層；對可分離支撐層之第一預設位置進行電鍍，以在第一預設位置處形成導電線路之步驟包括：在可分離支撐層之可剝離銅層之第一預設位置上進行電鍍，以在第一預設位置處形成導電線路；去除可分離支撐層之步驟包括：去除載體層；以及透過蝕刻去除可剝離銅層，以裸露導電線路遠離第一阻焊層之一側。
其中，對可分離支撐層之第一預設位置進行電鍍，以在第一預設位置處形成導電線路之步驟包括：在可剝離銅層遠離載體層之一側製備光敏抗蝕層；依次對可剝離銅層設置有光敏抗蝕層之一側進行曝光、顯影處理，以在第一預設位置製備出溝槽圖形；對第一預設位置之溝槽圖形進行圖形電鍍，以在第一預設位置處形成導電線路；去除光敏抗蝕層。
其中，在導電線路遠離可分離支撐層之一側製備第一阻焊層，並裸露部分導電線路之步驟包括：透過貼附、浸塗、噴塗或旋塗之方式將阻焊膜整板製備到導電線路遠離可分離支撐層之一側；對阻焊膜進行開窗處理，形成第一阻焊層。
其中，裸露部分導電線路之步驟之後還包括：在裸露出來之部分導電線路上製作表面處理層。
其中，將晶片與裸露之部分導電線路進行電連接，並對晶片進行塑封，形成絕緣層之步驟包括：透過回流焊將晶片上之焊盤凸點與裸露之部分導電線路進行焊接；透過塑封材料對晶片進行塑封，以在晶片四周形成絕緣層。
其中，去除可分離支撐層，並在導電線路遠離第一阻焊層之第二預設位置製備第二阻焊層之步驟包括：去除可分離支撐層，以裸露導電線路遠離第一阻焊層之一側；透過貼附、浸塗、噴塗或旋塗之方式將阻焊膜整板製備到導電線路遠離第 一阻焊層之一側；對阻焊膜上除第二預設位置以外之位置進行開窗處理，以形成第二阻焊層。
其中，去除可分離支撐層之步驟之後，在導電線路遠離第一阻焊層之一側之第二預設位置製備第二阻焊層之步驟之前包括：透過積層法在導電線路遠離第一阻焊層之一側製備至少一層底層線路層；在導電線路遠離第一阻焊層之一側之第二預設位置製備第二阻焊層之步驟包括：在至少一層底層線路層遠離第一阻焊層之一側之第二預設位置上製備第二阻焊層。
其中，封裝機構之製備方法還包括：透過積層法在絕緣層遠離導電線路之一側製備至少一層頂層線路層；在至少一層頂層線路層遠離絕緣層之一側製備第三阻焊層。
為解決上述技術問題，本發明提出了一種封裝機構，封裝機構由上述任一項之封裝機構之製備方法製備而成。
本發明之有益效果係：區別於習知技術之情況，本發明透過可分離支撐層作為製備導電線路之臨時載體，在其上製備出任意線寬之導電線路後，透過第一阻焊層覆蓋一部分之導電線路，且在裸露之部分導電線路與晶片連接後，再透過絕緣層包裹塑封晶片，進而藉由第一阻焊層和絕緣層將導電線路除接觸可分離支撐層一側外之其他側保護起來，從而減少在去除可分離支撐層時，導電線路可能受到之影響，從而提高導電線路之精細程度與可靠性，進而提高封裝機構之品質與可靠性。且本發明直接透過第一阻焊層包裹導電線路，進而進行絕緣層塑封，省去了介質層，進而將晶片塑封以及封裝機構之互連線路製作一起同步完成，減少了封裝機構之生產步驟，提高了封裝機構之製備效率，並透過絕緣層替代介質層使得最終成品封裝機構之厚度更薄，封裝體積更小，結構更加輕便，且介質傳輸損耗也更小。而在此基礎上，該包含晶片之封裝機構可進一 步作為芯板在其兩側加工積層線路，從而獲得更高佈線密度之封裝機構成品。
S11,S12,S13,S14,S15,S21,S22,S23,S24,S25:步驟
10:可分離支撐層
100,200,300:封裝機構
11:可剝離銅層
12:載體層
13,213:導電線路
14:第一阻焊層
141:孔
15:晶片
151:焊盤凸點
16:絕緣層
17,217:第二阻焊層
171:通槽
218:第三阻焊層
219:頂層線路層
220:底層線路層
222:金屬化通孔
2201:底部導電線路
2202:互連孔
2203:底部絕緣層
223:金屬化盲孔
2231:金屬盲孔
2241:電銅柱
226:第一層頂層線路層
301:半導體器件
302:被動元件
303:電阻
304:電容
305:電感
第1圖係本發明提供之封裝機構之製備方法一實施例之流程示意圖；
第2圖係本發明提供之封裝機構之製備方法另一實施例之流程示意圖；
第3a圖係步驟S21獲取到之可分離支撐層一實施例之結構示意圖；
第3b圖係步驟S22形成導電線路後一實施例之結構示意圖；
第3c圖係步驟S23對阻焊膜進行開窗後一實施例之結構示意圖；
第3d圖係步驟S24塑封後一實施例之結構示意圖；
第4圖係本發明封裝機構一實施例之結構示意圖；
第5圖係本發明封裝機構另一實施例之結構示意圖；
第6圖係本發明封裝機構又一實施例之結構示意圖。
下面將結合本發明實施例中之圖式，對本發明實施例中之技術方案進行清楚、完整地描述，顯然，所描述之實施例僅係本發明之一部分實施例，而不係全部之實施例。基於本發明中之實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得之所有其他實施例，皆屬於本發明保護之範圍。
請進一步參閱第1圖，第1圖係本發明提供之封裝機構之製備方法一實施例之流程示意圖。
步驟S11：獲取到可分離支撐層。
獲取到可分離支撐層。在本實施例中，可分離支撐層可以包括熱穩定性好、平整度高且機械強度高，不易碎之支撐材料所製備得到之可分離支撐層。
而可分離支撐層可以透過離型材質或可剝離銅箔或膠粘材質來實現其可分離特性。
步驟S12：對可分離支撐層之第一預設位置進行電鍍，以在第一預設位置處形成導電線路。
對可分離支撐層之第一預設位置進行電鍍，以在第一預設位置處形成所需之導電線路。其中，第一預設位置為需要製備出導電線路之位置，具體線型可以基於實際情況進行設置。
在一個具體之應用場景中，可以透過在可分離支撐層之第一預設位置上進行化學鍍銅，然後在化學鍍銅後之第一預設位置進行電鍍，從而在第一預設位置處形成導電線路。在另一個具體之應用場景中，可以透過曝光顯影之方式在可分離支撐層之第一預設位置上製備出溝槽圖形，再基於溝槽圖形進行電鍍，從而在第一預設位置處形成導電線路。在另一個具體之應用場景中，也可以透過在可分離支撐層之除第一預設位置以外之其他位置上貼覆抗蝕膜，再對可分離支撐層上第一預設位置所在之整側進行電鍍，從而在第一預設位置處形成導電線路等等。本實施例並不對導電線路之形成方式進行限定。
其中，由於本步驟係在可分離支撐層上直接進行電鍍，將可分離支撐層作為強度支撐，得到導電線路，則本步驟之導電線路可以基於製備需求得到任意線寬之導電線路。
步驟S13：在導電線路遠離可分離支撐層之一側製備第一阻焊層，並裸露部分導電線路。
在導電線路遠離可分離支撐層之一側製備第一阻焊層，並裸露部分導電線路。
在一個具體之應用場景中，可以在導電線路遠離可分離支撐層之一側整板覆蓋第一阻焊層，然後對部分需要裸露出來之導電線路之對應位置進行開窗，從而裸露部分導電線路，並保留部分第一阻焊層覆蓋剩下之導電線路。
在另一個具體之應用場景中，可以將第一阻焊層上與部分需要裸露出來之導電線路之對應位置進行開窗後，再將其貼覆至導電線路遠離可分離支撐層之一側，從而裸露部分導電線路，並透過第一阻焊層覆蓋剩下之導電線路。
步驟S14：將晶片與裸露之部分導電線路進行電連接，並對晶片進行塑封，形成絕緣層。
本實施例中裸露之部分導電線路需要與晶片進行電連接，從而將晶片與導電線路進行連通。
將晶片與裸露之部分導電線路進行電連接後，再對晶片進行塑封，形成絕緣層，透過絕緣層將晶片包裹並進行塑封。
其中，本步驟之塑封可以將晶片塑封以及封裝機構之互連線路製作一起完成，減短了封裝機構之生產鏈，提高了封裝機構之製備效率。其中，傳統之封裝機構之製造封裝與晶片封裝係生產鏈上之兩個環節，因此封裝機構在面臨運輸和晶片封裝時需要具備一定之機械支撐能力，由此，其必須具備一定之厚度，傳統等封裝機構透過介質層來保障其支撐能力，但封裝機構之厚度增厚，製備流程增長。而本實施例透過將晶片塑封以及封裝機構之互連線路製作一起完成，規避了封裝機構製備過程中之支撐能力需求，並減薄了板件厚度，簡化了製備流程，提高了製備效率。
步驟S15：去除可分離支撐層，並在導電線路遠離第一阻焊層之一側之第二預設位置製備第二阻焊層。
透過絕緣層將晶片包裹並進行塑封後，去除可分離支撐層，並在導電線路遠離第一阻焊層之一側，即原可分離支撐層所在之那側上之第二預設位置製備第二阻焊層。
其中，去除可分離支撐層時，可以基於可分離支撐層之類型採用相應之去除方式。在一個具體之應用場景中，當可分離支撐層為可剝離銅箔時，可以透過蝕刻之方式去除可剝離銅箔。由於此時之導電線路除與可剝離銅箔接觸之一側外之其他面被第一阻焊層和絕緣層包裹，因此，蝕刻可剝離銅箔時，導電線路之側面不會被蝕刻液侵蝕，則導電線路之線寬不會受到影響。因此，本實施例之封裝機構中之導電線路可以為任意線寬，包括超精細線路。
在另一個具體之應用場景中，當可分離支撐層為膠粘支撐層時，可以透過撕除之方式去除膠粘支撐層。由於此時之導電線路除與膠粘支撐層接觸之一側外之其他面被第一阻焊層和絕緣層包裹，因此，撕除膠粘支撐層時，導電線路之側面不會被撕扯到，則導電線路之線寬不會受到影響。因此，本實施例之封裝機構中之導電線路可以為任意線寬，包括超精細線路。
在一個具體之應用場景中，可以在導電線路遠離第一阻焊層之一側整板覆蓋第二阻焊層，然後除第二預設位置以外之所有位置進行開窗，從而裸露部分導電線路，並透過第二阻焊層覆蓋第二預設位置之導電線路。
在另一個具體之應用場景中，可以將第二阻焊層上與除第二預設位置以外之所有位置之對應位置進行開窗後，再將其貼覆至導電線路遠離第一阻焊層之一側，從而裸露部分導電線路，並透過第二阻焊層覆蓋第二預設位置之導電線路。
其中，導電線路遠離第一阻焊層之一側上除第二預設位置以外之所有位置可以為用於植球或焊接之位置，透過對除第二預設位置以外之所有位置所裸露之導電線路與印製 線路板主機板、其他元件或其他裝置進行電連接，從而將封裝機構與其他裝置進行電連接。
在導電線路遠離第一阻焊層之一側之第二預設位置製備第二阻焊層，以得到最終之封裝機構。其中，本實施例之封裝機構可以包括扇出型封裝機構或其他封裝機構。
透過上述方法，本實施例之封裝機構之製備方法透過可分離支撐層作為製備導電線路之臨時載體，在其上製備出任意線寬之導電線路後，透過第一阻焊層覆蓋一部分之導電線路，且在裸露之部分導電線路與晶片連接後，再透過絕緣層包裹塑封晶片，進而藉由第一阻焊層和絕緣層將導電線路除接觸可分離支撐層一側外之其他側保護起來，從而減少在去除可分離支撐層時，導電線路可能受到之影響，從而提高導電線路之精細程度與可靠性，進而提高封裝機構之品質與可靠性。且本實施例直接透過第一阻焊層包裹導電線路，進而進行絕緣層塑封，進而將晶片塑封以及封裝機構之互連線路製作一起同步完成，減少了封裝機構之生產步驟，提高了封裝機構之製備效率，並透過絕緣層替代介質層使得最終成品封裝機構之厚度更薄，封裝體積更小，結構更加輕便，且介質傳輸損耗也更小。而在此基礎上，該包含晶片之封裝機構可進一步作為芯板在其兩側加工積層線路，從而獲得更高佈線密度之封裝機構成品。
請進一步參閱第2圖，第2圖係本發明提供之封裝機構之製備方法另一實施例之流程示意圖。
步驟S21：獲取到可分離支撐層。
獲取到可分離支撐層。其中，可分離支撐層包括層疊且貼合設置之可剝離銅層以及載體層。而載體層還包括銅箔層和介質層。載體層用於封裝機構製備中之強度支撐，銅箔層用於可剝離銅層易於剝離，而可剝離銅層用於作為導電線路製備之種子層。
其中，可剝離銅層之厚度範圍為1.0-3.0微米，具體可以為1.0微米、1.5微米、2.0微米、3.0微米等，具體可以基於實際需求進行設置，在此不做限定。載體層之厚度範圍為0.2-2.0毫米，具體可以為0.2毫米、0.5毫米、0.8毫米、1.0毫米、1.6毫米、1.9毫米、2.0毫米等，具體也可以基於實際需求進行設置，在此不做限定。
在一個具體之應用場景中，可剝離銅層之相對兩面可以均為光面，以便於剝離。
當採用可剝離銅層以及載體層作為可分離支撐層製備封裝機構時，封裝機構之製備之生產線全不需要重建，可以在常規之封裝機構製備制程中進行，節省了生產資源。
請參閱第3a圖，第3a圖係步驟S21獲取到之可分離支撐層一實施例之結構示意圖。
本實施例之可分離支撐層10包括層疊且貼合設置之可剝離銅層11以及載體層12。而載體層12可以進一步包括銅箔層(圖中未示出)和介質層(圖中未示出)，以透過銅箔層保障載體層12之強度，減少熱膨脹對可分離支撐層10之影響，進而提高在可分離支撐層10上製備之導電線路之精度。
步驟S22：在可分離支撐層之可剝離銅層之第一預設位置上進行電鍍，以在第一預設位置處形成導電線路。
獲取到可分離支撐層後，在可分離支撐層之可剝離銅層之第一預設位置上進行電鍍，以在第一預設位置處形成導電線路。
在一個具體之應用場景中，可以先在可剝離銅層遠離載體層之一側製備光敏抗蝕層，再依次對可剝離銅層設置有光敏抗蝕層之一側進行曝光、顯影處理，以在第一預設位置製備出溝槽圖形，進而對第一預設位置之溝槽圖形進行圖形電鍍，以在第一預設位置處形成導電線路，在第一預設位置製備出導電線路後，去除光敏抗蝕層。
其中，本實施例之光敏抗蝕層材質類型可以包括光致抗蝕型或光致誘蝕型材質，可以透過貼附幹膜，浸塗、噴塗或旋塗濕膜等方式將光敏抗蝕層製備到可剝離銅層遠離載體層之一側。
且在曝光顯影時，本實施例可以基於光敏抗蝕層之材質類型採用不同之掩模方案，依次透過曝光或光刻、顯影在第一預設位置製作出溝槽圖形，進而對第一預設位置之溝槽圖形進行圖形電鍍，以在第一預設位置處形成導電線路。
其中，本實施例之導電線路之線寬可以為任意線寬，包括超精細線寬：1-20微米。而導電線路之材質包括銅、銀、金、鎳、錫、鈀、鈷、釕、鉬中之一種或多種。
請參閱第3b圖，第3b圖係步驟S22形成導電線路後一實施例之結構示意圖。
本步驟在可剝離銅層11遠離載體層12之一側之第一預設位置上設置導電線路13。
導電線路13與可剝離銅層11遠離載體層12之一側貼合設置。
步驟S23：透過貼附、浸塗、噴塗或旋塗之方式將阻焊膜整板製備到導電線路遠離可分離支撐層之一側，對阻焊膜進行開窗處理，形成第一阻焊層。
在可剝離銅層之一側製備出導電線路後，可以透過貼附、浸塗、噴塗或旋塗之方式將阻焊膜製備到導電線路遠離可分離支撐層之一側，進而對阻焊膜進行開窗處理，以裸露部分導電線路，並形成第一阻焊層。其中，本步驟所裸露出來之部分導電線路係用於與晶片進行電連接之部位。在本實施例中，該裸露出來之部分導電線路可以用於後續之晶片貼裝。
其中，未對阻焊膜進行開窗前，阻焊膜覆蓋整個導電線路，且填充滿導電線路與可分離支撐層之可剝離銅層之間之所有空隙。然後對阻焊膜進行開窗處理，以在阻焊膜上形 成至少一個孔，得到第一阻焊層，以透過至少一個孔裸露部分導電線路。其中，未裸露出來之導電線路仍然被第一阻焊層覆蓋保護。
本實施例之阻焊膜可以為阻焊幹膜或阻焊濕膜中之任意一種，從而根據不同之阻焊膜製備出不同材質類型之第一阻焊層。而第一阻焊層之厚度範圍為5-50微米，具體可以為5微米、10微米、20微米、30微米、45微米、50微米等，具體可以基於實際需求進行設置。
當對阻焊膜進行開窗處理時，可以基於阻焊膜之材質類型之不同，分別採用曝光顯影、鐳射燒蝕或等離子體咬蝕等方式對阻焊膜進行開窗，以裸露部分導電線路。例如：當第一阻焊層由阻焊幹膜製備而成時，可以透過鐳射燒蝕之方式對阻焊膜進行開窗；當第一阻焊層由阻焊濕膜製備而成時，可以透過等離子體咬蝕之方式對阻焊膜進行開窗等，具體在此不做限制。
在一個具體之應用場景中，對阻焊膜進行開窗時，可以基於後續所要安裝之晶片之焊盤凸點之尺寸進行開窗，使得至少一個孔之尺寸與焊盤凸點之尺寸相匹配，從而保證焊盤凸點能夠穿過孔與導電線路連接。
在一個具體之應用場景中，透過對阻焊膜進行開窗，而裸露部分導電線路，得到第一阻焊層後，在裸露出來之部分導電線路上製作表面處理層，以提高晶片貼裝品質。具體地，本實施例之表面處理層包括銀層、鎳層、鈀層、金層、錫層、有機金屬化合物層中之一種或多種，具體可以基於晶片類型和貼裝要求進行選擇。
請參閱第3c圖，第3c圖係步驟S23對阻焊膜進行開窗後一實施例之結構示意圖。
本實施例之第一阻焊層14填充滿導電線路13與可剝離銅層11之間之所有空隙。而第一阻焊層14上形成有至 少一個孔141，導電線路13透過至少一個孔141裸露部分導電線路，以用於後續與其他元件進行電連接。
且第一阻焊層14之形成過程中，載體層12皆作為載體支撐其製備。
步驟S24：透過回流焊將晶片上之焊盤凸點與裸露之部分導電線路進行焊接，透過塑封材料對晶片進行塑封，以在晶片四周形成絕緣層。
裸露出部分導電線路後，可以透過回流焊之方式將晶片上之焊盤凸點與裸露之部分導電線路進行焊接，從而實現晶片與導電線路之間之電連接。電連接後，再透過塑封材料對晶片進行塑封，以在晶片四周形成絕緣層，由於此時晶片已與導電線路電連接，因此當在晶片四周形成絕緣層時，可以同時將晶片與整個機構進行塑封。其中，本實施例最後形成之絕緣層之厚度值大於或等於晶片遠離導電線路一側到第一阻焊層遠離導電線路一側之間之高度差值，以便於將整個晶片進行塑封。
在一個具體之應用場景中，可以先透過貼片機完成晶片與導電線路之間之貼裝，然後再透過回流焊將晶片之焊盤凸點分別對應穿過第一阻焊層上之孔焊接在裸露之導電線路上。焊接後，晶片之焊盤凸點埋入第一阻焊層。
本實施例之晶片包括倒裝晶片或其他晶片。本實施例之塑封材料可以包括環氧塑封料或其他絕緣之塑封材料，而塑封材料可以係液態、粉末、顆粒或片材之塑封材料。本實施例之塑封方法可以包括壓縮成型或真空貼膜等方法，具體可以基於塑封材料之類型進行選擇，在此不做限定。
其中，本實施例之絕緣層之材質可以包括有機樹脂和二氧化矽填料，而二氧化矽在絕緣層中之之重量比範圍為1-95%，具體可以為1%、20%、50%、62%、75%、80%、90%、95%等，具體可以基於實際情況進行設置，在此不做限定。
在其他實施例中，晶片之焊盤凸點與導電線路之間之焊接也可以透過波峰焊完成，具體地焊接方式在此不做限定。
請參閱第3d圖，第3d圖係步驟S24塑封後一實施例之結構示意圖。
本實施例之晶片15上設置有多個焊盤凸點151，其中，每個焊盤凸點151皆穿過第一阻焊層14上之孔與導電線路13電連接，而晶片15之周圍設置有絕緣層16，絕緣層16包裹晶片15，並填充滿晶片15、第一阻焊層14以及焊盤凸點151之間之空隙，完成整個板件之封裝塑封。
步驟S25：去除可分離支撐層，以裸露導電線路遠離第一阻焊層之一側，透過貼附、浸塗、噴塗或旋塗之方式將阻焊膜整板製備到導電線路遠離第一阻焊層之一側，對阻焊膜上除第二預設位置以外之位置進行開窗處理，以形成第二阻焊層。
塑封完成後，先去除導電線路遠離絕緣層一層之載體層。具體地，可以透過分板機將可分離支撐層之載體層剝離掉。隨後再透過蝕刻去除掉剩下之可剝離銅層，以裸露導電線路遠離第一阻焊層之一側。此時，導電線路除了與可剝離銅層接觸之一側外之其他面皆被第一阻焊層包裹，因此，在蝕刻時，蝕刻液不會對導電線路之側面進行蝕刻，從而影響導電線路之線寬。也就係，蝕刻時完全不會對導電線路造成側蝕問題，從而本實施例可以製備並得到任意線寬之導電線路，包括超精細之導電線路。
去除掉整個可分離支撐層後，導電線路遠離第一阻焊層之一側裸露出來，並在導電線路遠離第一阻焊層之一側之第二預設位置製備第二阻焊層。
在一個具體之應用場景中，可以先在導電線路遠離第一阻焊層之一側整板製備阻焊膜，再對阻焊膜進行開窗， 從而將導電線路遠離第一阻焊層之一側除第二預設位置以外之所有位置裸露出來，得到第二阻焊層。
在另一個具體之應用場景中，也可以將阻焊膜上與除第二預設位置以外之所有位置之對應位置進行開窗後，再將其貼覆至導電線路遠離第一阻焊層之一側，從而裸露部分導電線路，並透過第二阻焊層覆蓋第二預設位置之導電線路。
其中，開窗後，導電線路遠離第一阻焊層之一側未被第二阻焊層覆蓋之位置為用於植球或用於與其他設備進行電連接之位置。
而本步驟中之第二阻焊層之材質、製備方法、開窗方法等皆與第一阻焊層相同，請參閱前文，在此不再贅述。
在一個具體之應用場景中，對阻焊膜開窗後，還可以在導電線路未被阻焊膜覆蓋之位置製備表面處理層，以提高導電線路後續之貼裝、焊接或電連接之品質。其中，本步驟中表面處理層之材質與製備方法與步驟S23中之表面處理層之材質與製備方法相同，請參閱前文，在此不再贅述。
透過上述步驟，本實施例之封裝機構之製備方法透過可剝離銅層作為製備導電線路之臨時載體，藉由可剝離銅層之穩定性與機械強度，提高導電線路之精度與可靠性，而在其上製備出任意線寬之導電線路後，透過第一阻焊層覆蓋一部分之導電線路，且在裸露之部分導電線路與晶片連接後，再透過絕緣層包裹塑封晶片，從而藉由第一阻焊層和絕緣層將導電線路除接觸可分離支撐層一側外之其他側保護起來，從而減少在去除可分離支撐層時，導電線路可能受到之影響，從而提高導電線路之精細程度與可靠性，進而提高封裝機構之品質與可靠性。且本實施例直接透過第一阻焊層包裹導電線路，進而進行絕緣層塑封，將晶片塑封與封裝機構塑封同步進行，減短了生產步驟，省去了介質層，且最終成品封裝機構之厚度更薄，封裝體積更小，結構更加輕便，且當封裝機構為扇出型封裝機 構時，由於板件更薄，晶片扇出之線路更短，其介質傳輸損耗也更小。且本實施例之封裝機構之製備方法縮短了封裝機構之生產供應鏈，成本相對較低，生產效率相對較高，完全相容常規之之封裝機構制程設備，適用性廣，可推廣性強。
在其他實施例中，在去除掉可分離支撐層後，還可以透過積層法在導電線路遠離第一阻焊層之一側製備至少一層底層線路層，進而在至少一層底層線路層遠離第一阻焊層之一側之第二預設位置上製備第二阻焊層。本實施例在第二預設位置製備第二阻焊層之具體步驟與前述實施例相同，請參閱前文，在此不再贅述。
在一個具體之應用場景中，可以在導電線路遠離第一阻焊層之一側壓合底部絕緣層和銅層，然後採用貼膜、曝光、顯影、蝕刻、退膜之方法製作第一層底部導電線路，然後重複以上步驟，逐層製作最終得到至少一層底部線路層。製作完所有之底部線路層後，再在最外側之底部線路層之相關位置製備第二阻焊層以及表面處理層，以將用於植球或與其他元件或設備進行電連接之位置裸露出來。在另一個具體之應用場景中，也可以將所有之絕緣層和銅層交疊放置一次性壓合形成至少一層底層線路層。
其中，底部線路層之具體數量可以基於實際需求而定，例如：3層、8層、10層等，在此不做限定。在一個具體之應用場景中，至少一層底層線路層之數量範圍可以為1-20層。
在其他實施例中，對晶片進行塑封後，可以透過積層法在絕緣層遠離導電線路之一側製備至少一層頂層線路層，並在至少一層頂層線路層遠離絕緣層之一側製備第三阻焊層。
在一個具體之應用場景中，可以在絕緣層遠離導電線路之一側採用壓合、化學鍍銅、濺射鈦/銅或電鍍之方式製 備一層銅層，然後採用貼膜、曝光、顯影、蝕刻、退膜之方法在該銅層上製作得到第一層頂層線路層，隨後在第一層頂層線路層上方逐層製作頂層線路層。在另一個具體之應用場景中，也可以將所有之頂層絕緣層和頂層銅層交疊放置絕緣層上，透過一次性壓合形成至少一層頂層線路層。
其中，頂層線路層之具體數量可以基於實際需求而定，例如：3層、8層、10層等，在此不做限定。在一個具體之應用場景中，至少一層頂層線路層之數量範圍可以為1-20層。
其中，當封裝機構需要製備至少一層底層線路層和至少一層頂層線路層以及相關結構時，可以先製備至少一層底層線路層及其相關結構，再製備至少一層頂層線路層及其相關結構；也可以先製備至少一層頂層線路層及其相關結構，再製備至少一層底層線路層及其相關結構；也可以同時製備。其中，當先製備至少一層頂層線路層及其相關結構，再製備至少一層底層線路層及其相關結構時，可以減少可剝離銅層之載體層分離時造成絕緣層產生裂紋之風險，而當先製備至少一層底層線路層及其相關結構，再製備至少一層頂層線路層及其相關結構時，可以製作更精細之底層線路層。
在其他實施例中，可以透過在至少一層底層線路層和/或至少一層頂層線路層之間製備金屬化通孔和/或金屬化盲孔，以實現各線路層之間之導通。
在一個具體之應用場景中，在製備至少一層底層線路層時，可以先在導電線路遠離晶片之一側壓合底部絕緣層和銅層，然後採用鐳射或plasma之方法在底部絕緣層和銅層上製作盲孔和/或通孔，進一步採用化學鍍銅和/或電鍍實現盲孔和/或通孔之金屬化，以實現底層線路層之層間互連，然後採用貼膜、曝光、顯影、蝕刻、退膜之方法在銅層上製作第一層底部線路層，然後重複以上步驟，逐層製作最終得到至少一層 底部線路層。在另一個具體之應用場景中，在製備至少一層底層線路層時，可以在導電線路遠離第一阻焊層之一側真空貼覆ABF材料，從而得到底部絕緣層，然後採用鐳射或plasma之方法在底部絕緣層製作盲孔和/或通孔，再進一步採用化學鍍銅或濺射鈦/銅或電鍍之方法實現盲孔和/或通孔之金屬化，以及在底部絕緣層上形成一層銅層，然後採用貼膜、曝光、顯影、圖形電鍍、退膜、快速蝕刻之方法在該銅層上製作第一層底部導電線路，然後重複以上步驟，逐層製作最終得到至少一層底部線路層。在另一個具體之應用場景中，在製備至少一層底層線路層時，也可以在導電線路遠離第一阻焊層之一側真空貼附光敏材料，然後採用曝光之方法製作盲孔，然後對光敏材料固化得到底部絕緣層，進一步採用化學鍍銅或濺射鈦/銅或電鍍之方法實現盲孔之金屬化，以及在底部絕緣層上形成一層銅層，然後採用貼膜、曝光、顯影、圖形電鍍、退膜、快速蝕刻之方法在該銅層上製作第一層底部導電線路，然後重複以上步驟，逐層製作最終得到至少一層底部線路層。在另一個具體之應用場景中，還可以綜合使用上述三種方法依次逐層製作得到至少一層底部線路層。
在一個具體之應用場景中，在製備至少一層頂層線路層時，可以先採用鐳射或plasma之方法在絕緣層上製備盲孔和/或通孔，進一步採用化學鍍銅或濺射鈦/銅之方法實現盲孔和/或通孔之金屬化，以及在絕緣層遠離晶片之一側上形成一層銅層，然後透過電鍍銅填充盲孔和/或通孔，並加厚絕緣層之銅層，或透過電鍍銅加厚絕緣層之銅層和盲孔和/或通孔孔壁之金屬化層，並採用樹脂塞孔將盲孔和/或通孔填充滿。再採用貼膜、曝光、顯影、蝕刻、退膜之方法製作得到第一層頂層線路層。隨後再在第一層頂層線路層上方逐層製作剩餘之頂層線路層。其中，逐層製作剩餘之頂層線路層之方法與前述逐 層製作剩餘之底層線路層之方法類似，請參閱前文，在此不再贅述。
製備完所有之頂層線路層後，在最頂層之線路層遠離晶片之一側上製備第三阻焊層。在一個具體之應用場景中，可以在最頂層之線路層遠離晶片之一側整板製備第三阻焊層，然後對整板之第三阻焊層進行開窗，以裸露出部分用於植球、與其他元件或設備電連接或印刷錫膏或助焊劑之最頂層之線路層。
其中，第三阻焊層之材質、製備方法與前述實施例之第二阻焊層、第一阻焊層相同，請參閱前文，在此不再贅述。
上述實施例在逐層製備線路層之過程中製備金屬化盲孔和/或通孔進行層間互聯，在其他實施例中，可以在對晶片進行塑封前，以導電線路或可剝離銅箔為基礎，在其上採用貼幹膜、曝光、顯影、電鍍銅柱、退膜之方式製作得到導電銅柱，再對晶片與導電銅柱進行塑封，並將絕緣層打磨至指定厚度，使導電銅柱頂部顯露出來，以便於導通其他線路層，實現各線路層之間之層間互聯。
在其他實施例中，在製備第一阻焊層時，除了基於晶片之焊盤凸點進行開窗外，還可以同時基於金屬化盲孔之位置進行開窗，得到第一阻焊層上之預設孔，以透過預設孔裸露部分導電線路。進而在製備出絕緣層後，基於第一阻焊層之預設孔之位置對絕緣層進行鑽孔，得到絕緣層上之通孔，進而對其進行金屬化，實現電線路以及頂層線路層之連通，進而連通絕緣層上下各線路層。
在其他實施例中，在封裝機構製備完頂層線路層和/或底層線路層後，可以在整個板件上製備通孔，然後採用對該通孔化學鍍銅和/或電鍍銅以進行金屬化，進而實現各線路層之層間互連。其中，本實施例對該通孔係否需要樹脂塞孔限 定，具體地，如果該通孔後續將用於插接安裝元器件，則不需要樹脂塞孔；如果不需要安裝元器件或者通孔一端需要金屬化用來貼裝元器件，則需要進行樹脂塞孔。
請參閱第4圖，第4圖係本發明封裝機構一實施例之結構示意圖。
本實施例之封裝機構100包括導電線路13、第一阻焊層14、晶片15、絕緣層16以及第二阻焊層17。其中，第一阻焊層14與導電線路13之一側貼合設置，並填充滿導電線路13之間之空隙，且第一阻焊層14上設置有至少一個孔141，至少一個孔141用於裸露部分導電線路13。晶片15設置於第一阻焊層14遠離導電線路13之一側，且晶片15穿設至少一個孔141與導電線路13電連接；絕緣層16蓋設在晶片15上，並填充滿晶片15與第一阻焊層14之間之空隙，從而對晶片15進行塑封，而第二阻焊層17，設置於導電線路13遠離第一阻焊層14之一側。
也就係，導電線路13靠近第二阻焊層17之一側與第二阻焊層17靠近導電線路13之一側共面。第一阻焊層14位於導電線路13遠離第二阻焊層17之一側，並將導電線路13包裹在其中，第一阻焊層14靠近第二阻焊層17之一側與導電線路13靠近第二阻焊層17之一側共面。
絕緣層16位於晶片15遠離導電線路13之一側，並將晶片15和第一阻焊層14包裹在其中，絕緣層16靠近第一阻焊層14之一側與第一阻焊層14靠近絕緣層16之一側共面。
透過上述結構，本實施例之封裝機構能夠透過絕緣層包裹塑封晶片，進而藉由第一阻焊層和絕緣層將導電線路除接觸第二阻焊層一側外之其他側保護起來，從而減少導電線路可能受到之影響，從而提高導電線路之精細程度與可靠性，進而提高封裝機構之品質與可靠性。且本實施例直接透過第一 阻焊層包裹導電線路，進而進行絕緣層塑封，省去了介質層，最終成品封裝機構之厚度更薄，封裝體積更小，結構更加輕便，且當封裝機構為扇出型封裝機構時，由於板件更薄，晶片扇出之線路更短，其介質傳輸損耗也更小。
在其他實施例中，絕緣層16位於晶片15遠離導電線路13之一側可以僅將晶片15包裹在其中，此時絕緣層16靠近導電線路13之一側與第一阻焊層14靠近第二阻焊層17之一側共面。
在其他實施例中，晶片15包括晶片本體152以及至少一個焊盤凸點151。而晶片本體152分別與至少一個焊盤凸點151電連接。而至少一個焊盤凸點151分別對應穿設第一阻焊層14上之至少一個孔141與導電線路13焊接，從而導通晶片本體152與導電線路13。
晶片15可以包括倒裝晶片或其他晶片。
在其他實施例中，絕緣層16蓋設在晶片15上，並填充滿晶片15、焊盤凸點151以及第一阻焊層14之間之空隙，從而完成晶片15以及導電線路13之間之塑封，進而封裝整個板件。
在其他實施例中，導電線路13之一側與至少一個孔141對應之位置處貼合設置有表面處理層(圖中未示出)，且表面處理層設置於導電線路13與焊盤凸點151之間，以提高晶片15透過焊盤凸點151貼裝到裸露之導電線路13上之品質。
其中，表面處理層包括銀層、鎳層、鈀層、金層、錫層、有機金屬化合物層中之一種或多種，具體可以基於實際需求進行選擇。
在其他實施例中，導電線路13之線路寬度範圍為1-20微米，即導電線路13可以為超精細導電線路，例如：1微 米、5微米、8微米、10微米、13微米、16微米、20微米等，具體可以基於實際需求進行選擇。
在其他實施例中，導電線路13包括銅線路、銀線路、金線路、鎳線路、錫線路、鈀線路、鈷線路、釕線路、鉬線路中之一種或多種，具體可以基於實際需求進行選擇。
其中，導電線路13可以用於將晶片15之引腳扇出，還用於與晶片15之焊盤凸點151進行焊接，以導通晶片15。
在其他實施例中，導電線路13之線路寬度範圍也可以為任意寬度範圍。
在其他實施例中，第一阻焊層14之厚度範圍為5-50微米。具體可以為5微米、10微米、13微米、20微米、24微米、26微米、28微米、30微米、35微米、36微米、39微米、42微米、46微米、50微米等。其中，第一阻焊層14之厚度大於導電線路13之厚度，以將導電線路13整個覆蓋保護，並填充滿導電線路13之間之空隙。
在其他實施例中，第二阻焊層17上形成有至少一個通槽171，至少一個通槽171裸露導電線路13遠離第一阻焊層14一側之部分表面。而該部分表面可以用於在導電線路13上植球，進而用於將封裝機構100與印製電路主機板、其他元件或其他設備焊接。
第二阻焊層17用於在封裝機構100運輸、存儲和使用過程中對導電線路13產生防氧化、防腐蝕、防刮傷、電氣絕緣和隔絕水氣之作用，且在封裝機構100與印製電路主機板、其他元件或其他設備焊接時起阻焊作用。
在其他實施例中，絕緣層16可以包括有機樹脂層和二氧化矽層，而二氧化矽層在絕緣層16中之占比範圍為1-95%，具體可以為1%、20%、50%、62%、75%、80%、90%、95%等，具體可以基於實際情況進行設置，在此不做限定。
其中，絕緣層16之厚度大於或等於晶片15遠離導電線路13一側到第一阻焊層14遠離導電線路13一側之間之高度差值，以便於將整個晶片15進行塑封。
請參閱第5圖，第5圖係本發明封裝機構另一實施例之結構示意圖。其中，本實施例之封裝機構中導電線路、第一阻焊層、晶片、焊接凸點以及絕緣層之間之連接關係、位置結構以及厚度範圍、組成等皆與前述實施例相同，請參閱前文，在此不再贅述。
在本實施例中，封裝機構200還包括：至少一層底層線路層220和/或至少一層頂層線路層219。
其中，至少一層底層線路層220層疊設置於導電線路213與第二阻焊層217之間。具體地，每一層底層線路層220皆包括底部導電線路2201、底部絕緣層2203和至少一個互連孔2202。至少一個互連孔2202靠近晶片之一側與導電層連接，互連孔2202遠離晶片之一側與底部導電線路2201連接，而底部絕緣層2203填充滿導電層與底部導電線路2201之間之空隙。此處之導電層包括其他底部導電線路2201或導電線路213。互連孔2202可以為金屬化孔或金屬柱，具體可以包括通孔或盲孔。
整個至少一層底層線路層220遠離晶片之一側之第二預設位置上貼合設置有第二阻焊層217。具體地，至少一層底層線路層220距離晶片最遠之底部導電線路2201遠離晶片之一側之第二預設位置上貼合設置有第二阻焊層217。該底部導電線路2201未被第二阻焊層217覆蓋之位置用於將封裝機構200與印製電路主機板、其他元件或其他設備焊接。
而至少一層頂層線路層219設置於絕緣層遠離晶片之一側。具體地，於絕緣層遠離晶片之一側上貼合設置有第一層頂層線路層226，至少一層頂層線路層219設置於第一層頂層線路層226遠離晶片之一側。
其中，每一層頂層線路層219包括頂部導電線路、頂部絕緣層和至少一個互連孔，其具體之設置方式與底層線路層220類似，請參閱前文，在此不再贅述。
整個至少一層頂層線路層219遠離晶片之一側之第三預設位置上貼合設置有第三阻焊層218。具體地，至少一層頂層線路層219距離晶片最遠之頂部導電線路遠離晶片之一側之第三預設位置上貼合設置有第三阻焊層218。該頂部導電線路未被第三阻焊層218覆蓋之位置用於焊接被動元器件或各類晶片及模組。
在其他實施例中，封裝機構200還包括：金屬化通孔222和/或金屬化盲孔223。其中，金屬化通孔222貫穿整個封裝機構200，可以連通所有線路層或部分線路層，而金屬化盲孔223設置在封裝機構200內部，連通部分線路。
其中，金屬化盲孔223可以基於實際需求連通任意線路層。
本實施例之金屬化盲孔223包括金屬盲孔2231以及導電銅柱2241。金屬盲孔2231和導電銅柱2241可以連通底層線路層220與頂層線路層219。在其他實施例中，金屬盲孔2231和導電銅柱2241可以位於至少一層底層線路層220之間或至少一層頂層線路層219之間。
請參閱第6圖，第6圖係本發明封裝機構又一實施例之結構示意圖。其中，本實施例之封裝機構中至少一層底層線路層、至少一層頂層線路層、金屬化盲孔、金屬化通孔、導電線路、第一阻焊層、晶片、焊接凸點以及絕緣層之間之連接關係、位置結構以及厚度範圍、組成等皆與前述實施例相同，請參閱前文，在此不再贅述。
本實施例之封裝機構300還包括電阻303、電容304、電感305、被動元件302以及功能半導體器件301中之一種或多種。其中，電阻303、電容304和電感305可以以薄膜 之形式埋入在底部線路層中，並與底部線路接觸，以導通；而頂部線路層中還可以含有被動元件302和功能半導體器件301，其中，被動元件302可以包括電阻、電容和電感中之一種或多種；功能半導體器件301可以包括記憶體件、功率器件、邏輯器件、光電器件、模擬器件、分立器件中之一種或多種；在實施例中，功能半導體器件301透過引線306與頂部線路層互連。
透過上述結構，本實施例之封裝機構透過導電線路、晶片以及絕緣層之設置，節省掉了介質層之存在，進而能夠得到厚度更薄、封裝體積更小之封裝機構，提高封裝機構之輕便度與可適用範圍，並因介質層之去除，減短了封裝機構內介質傳輸損耗，且透過至少一層底層線路層、至少一層頂層線路層、金屬化通孔和/或盲孔以及其他元件等進一步地發展出封裝機構之三維封裝，從而進一步提高封裝機構之性能和通用性。
以上所述僅為本發明之實施方式，並非因此限制本發明之專利範圍，凡係藉由本發明說明書及圖式內容所作之等效結構或等效流程變換，或直接或間接運用在其他相關之技術領域，均同理包括在本發明之專利保護範圍內。
S11、S12、S13、S14、S15:步驟

Claims (10)

  1. 一種封裝機構之製備方法，其中，該封裝機構之製備方法包括：
    獲取到可分離支撐層；
    對該可分離支撐層之第一預設位置進行電鍍，以在該第一預設位置處形成導電線路；
    在該導電線路遠離該可分離支撐層之一側製備第一阻焊層，並裸露部分該導電線路；
    將晶片與裸露之部分該導電線路進行電連接，並對該晶片進行塑封，形成絕緣層；
    去除該可分離支撐層，並在該導電線路遠離該第一阻焊層之一側之第二預設位置製備第二阻焊層。
  2. 根據請求項1該之封裝機構之製備方法，其中，該可分離支撐層包括層疊且貼合設置之可剝離銅層以及載體層；
    該對該可分離支撐層之第一預設位置進行電鍍，以在該第一預設位置處形成導電線路之步驟包括：
    在該可分離支撐層之可剝離銅層之第一預設位置上進行電鍍，以在該第一預設位置處形成導電線路；
    該去除該可分離支撐層之步驟包括：
    去除該載體層；以及
    透過蝕刻去除該可剝離銅層，以裸露該導電線路遠離該第一阻焊層之一側。
  3. 根據請求項2該之封裝機構之製備方法，其中，該對該可分離支撐層之第一預設位置進行電鍍，以在該第一預設位置處形成導電線路之步驟包括：
    在該可剝離銅層遠離該載體層之一側製備光敏抗蝕層；
    依次對該可剝離銅層設置有該光敏抗蝕層之一側進行曝光、顯影處理，以在該第一預設位置製備出溝槽圖形；
    對該第一預設位置之溝槽圖形進行圖形電鍍，以在該第一預設位置處形成導電線路；
    去除該光敏抗蝕層。
  4. 根據請求項1該之封裝機構之製備方法，其中，該在該導電線路遠離該可分離支撐層之一側製備第一阻焊層，並裸露部分該導電線路之步驟包括：
    透過貼附、浸塗、噴塗或旋塗之方式將阻焊膜整板製備到該導電線路遠離該可分離支撐層之一側；
    對該阻焊膜進行開窗處理，形成該第一阻焊層。
  5. 根據請求項1該之封裝機構之製備方法，其中，該裸露部分該導電線路之步驟之後還包括：
    在裸露出來之部分該導電線路上製作表面處理層。
  6. 根據請求項1該之封裝機構之製備方法，其中，該將晶片與裸露之部分該導電線路進行電連接，並對該晶片進行塑封，形成絕緣層之步驟包括：
    透過回流焊將該晶片上之焊盤凸點與裸露之部分該導電線路進行焊接；
    透過塑封材料對該晶片進行塑封，以在該晶片四周形成該絕緣層。
  7. 根據請求項1該之封裝機構之製備方法，其中，該去除該可分離支撐層，並在該導電線路遠離該第一阻焊層之第二預設位置製備第二阻焊層之步驟包括：
    去除該可分離支撐層，以裸露導電線路遠離該第一阻焊層之一側；
    透過貼附、浸塗、噴塗或旋塗之方式將阻焊膜整板製備到該導電線路遠離該第一阻焊層之一側；
    對該阻焊膜上除該第二預設位置以外之位置進行開窗處理，以形成該第二阻焊層。
  8. 根據請求項1-7任一項該之封裝機構之製備 方法，其中，該去除該可分離支撐層之步驟之後，該在該導電線路遠離該第一阻焊層之一側之第二預設位置製備第二阻焊層之步驟之前包括：
    透過積層法在該導電線路遠離該第一阻焊層之一側製備至少一層底層線路層；
    該在該導電線路遠離該第一阻焊層之一側之第二預設位置製備第二阻焊層之步驟包括：
    在該至少一層底層線路層遠離該第一阻焊層之一側之第二預設位置上製備該第二阻焊層。
  9. 根據請求項1-7任一項該之封裝機構之製備方法，其中，該封裝機構之製備方法還包括：
    透過積層法在該絕緣層遠離該導電線路之一側製備至少一層頂層線路層；
    在該至少一層頂層線路層遠離該絕緣層之一側製備第三阻焊層。
  10. 一種封裝機構，其中，該封裝機構由上述請求項1-9任一項之封裝機構之製備方法製備而成。
TW110149465A 2021-08-16 2021-12-29 一種封裝機構及其製備方法 TWI790880B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110937129.5 2021-08-16
CN202110937129.5A CN115706017A (zh) 2021-08-16 2021-08-16 一种封装机构及其制备方法

Publications (2)

Publication Number Publication Date
TWI790880B TWI790880B (zh) 2023-01-21
TW202310092A true TW202310092A (zh) 2023-03-01

Family

ID=85180370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149465A TWI790880B (zh) 2021-08-16 2021-12-29 一種封裝機構及其製備方法

Country Status (4)

Country Link
JP (1) JP2023541730A (zh)
CN (1) CN115706017A (zh)
TW (1) TWI790880B (zh)
WO (1) WO2023019684A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117156730B (zh) * 2023-10-31 2024-01-26 江苏普诺威电子股份有限公司 嵌入式封装基板及其制作方法、堆叠封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587882A (en) * 1995-08-30 1996-12-24 Hewlett-Packard Company Thermal interface for a heat sink and a plurality of integrated circuits mounted on a substrate
EP2287897A3 (en) * 1996-05-27 2011-11-02 Dai Nippon Printing Co., Ltd. Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device
TWI355054B (en) * 2008-05-16 2011-12-21 Unimicron Technology Corp Method for fabricating a packaging substrate
US20140295623A1 (en) * 2013-03-29 2014-10-02 Kinsus Interconnect Technology Corp. Method of packaging a chip and a substrate
CN103268871B (zh) * 2013-05-20 2015-11-18 江苏长电科技股份有限公司 超薄高密度多层线路芯片正装封装结构及制作方法
CN106486382B (zh) * 2015-08-28 2019-06-18 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
CN112086417B (zh) * 2020-10-28 2021-02-12 广东佛智芯微电子技术研究有限公司 一种高效散热的多芯片3d堆叠封装结构及封装方法
CN112928028A (zh) * 2021-01-22 2021-06-08 广东佛智芯微电子技术研究有限公司 一种具有嵌入式线路的板级芯片封装方法及其封装结构

Also Published As

Publication number Publication date
WO2023019684A1 (zh) 2023-02-23
CN115706017A (zh) 2023-02-17
JP2023541730A (ja) 2023-10-04
TWI790880B (zh) 2023-01-21

Similar Documents

Publication Publication Date Title
US10212818B2 (en) Methods and apparatus for a substrate core layer
JP3670917B2 (ja) 半導体装置及びその製造方法
EP1356520B1 (en) Microelectronic substrate with integrated devices
US9627308B2 (en) Wiring substrate
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2005310946A (ja) 半導体装置
US9852970B2 (en) Wiring substrate
KR20160120011A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2003318327A (ja) プリント配線板および積層パッケージ
CN101364586B (zh) 封装基板结构
TWI790880B (zh) 一種封裝機構及其製備方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
TWI819851B (zh) 多器件分層嵌埋封裝結構及其製作方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP7058310B2 (ja) 集積パッシブデバイスパッケージ構造及びその製造方法、基板
CN216288317U (zh) 一种封装机构
KR101969647B1 (ko) 포스트를 구비한 회로기판 제조방법
CN101959374B (zh) 一种多层印制电路板的制造方法
TWI811721B (zh) 嵌埋結構的製備方法
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
CN101740403B (zh) 封装基板结构及其制作方法
KR100584971B1 (ko) 플립칩 패키지 기판의 제조 방법
KR20100126991A (ko) 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법
TW201330118A (zh) 內嵌封裝體之封裝模組及其製造方法