CN106304613A - 电路板及其制造方法 - Google Patents
电路板及其制造方法 Download PDFInfo
- Publication number
- CN106304613A CN106304613A CN201610115088.0A CN201610115088A CN106304613A CN 106304613 A CN106304613 A CN 106304613A CN 201610115088 A CN201610115088 A CN 201610115088A CN 106304613 A CN106304613 A CN 106304613A
- Authority
- CN
- China
- Prior art keywords
- lamination
- heat
- layer
- circuit board
- sink unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
Abstract
提供一种电路板及其制造方法。一种电路板包括:芯层,具有第一表面和与所述第一表面背对的第二表面;第一积层和第二积层,分别形成在所述芯层的第一表面和第二表面上,并且包括导电图案和导电过孔;外层,形成在所述第一积层和所述第二积层的表面上,其中,所述第一积层和所述第二积层中的至少一层积层包括:设置有空腔的感光绝缘层以及设置在所述空腔中的散热单元。
Description
本申请要求于2015年6月25日在韩国知识产权局提交的第10-2015-0090655号韩国专利申请的权益,其全部公开出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种电路板。
背景技术
电路板可被用于各种类型的电子组件封装应用,诸如,封闭若干个芯片的系统级封装(SiP)或模块封装。因为散热性能极大地影响电子组件封装的稳定性操作和品质,所以用于电子组件封装应用的电路板需要具有高散热,以有效地释放由电子组件产生的热。
发明内容
提供本发明内容以通过简化形式介绍在下面的具体实施方式中进一步描述的发明构思的选择。本发明内容并不意在确定所要求保护的主题的关键特征或必要特征,也不意在用作帮助确定所要求保护主题的范围。
根据一个总的方面,一种电路板包括:芯层,包括第一表面和与所述第一表面背对的第二表面;第一积层和第二积层,分别形成在所述芯层的第一表面和第二表面上,并且包括导电图案和导电过孔;外层,形成在所述第一积层和所述第二积层的每个表面上,其中,所述第一积层和所述第二积层中的至少一层积层包括:设置有空腔的感光绝缘层以及通过用导电材料填充所述空腔而形成的散热单元。
根据另一总的方面,一种用于制造电路板的方法包括:制备芯层,所述芯层包括第一表面和与所述第一表面背对的第二表面;分别在所述芯层的所述第一表面和所述第二表面上形成至少一层第一积层和至少一层第二积层;在所述第一积层和第二积层的表面上形成外层,其中,所述形成至少一层第一积层和至少一层第二积层的步骤包括:形成感光绝缘层;使用曝光和显影工艺在所述感光绝缘层中形成孔和空腔;通过用导电材料填充所述孔和所述空腔,形成导电过孔和散热单元;在所述感光绝缘层的表面上形成导电图案。
在下面详细描述了一种具有提高的散热性能的电路板和一种制造所述电路板的方法。可通过设置使用感光绝缘材料的散热单元来确保根据示例的电路板的优异的散热性能。
根据下面的具体实施方式、附图和权利要求,其他特征和方面将变得清楚。
附图说明
图1是示出应用电路板的示例的电子装置的立体图;
图2是示出应用电路板的示例的半导体封装的剖视图;
图3是示出图2中示出的散热单元周围的电路板的部分的放大视图;
图4A至图4F是示出用于制造图2中示出的电路板的方法的示例的每个步骤的剖视图;
图5A至图5D是示出用于制造图4D中示出的电路板的方法的示例的每个步骤的剖视图;
图6至图8分别是各自示出电路板的示例的剖视图;
图9是示出无芯电路板的示例的剖视图。
在整个附图和具体实施方式中,相同的附图标号指代相同的元件。附图可不按比例绘制,并且为了清楚、说明、方便起见,可夸大附图中的元件的相对大小、比例和描绘。
具体实施方式
提供下面的具体实施方式,以帮助读者获得关于这里所描述的方法、装置和/或系统的全面的理解。然而,这里所描述的方法、装置和/或系统的各种改变、修改及等同物将对本领域的技术人员而言显而易见。这里所描述的操作的顺序仅仅是示例,并不限于这里所阐述的,而是除了必须按照特定顺序发生的操作之外,可作出将对本领域技术人员而言显而易见的改变。此外,为了增加清楚性和简洁性,可省略对于本领域普通技术人员而言公知的功能和结构的描述。
这里所描述的特征可以以不同的形式实施,且不应被理解为限于这里所描述的示例。更确切地说,已经提供了这里所描述的示例使得本公开将是彻底的和完整的,并将把本公开的全部范围传达给本领域的普通技术人员。
除非另外指出,否则第一层“在”第二层或基板“上”的表述将被理解为涵盖第一层直接接触第二层或基板的情况,以及一层或更多其它层设置在第一层与第二层或第一层与基板之间的情况。
可使用诸如“在…下面”、“在…下方”、“在…之下”、“下部”、“底部”、“在…之上”、“在…上方”、“上部”、“顶部”、“左”和“右”的描述相对空间关系的词语,以方便地描述一个装置或元件与其它装置或元件的空间关系。这些词语将被理解为包含装置在如附图中所示出的方位以及在使用或操作中的其它方位。例如,包括基于附图中示出的装置的方位而设置在第一层之上的第二层的装置的示例也包括在使用或操作中装置被向下翻转时的装置。
根据这里描述的一些示例的电路板可应用在各种电子装置中,例如,移动电话,个人数字助理、数字视频摄录机、数字照相机、网络系统、计算机、监视器、电视、视频游戏、智能手表以及本领域普通技术人员所公知的各种其它电子装置。
参照图1,根据示例的电路板用作在电子装置1中用于安装或嵌入各种电子组件20的主电路板10。电路板也可用作电子组件20(诸如,具有较小尺寸的半导体封装)的基板(未示出)。此外,电路板可以以各种形式应用到除了移动装置以外的其它电子装置。
参照图2,半导体封装180包括电路板100和安装在电路板100上的电子组件150。电子组件150可以是半导体芯片,例如,应用处理器芯片。电路板100包括板层压件,所述板层压件包括芯层110以及分别形成在芯层110的上表面和下表面的三层第一积层121a、122a、123a和三层第二积层121b、122b、123b。在本描述中,电路板100中的芯层110、第一积层121a、122a、123a和第二积层121b、122b、123b形成板层压件。
芯层110包括内层电路,所述内层电路包括形成在芯层110的上表面和下表面上的导电图案P0以及穿过所述上表面和所述下表面的导电过孔V0。芯层110可由具有高刚度的材料形成,以防止电路板100的翘曲。例如,芯层110可以是包含增强剂(诸如,半固化片、玻璃或金属(例如,殷钢))的绝缘树脂。
第一积层121a、122a、123a和第二积层121b、122b、123b可分别按顺序形成在芯层110的上表面和下表面上。
第一积层121a、122a、123a的外层电路包括形成在每一级(level)上的导电图案P1a、P2a、P3a和导电过孔V1a、V2a、V3a。第二积层121b、122b、123b的外层电路可包括导电图案P1b、P2b、P3b和导电过孔V1b、V2b、V3b。
第一积层121a、122a、123a和第二积层121b、122b、123b可由感光绝缘材料形成。导电过孔V1a、V2a、V3a、V1b、V2b、V3b通过以下步骤来形成:通过用感光绝缘材料进行涂覆以及选择性曝光和显影工艺来形成孔,并且用导电材料来填充(例如,镀覆)所述孔。
与芯层110相接触的第一积层121a包括空腔C。由导电材料形成的散热单元130设置在空腔C中。散热单元130可通过用导电材料填充空腔C的内部空间来形成。
散热单元130靠近产生热的电子组件150而设置。如图2所示,散热单元130设置在与热点区域HS对应的区域,在所述热点区域HS的电子组件150产生过量的热。
电路板110包括散热过孔Vh,散热过孔Vh形成在芯层110和其它的积层122a、123a、121b、122b、123b中的每个中。散热过孔Vh可与散热单元130直接或间接连接,以进一步与电路板100的上表面和下表面连接。因此,散热单元130设置有沿着电路板100的竖直方向的通过散热过孔Vh的散热路径。这里,散热过孔Vh和散热单元130之间的间接连接可意味着它是通过其它散热过孔Vh而连接的。
在该示例中,散热单元130仅安装在积层121a中。然而,散热单元130可没有任何限制地安装在其它积层中(见图6至图8)。
空腔C可通过类似于形成孔的工艺的曝光和显影工艺来形成。散热单元130可使用导电材料通过填充工艺来形成。用于形成空腔C和散热单元130的工艺通过与其它工艺进行结合来容易地执行。用于形成空腔C的工艺可与用于形成第一积层121a的导电过孔V1a的工艺一起执行。用于形成散热单元130的工艺可与用于通过填充导电材料来形成第一积层121a的导电过孔V1a的工艺一起执行(见图5A至图5D)。
散热单元130是具有优异热导率的导电材料(诸如,Cu)。散热单元130的导电材料是与导电过孔V1a的导电材料相同的导电材料。例如,导电过孔V1a可以是Cu、Al、Ag、Au、Ni、Pd或它们的组合。其它积层的导电过孔V2a、V3a、V1b、V2b、V3b也可用相同或相似的导电材料形成。导电图案P1a、P2a、P3a、P1b、P2b、P3b可与通过填充导电材料来形成导电过孔V1a、V2a、V3a、V1b、V2b、V3b的工艺一起形成。然而,导电图案P1a、P2a、P3a、P1b、P2b、P3b也可通过将金属箔(诸如,铜箔)涂敷在第一积层的表面上并且随后执行图案化工艺来形成。
适合于积层的感光绝缘材料包括感光组合物和绝缘树脂。例如,所述感光组合物可包括感光单体和光引发剂。所述感光组合物是对UV光作出响应的组合物。
例如,绝缘树脂可以是热固树脂(诸如,环氧树脂)或热塑性树脂(诸如,聚酰亚胺)。
在该示例中,所有的第一积层121a、122a、123a和第二积层121b、122b、123b由感光绝缘材料形成。然而,形成在空腔上的积层121a或积层的一部分可由感光绝缘材料形成,而剩余部分可由不包含感光组合物的绝缘树脂形成。
电路板100包括外层140。外层140形成在板层压件的表面上。具体地,外层140形成在位于板层压件的外表面的第一积层123a和第二积层123b的表面上。外层140也可以是阻焊层。外层140包括用于暴露导电图案P3a、P3b的多个开放部,所述开放部分别形成在第一积层123a和第二积层123b上并且将电子组件150电连接至电路板100。
电子组件150通过用于信号传输的焊球b1与电路板100的电路进行电连接。散热焊球b2将电子组件150连接至散热过孔Vh和散热单元130,使得电子组件150产生的热被有效地释放。在该示例中,根据内部电路结构,散热焊球b2也可起到用于信号传输的凸起的作用。
图3是示出图2中示出的电路板的一部分(散热单元周围的部分)的放大视图。
用于填充散热单元130和过孔V1a的工艺可以是诸如电镀的镀覆工艺。
参照图3,散热单元130包括在内表面上的金属种子层sd,金属种子层sd形成空腔C的地或底部、表面以及侧壁。金属种子层sd被用作形成用于散热单元130的镀覆材料的种子。散热单元130利用金属种子层sd而形成有镀覆材料。例如,金属种子层sd可包括Cu、Au、Ni、Pd、In、Ti、Sn或它们的组合。
金属种子层sd还形成在处于同一级的积层121a的孔H1的内表面上。类似地,金属种子层sd还形成在处于不同级的将要形成导电过孔V0、积层122a的导电过孔V2a的内表面上。
图4A至图4F是示出用于制造图2中示出的电路板的方法的示例的每个步骤的剖视图。
如图4A所示,制备包括第一表面110A和第二表面110B的芯层110。芯层110可以是铜箔112设置在第一表面110A和第二表面110B上的覆铜箔层压件(CCL)。
芯层110是包含增强剂(诸如,半固化片)的绝缘树脂。增强剂可以是玻璃纤维或金属材料,并且绝缘树脂可以是双马来酰亚胺三嗪树脂或环氧树脂。芯层110可以是玻璃或金属(例如,殷钢)。然而,芯层110不限于此。当芯层110是诸如金属的导电材料时,将形成电路的表面用绝缘材料来涂覆。
如图4B所示,形成包括芯层110上的导电过孔V0和导电图案P0的内层电路。在这一工艺中,形成穿过第一表面110A和第二表面110B的导电过孔V0。具体地,导电过孔V0可通过以下步骤来形成:形成通过芯层110的孔,并且随后对所述孔的内部执行镀覆工艺。通孔可使用机械钻机和/或激光钻机来形成。这里,激光钻机可以是CO2激光器或钇铝石榴石(YAG)激光器。然而,激光钻机可不限于此。
导电图案P0形成在第一表面110A和第二表面110B上。导电图案P0通过使用抗蚀图案来选择性地除去铜箔112来形成。形成在表面110A、110B上的导电图案P0电连接至导电过孔V0。在下面的工艺中,所述导电过孔的一部分与散热单元相连接,以用作散热过孔。
如图4C所示,感光绝缘层121a’、121b’设置在芯层110的第一表面110A和第二表面110B上,以用作第一积层和第二积层。
感光绝缘层121a’、121b’由包括感光组合物和绝缘树脂的感光绝缘树脂形成。例如,感光组合物可包括感光单体和光引发剂。感光组合物是对UV光作出响应的材料。绝缘树脂可以是热固树脂,诸如,环氧树脂或热塑性树脂(诸如,聚酰亚胺)。在一示例中,感光单体可以是丙烯酸酯树脂,并且绝缘树脂可以是包括萘型环氧树脂和橡胶改性环氧树脂的复合环氧树脂。
感光绝缘树脂还包括硬化剂和硬化加速剂。例如,硬化剂可以是酚醛清漆(phenol novolac)、双酚酚醛清漆(bisphenol novolac)或它们的混合物。硬化加速剂可以是咪唑系化合物,例如,2-甲基咪唑、1-(2-氰乙基)-2-甲基咪唑或它们的混合物。如果需要的话,感光绝缘材料还可包括无机填充料。例如,无机填充料可以是石墨、碳黑、硅石、粘土或它们的组合。
感光绝缘层121a’、121b’可通过各种工艺来形成。例如,在形成由感光绝缘树脂形成的未硬化的(或半硬化的)膜之后,感光绝缘层121a’、121b’可通过在芯层110的两个表面上使用层压机对膜进行压制来形成。
空腔和孔可利用掩膜通过应用曝光和显影工艺或光刻工艺而形成在感光绝缘层121a’、121b’上。用于空腔和过孔的孔可通过使用感光绝缘树脂来容易地形成,而不是使用冲压和刮片的传统机械工艺来形成。
如图4D所示,散热单元130和导电过孔V1a、V1b通过用导电材料填充空腔和孔来形成。导电图案P1a、P1b设置在第一积层121a和第二积层121b的表面上。在该工艺中,在用于形成空腔和孔的曝光和显影工艺之后,第一积层121a和第二积层121b通过对感光绝缘层121a’、121b’进行硬化来形成。因此,用于散热单元130的空腔和用于导电过孔V1a的孔可同时形成。散热单元130的填充工艺可与导电过孔V1a、V1b的填充工艺一起执行。因此,散热单元130的导电材料可与导电过孔V1a的导电材料相同。填充工艺可使用电镀、化学镀、丝网印刷、溅射、蒸发、喷墨或分配工艺来执行。相应地,散热单元130的形成工艺与处于同一级的积层121a的导电过孔V1a的形成工艺一起容易地执行。
导电图案P1a、P1b可通过各种工艺来形成。导电图案P1a、P1b可使用干膜图案通过沉积工艺来形成。沉积工艺的示例包括化学气相沉积(CVD)、物理气相沉积(PVD)(诸如,溅射、减成工艺、使用铜化学镀或铜电镀的加成工艺)、半加成工艺(SAP)和改进的半加成工艺(MSAP)。然而,沉积工艺不限于此。导电图案P1a、P1b也可通过以下步骤来形成:在第一积层121a和第二积层121b的表面上沉积铜箔,并且随后使用抗蚀图案来选择性地移除所述铜箔。
如图4E所示,还可形成分别包括导电过孔Va2、Vb2和导电图案Pa2、Pb2的第一积层122a和第二积层122b。第一积层122a和第二积层122b也可由感光绝缘树脂形成。然而,没有形成散热单元130的积层可由典型的绝缘树脂来形成。例如,绝缘材料可以是热固树脂,诸如,环氧树脂或热塑性树脂(诸如,聚酰亚胺)。导电过孔Va2、Vb2和导电图案Pa2、Pb2可通过用于形成其它级中积层的过孔和图案的类似的处理来形成。导电过孔Vh形成在与散热单元130重叠的区域中以用于散热。散热过孔Vh与散热单元130直接或间接连接,以产生散热路径,所述散热路径从电路板100连接至外表面。
如图4F所示,包括多个开放部的外层140形成在第一积层122a和第二积层122b的表面上。外层的开放部设置焊接区域,所述焊接区域通过暴露导电图案的一部分来连接至外电路(例如,电子组件)。外层140可由阻焊材料形成。例如,外层140可通过以下步骤来形成:在第一积层122a和第二积层122b的表面上压制用于阻焊的未硬化的(例如,液态的)膜,并且随后硬化压制所得到的膜。开放部o可使用抗蚀图案来形成。在一示例中,开放部o通过使用感光绝缘树脂作为用于阻焊的绝缘树脂并且随后执行曝光和显影工艺来形成。
通过上述工艺,可形成包括散热单元130的电路板100,并且具体地,散热单元130在堆积工艺期间通过使用感光绝缘树脂的填充工艺来容易地形成。用图4D进行描述的导电材料的填充工艺可使用镀覆工艺来执行。镀覆工艺的示例在图5A至图5D中被示出。图5A至图5D是形成散热单元130的第一积层121a的放大视图。
参照图5A至图5D,空腔C和孔H1可利用掩膜(见图4)通过应用曝光和显影工艺而形成在感光绝缘层121a’中。如图5A所示,包括空腔C和孔H1的第一积层121a可通过硬化感光绝缘层121a’来形成。如果需要的话,可执行去污处理或等离子处理,以修整空腔C和孔H1的内表面。
如图5B所示,金属种子层sd可形成在空腔C和孔H1的内表面上。金属种子层可包括Cu、Au、Ni、Pd、In、Ti、Sn或它们的任何组合。
如图5C所示,镀层130’、V1’在金属种子层sd上形成。镀层130’、V1’可通过使用电镀工艺对空腔C和孔H1进行填充来形成。镀层130’、V1’可包括Cu、Au、Ag、Ni、Sn或它们的任何组合。由于空腔C的体积大于孔H1的体积,所以当相同的电镀工艺被用于填充空腔C和孔H1时,为了填充空腔C,可能会导致孔H1上的过度镀覆。
如图5D所示,镀层130’、V1’的过度镀覆部分被移除,并且镀层130’、V1’的表面可被平坦化或平滑化。从而,散热单元130和导电过孔V1a被形成为与第一积层121a的表面具有共同的表面。平坦化工艺可使用蚀刻剂通过下蚀刻工艺(etch-down process)来执行。
期望的电路板100通过设置其它的积层(见图4E)并形成外层(见图4F)来形成。
可形成电路板的各种布置。例如,可以以各种形状形成和布置数个散热单元。
参照图6,电路板100’与图2中示出的电路板100类似。电路板100’包括芯层110以及分别形成在芯层110的上表面和下表面的三层第一积层121a、122a、123a和三层第二积层121b、122b、123b。然而,与先前的示例不同,电路板100’包括位于芯层和与芯层邻近的第一积层121a以及第二积层121b之间的重叠区域的第一散热单元130a和第二散热单元130b。第一散热单元130a和第二散热单元130b以芯层110为基准对称地布置。第一散热单元130a和第二散热单元130b可以以相同的数量和尺寸形成在所述重叠区域处。
第一积层121a和第二积层121b可通过以下步骤由感光绝缘树脂来形成:使用曝光和显影工艺形成空腔和孔,并且随后利用镀覆工艺来填充所述空腔和所述孔。由于第一散热单元130a和第二散热单元130b在层压方向上连续地布置,所以,相比于图2中示出的电路板,第一散热单元130a和第二散热单元130b具有更好的散热性能。
参照图7,根据示例的电路板100”包括在重叠区域处的4个散热单元131a、132a、131b、132b。散热单元131a、132a、131b、132b分别形成在第一积层121a、122a和第二积层121b、122b上。在该示例中,积层123a和123b不具有散热单元。在堆积工艺期间,散热单元131a、132a、131b、132b连同具有相同级的导电过孔一起由感光绝缘树脂形成。
图8中示出的电路板100”’包括两个散热单元131、132。与图6和图7中示出的电路板100’、100”不同,散热单元131、132被非对称地布置。散热单元131、132仅在第一积层121a、122a上形成。
散热单元131、132的这种非对称的布置减轻板的翘曲。诸如导电过孔和具有不同的热膨胀系数的导电图案的元素基于电路板的总面积不均匀地分布,并且这样的分布导致严重的翘曲问题。例如,当导电图案和导电过孔以芯层为基准相对地布置在一侧时,电路板可能由于具有高热膨胀系数的导电材料而弯曲。因此,为了通过将散热单元分布在具有高热膨胀系数的导电材料(例如,Cu)分布较少的区域内而减轻翘曲问题,电路板可以被设计为具有非对称结构。
例如,当除了散热单元以外的导电图案和导电过孔所占有的体积与第一积层和第二积层的总体积的比被定义为导体体积分数时,第一积层和第二积层中的每个的导体体积分数彼此不同。在这种情况下,包括在第一积层和第二积层中的散热单元被非对称地布置,以减小导体体积分数的差。例如,散热单元仅布置在具有较低导体体积分数的一层积层(例如,第一积层或第二积层)中,或者可布置更多数量的散热单元和/或更大的散热单元。即使布置相同数量和相同尺寸的散热单元,当基于芯层布置在不同级中时,也可以减轻翘曲问题。
图9是示出电路板(无芯板)的示例的剖视图。
参照图9,根据示例的电路板300包括按顺序层压的第一积层321和第二积层322。在该示例中,没有芯层的积层的层压件被称为“堆积层压件”。
第一积层321包括形成在其上表面和下表面上的导电图案P0、P1和穿过其上表面和下表面的导电过孔V1。第二积层322形成在第一积层321上,并且包括导电图案P2和导电过孔V2。
第一积层321和第二积层322可由感光绝缘材料形成。导电过孔V1、V2可通过以下步骤来制备:用感光绝缘材料进行涂覆,使用选择性曝光和显影工艺形成孔,并且随后用导电材料(例如,通过镀覆)对所述孔进行填充。第二积层322包括空腔和由设置在空腔中的导电材料形成的散热单元330。散热单元330通过用导电材料对空腔C的内部空间进行填充而形成。填充工艺可通过镀覆工艺来执行。
散热单元330布置在产生热的电子组件(未示出)被安装的区域。外层340暴露散热单元330的上表面的主要区域E,以有效地释放热。第一积层321包括连接至散热单元330的散热过孔Vh。散热过孔Vh连接至散热单元330,以提供延伸至电路板330的下表面的散热路径。
在该示例中,散热单元330仅形成在一层积层322中。然而,其可形成在不同的积层中。另外,板300可具有三层或更多层积层。
虽然本公开包括特定示例,但是将对本领域普通技术人员清楚的是:在不脱离权利要求及其等同物的精神和范围的情况下,可对这些示例做出形式和细节上的各种改变。在此描述的示例将被理解为仅是描述性的,而非出于限制的目的。在每个示例中的特征和方面的描述将被理解为可适用于其它示例中的相似的特征或方面。如果按照不同顺序执行描述的技术,和/或如果按照不同方式组合在描述的系统、架构、装置或电路中的组件和/或由其它组件或其等同物来替代或补充在描述的系统、架构、装置或电路中的组件,则可实现适当的结果。因此,不是由具体实施方式来限定本公开的范围,而是由权利要求及其等同物来限定本公开的范围,并且在权利要求及其等同物的范围内的全部变化将被理解为被包括在本公开中。
Claims (15)
1.一种电路板,包括:
芯层,包括第一表面和与所述第一表面背对的第二表面;
第一积层和第二积层,分别形成在所述芯层的所述第一表面和所述第二表面上,并且包括导电图案和导电过孔;
外层,形成在所述第一积层和所述第二积层的表面上,
其中,所述第一积层和所述第二积层中的至少一层积层包括:设置有空腔的感光绝缘层以及设置在所述空腔中的散热单元。
2.如权利要求1所述的电路板,其中,散热单元的导电材料与形成在所述感光绝缘层中的导电过孔的导电材料相同。
3.如权利要求2所述的电路板,其中,所述导电材料包括:形成在所述空腔的内表面上的金属种子层,以及形成在所述金属种子层上的镀覆层。
4.如权利要求1所述的电路板,其中,所述第一积层和所述第二积层分别包括多层第一积层和多层第二积层。
5.如权利要求4所述的电路板,其中,所述多层第一积层、所述多层第二积层和所述芯层包括:直接或间接连接至所述散热单元的散热过孔。
6.如权利要求4所述的电路板,其中,至少一层积层包括彼此邻近的两层或更多层积层,并且形成在彼此邻近的所述两层或更多层积层中的散热单元被层叠,以在所述积层的层压方向上被重叠。
7.如权利要求4所述的电路板,其中,所述第一积层和所述第二积层中的每个包括形成有散热单元的至少一层积层。
8.如权利要求7所述的电路板,其中,所述第一积层和所述第二积层中的每个中的所述至少一层积层被置于以所述芯层为基准的同一级。
9.如权利要求7所述的电路板,其中,形成在所述第一积层和所述第二积层中的每个中的所述至少一层积层中的散热单元被层叠,以在所述积层的层压方向上被重叠。
10.如权利要求7所述的电路板,其中,所述第一积层和所述第二积层中的每个中的所述至少一层积层形成在以所述芯层为基准的不同级中。
11.如权利要求1所述的电路板,其中,所述散热单元包括相对于所述芯层被对称地布置的多个散热单元。
12.如权利要求1所述的电路板,其中,所述第一积层和所述第二积层中的每个的导体体积分数彼此不同,其中,所述导体体积分数包括由除了所述散热单元以外的所述导电图案和所述导电过孔占有的体积与所述第一积层和所述第二积层的总体积的比,
并且所述散热单元相对于所述芯层非对称地布置,以减小所述第一积层和所述第二积层的导体体积分数之间的差。
13.一种用于制造电路板的方法,包括:
制备芯层,所述芯层包括第一表面和与所述第一表面背对的第二表面;
分别在所述芯层的所述第一表面和所述第二表面上形成至少一层第一积层和至少一层第二积层;
在所述第一积层和第二积层的表面上形成外层,
其中,所述形成至少一层第一积层和至少一层第二积层的步骤包括:形成感光绝缘层;使用曝光和显影工艺在所述感光绝缘层中形成孔和空腔;通过用导电材料填充所述孔和所述空腔,形成导电过孔和散热单元;在所述感光绝缘层的表面上形成导电图案。
14.如权利要求13所述的方法,其中,所述形成导电过孔和散热单元包括:在所述孔的内表面和所述空腔的内表面上形成金属种子层,并且在所述金属种子层上形成镀覆层。
15.如权利要求13所述的方法,还包括:在形成所述导电图案之前,使形成在所述孔和所述空腔中的镀覆层平坦化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150090655A KR102411998B1 (ko) | 2015-06-25 | 2015-06-25 | 회로 기판 및 그 제조방법 |
KR10-2015-0090655 | 2015-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106304613A true CN106304613A (zh) | 2017-01-04 |
CN106304613B CN106304613B (zh) | 2021-05-18 |
Family
ID=57603332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610115088.0A Active CN106304613B (zh) | 2015-06-25 | 2016-03-01 | 电路板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9674937B2 (zh) |
KR (1) | KR102411998B1 (zh) |
CN (1) | CN106304613B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110876225A (zh) * | 2018-08-30 | 2020-03-10 | 苏州旭创科技有限公司 | 电路板、电路板的制备方法及具有该电路板的光模块 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111194141B (zh) * | 2018-11-15 | 2023-04-18 | 礼鼎半导体科技秦皇岛有限公司 | 电路板及其制作方法 |
WO2020158151A1 (ja) * | 2019-01-31 | 2020-08-06 | 株式会社村田製作所 | 多層配線基板 |
EP3709779A1 (en) * | 2019-03-12 | 2020-09-16 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
CN113826455A (zh) | 2019-05-15 | 2021-12-21 | 阿维德热管公司 | 均热板热带组件和方法 |
CN112584611A (zh) | 2019-09-27 | 2021-03-30 | 奥特斯奥地利科技与系统技术有限公司 | 具有延伸穿过多个介电层的通孔的部件承载件 |
US11232998B2 (en) * | 2019-12-31 | 2022-01-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
WO2021155222A1 (en) * | 2020-01-31 | 2021-08-05 | Ttm Technologies Inc. | Printed circuit board assemblies with engineered thermal paths and methods of manufacturing |
US11956898B2 (en) * | 2020-09-23 | 2024-04-09 | Apple Inc. | Three-dimensional (3D) copper in printed circuit boards |
KR20230101135A (ko) * | 2021-12-29 | 2023-07-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090008128A1 (en) * | 2001-05-22 | 2009-01-08 | Takehiko Hasebe | Electronic apparatus |
EP2227076A1 (en) * | 2008-09-28 | 2010-09-08 | Huawei Technologies Co., Ltd. | Multilayer circuit board and production method thereof and communication device |
US20140174793A1 (en) * | 2012-12-26 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5480048A (en) * | 1992-09-04 | 1996-01-02 | Hitachi, Ltd. | Multilayer wiring board fabricating method |
US5841190A (en) * | 1995-05-19 | 1998-11-24 | Ibiden Co., Ltd. | High density multi-layered printed wiring board, multi-chip carrier and semiconductor package |
KR100280911B1 (ko) * | 1996-06-07 | 2001-02-01 | 야마모토 카즈모토 | 다층배선판용 수지부착 금속박, 그의 제조방법, 다층배선판 및전자장치 |
EP2086299A1 (en) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
JP2003101222A (ja) * | 2001-09-21 | 2003-04-04 | Sony Corp | 薄膜回路基板装置及びその製造方法 |
JP2004221449A (ja) * | 2003-01-17 | 2004-08-05 | Sumitomo Metal Mining Co Ltd | 多層配線基板およびその製造方法 |
TWI245388B (en) * | 2005-01-06 | 2005-12-11 | Phoenix Prec Technology Corp | Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same |
JP4534062B2 (ja) * | 2005-04-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4838068B2 (ja) * | 2005-09-01 | 2011-12-14 | 日本特殊陶業株式会社 | 配線基板 |
US20080237828A1 (en) * | 2007-03-30 | 2008-10-02 | Advanced Chip Engineering Technology Inc. | Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same |
KR100816324B1 (ko) * | 2007-05-23 | 2008-03-24 | 전자부품연구원 | 칩 내장형 인쇄회로기판 및 그 제조방법 |
KR100965339B1 (ko) * | 2008-06-04 | 2010-06-22 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
US8237257B2 (en) * | 2008-09-25 | 2012-08-07 | King Dragon International Inc. | Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same |
KR101077410B1 (ko) * | 2009-05-15 | 2011-10-26 | 삼성전기주식회사 | 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
US20110017498A1 (en) | 2009-07-27 | 2011-01-27 | Endicott Interconnect Technologies, Inc. | Photosensitive dielectric film |
US8248803B2 (en) * | 2010-03-31 | 2012-08-21 | Hong Kong Applied Science and Technology Research Institute Company Limited | Semiconductor package and method of manufacturing the same |
EP2807347A2 (en) | 2011-12-30 | 2014-12-03 | Scrutiny, INC. | Apparatus comprising frame (forced recuperation, aggregation and movement of exergy) |
US9615447B2 (en) | 2012-07-23 | 2017-04-04 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic support structure with integral constructional elements |
US20140048326A1 (en) * | 2012-08-14 | 2014-02-20 | Bridge Semiconductor Corporation | Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding |
KR101497230B1 (ko) * | 2013-08-20 | 2015-02-27 | 삼성전기주식회사 | 전자부품 내장기판 및 전자부품 내장기판 제조방법 |
JP2015170770A (ja) * | 2014-03-07 | 2015-09-28 | イビデン株式会社 | プリント配線板 |
JP2015170769A (ja) * | 2014-03-07 | 2015-09-28 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP2015211204A (ja) * | 2014-04-30 | 2015-11-24 | イビデン株式会社 | 回路基板及びその製造方法 |
JP2016004810A (ja) * | 2014-06-13 | 2016-01-12 | イビデン株式会社 | 電子回路装置及び電子回路装置の製造方法 |
US9693445B2 (en) * | 2015-01-30 | 2017-06-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Printed circuit board with thermal via |
-
2015
- 2015-06-25 KR KR1020150090655A patent/KR102411998B1/ko active IP Right Grant
-
2016
- 2016-01-20 US US15/001,557 patent/US9674937B2/en active Active
- 2016-03-01 CN CN201610115088.0A patent/CN106304613B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090008128A1 (en) * | 2001-05-22 | 2009-01-08 | Takehiko Hasebe | Electronic apparatus |
EP2227076A1 (en) * | 2008-09-28 | 2010-09-08 | Huawei Technologies Co., Ltd. | Multilayer circuit board and production method thereof and communication device |
US20140174793A1 (en) * | 2012-12-26 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110876225A (zh) * | 2018-08-30 | 2020-03-10 | 苏州旭创科技有限公司 | 电路板、电路板的制备方法及具有该电路板的光模块 |
Also Published As
Publication number | Publication date |
---|---|
US9674937B2 (en) | 2017-06-06 |
CN106304613B (zh) | 2021-05-18 |
US20160381781A1 (en) | 2016-12-29 |
KR102411998B1 (ko) | 2022-06-22 |
KR20170001121A (ko) | 2017-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106304613A (zh) | 电路板及其制造方法 | |
CN102646628B (zh) | 用于制造半导体装置的方法 | |
RU2297736C2 (ru) | Способ встраивания компонента в основание и формирования электрического контакта с компонентом | |
US6977348B2 (en) | High density laminated substrate structure and manufacture method thereof | |
US20080102410A1 (en) | Method of manufacturing printed circuit board | |
US7908744B2 (en) | Method for fabricating printed circuit board having capacitance components | |
KR20130014379A (ko) | 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법 | |
US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
US20170019989A1 (en) | Circuit board and manufacturing method of the same | |
US20090025210A1 (en) | Circuit board structure with concave conductive cylinders and method for fabricating the same | |
CN106257966A (zh) | 电路板及其制造方法 | |
JP2012054297A (ja) | 配線基板およびその製造方法 | |
US20200305286A1 (en) | Method for Contacting and Rewiring an Electronic Component Embedded into a Printed Circuit Board | |
US20060243482A1 (en) | Circuit board structure and method for fabricating the same | |
US9736945B2 (en) | Printed wiring board | |
KR20130078107A (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
US6440641B1 (en) | Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates | |
US20090077799A1 (en) | Circuit board structure with capacitor embedded therein and method for fabricating the same | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
US10477703B2 (en) | Wiring board | |
KR102642917B1 (ko) | 회로 기판 및 그 제조방법 | |
TWI833387B (zh) | 具有濾波功能的導通基板、載板佈線結構及其製作方法 | |
JP3496273B2 (ja) | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 | |
US20220285251A1 (en) | Semiconductor package substrate and method of manufacturing the same, and semiconductor package and method of manufacturing the same | |
CN107611036A (zh) | 封装基板及其制作方法、封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |