KR20180036871A - 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법 - Google Patents

균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법 Download PDF

Info

Publication number
KR20180036871A
KR20180036871A KR1020160126884A KR20160126884A KR20180036871A KR 20180036871 A KR20180036871 A KR 20180036871A KR 1020160126884 A KR1020160126884 A KR 1020160126884A KR 20160126884 A KR20160126884 A KR 20160126884A KR 20180036871 A KR20180036871 A KR 20180036871A
Authority
KR
South Korea
Prior art keywords
layer
solder resist
copper
pattern layer
insulating
Prior art date
Application number
KR1020160126884A
Other languages
English (en)
Inventor
장은주
심재철
이근명
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020160126884A priority Critical patent/KR20180036871A/ko
Publication of KR20180036871A publication Critical patent/KR20180036871A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

일 측면에 따르는 인쇄회로기판의 제조 방법은 절연 코어층, 상기 절연 코어층 상에 순차적으로 배치되는 캐리어 구리층 및 전도성 식각 정지층을 포함하는 캐리어 기판을 제공하는 단계; 상기 전도성 식각 정지층 상에 적어도 1층 이상의 구리 패턴층 및 상기 구리 패턴층을 절연하는 적어도 1층 이상의 절연층을 형성하는 단계; 상기 캐리어 기판의 상기 절연 코어층과 상기 캐리어 구리층을 서로 분리시켜, 상기 캐리어 구리층 상에 배치되는 상기 적어도 1층 이상의 구리 패턴층 및 상기 적어도 1층 이상의 절연층을 구비하는 중간 구조물을 형성하는 단계; 상기 중간 구조물의 상기 캐리어 구리층을 식각하여, 상기 전도성 식각 정지층을 노출시키는 단계; 상기 전도성 식각 정지층을 제거하여 상기 적어도 1층 이상의 구리 패턴층 및 절연층의 최하층을 각각 노출시키는 단계; 및 상기 노출된 구리 패턴층 및 절연층의 최하층을 선택적으로 커버하는 솔더레지스트 패턴층을 형성하는 단계를 포함한다. 이때, 상기 전도성 식각 정지층은 구리 재질에 대한 식각 선택비(etch selectivity)를 가진다.

Description

균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법{method of fabricating printed circuit board including solder resist patterns with uniform thickness}
본 발명은 인쇄회로기판의 제조 방법에 관한 것으로서, 보다 상세하게는 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화 및 경박단소화가 가속되고 있다. 이러한 추세의 일환으로, 반도체 칩 및 반도체 패키지를 실장하는 인쇄회로기판의 배선의 고밀도화 및 두께의 박형화에 대한 요구도 증가하고 있다. 특히, 상기 배선의 고밀도화를 위해 도전 패턴의 피치(pitch) 크기를 줄이려는 노력이 진행됨에 따라, 상하 방향의 전도성 경로인 비아의 크기도 감소하고 있으며, 상기 비아 대 비아 사이의 정렬(alignment)도 보다 정밀할 것이 요구되고 있다.
한편, 최근에는 인쇄회로기판 상에 배치되는 패턴층의 두께 편차도 보다 정밀하게 제어될 것이 요구되고 있다. 일 예로서, 인쇄회로기판 상에 지문인식센서를 구현하는 경우, 인체의 지문이 접촉하는 솔더레지스트층의 두께 편차를 소정의 기준치 이하로 관리할 것을 요구하고 있다. 솔더레지스트층의 두께 편차가 국부적으로 기준치 초과로 발생할 경우, 해당 영역에서 지문인식센서의 센싱 능력의 정밀도가 저하될 수 있기 때문이다.
이와 같이, 최근 업계에서는 전자 부품의 고기능화 및 경박단소화에 따르는 패턴층의 고밀도화 및 패턴층의 두께 균일도를 향상시키는 기술이 요청되고 있다. 이러한, 패턴의 고밀도화 및 편차의 정밀도에 대응하는 인쇄회로기판 제조 방법은 일 예로서, 한국 등록특허 KR 1530130(발명의 명칭: 접속용 플러그를 부분적으로 노출시키는 솔더레지스트층을 구비하는 인쇄회로기판의 제조 방법)이 있다.
본 발명이 이루고자 하는 기술적 과제는, 솔더레지스트 패턴층의 두께 균일도를 향상시킬 수 있는 인쇄회로기판의 제조 방법을 제공하는 것이다.
일 측면에 따르는 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법이 개시된다. 상기 인쇄회로기판의 제조 방법은 절연 코어층, 상기 절연 코어층 상에 순차적으로 배치되는 캐리어 구리층 및 전도성 식각 정지층을 포함하는 캐리어 기판을 제공하는 단계; 상기 전도성 식각 정지층 상에 적어도 1층 이상의 구리 패턴층 및 상기 구리 패턴층을 절연하는 적어도 1층 이상의 절연층을 형성하는 단계; 상기 캐리어 기판의 상기 절연 코어층과 상기 캐리어 구리층을 서로 분리시켜, 상기 캐리어 구리층 상에 배치되는 상기 적어도 1층 이상의 구리 패턴층 및 상기 적어도 1층 이상의 절연층을 구비하는 중간 구조물을 형성하는 단계; 상기 중간 구조물의 상기 캐리어 구리층을 식각하여, 상기 전도성 식각 정지층을 노출시키는 단계; 상기 전도성 식각 정지층을 제거하여 상기 적어도 1층 이상의 구리 패턴층 및 절연층의 최하층을 각각 노출시키는 단계; 및 상기 노출된 구리 패턴층 및 절연층의 최하층을 선택적으로 커버하는 솔더레지스트 패턴층을 형성하는 단계를 포함한다. 이때, 상기 전도성 식각 정지층은 구리 재질에 대한 식각 선택비(etch selectivity)를 가진다.
본 발명의 일 실시 예에 따르면, 캐리어 기판을 적용하여 인쇄회로기판을 제조함에 있어서, 상기 캐리어 기판의 캐리어 구리층 상에 전도성 식각 정지층을 형성하는 것을 구성상 특징으로 한다. 그리고, 상기 전도성 식각 정지층 상에 회로 패턴층과 상기 회로 패턴층을 덮는 절연층을 순차적으로 적층시키는 방법을 적용할 수 있다. 이때, 상기 전도성 식각 정지층은, 상기 인쇄회로기판 제조 공정 시에 하부의 회로 패턴층이 식각 손상을 받아 국부적으로 두께 편차가 발생하는 것을 것을 방지할 수 있다. 이와 같이, 상기 전도성 식각 정지층을 이용하여 상기 회로 패턴층의 국부적 두께 편차를 억제함으로써, 상기 회로 패턴층 상에 형성되는 솔더레지스트 패턴층의 국부적 두께 편차도 억제할 수 있다.
결과적으로, 본 발명의 제조 기술은 상기 솔더레지스트 패턴층의 두께 편차가 중요한 기술 요소로 작용하는 지문 인식 센서의 제조 시에 적용될 수 있다. 즉, 일 예로서, 솔더레지스트 패턴층이 지문인식센서의 지문 접촉부로 적용될 때, 상기 솔더레지스트 패턴층의 두께 편차를 감소시킴으로써, 보다 균일한 센싱 능력을 가지는 지문인식센서를 제공할 수 있다.
도 1 내지 도 13은 본 발명의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 4a 및 도 4b는 본 발명의 실시 예에 따르는 제조 단계의 일 예를 나타내는 단면도이다.
도 14 및 도 15는 본 발명의 제1 및 제2 비교예에 따르는 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 부분 단면도이다.
도 16은 본 발명의 일 실시 예에 따르는 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 부분 단면도이다.
이하, 첨부한 도면을 참조하여 본 개시의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 경우에 따라 반대의 순서대로 수행되는 경우를 배제하지 않는다.
이하에서는, 본 발명의 실시예를 통하여, 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법을 설명한다.
도 1 내지 도 13은 본 발명의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 먼저, 도 1을 참조하면, 캐리어 기판(100)을 제공한다. 캐리어 기판(100)은 절연 코어층(110), 절연 코어층(110)의 양 면 상에 순차적으로 배치되는 베이스 구리층(112), 캐리어 구리층(114) 및 전도성 식각 정지층(116)을 포함한다.
일 실시 예에 있어서, 캐리어 기판(100)을 제공하는 단계는 다음과 같이 진행될 수 있다. 먼저, 절연 코어층(110), 절연 코어층(110) 상에 순차적으로 적층되는 베이스 구리층(112) 및 캐리어 구리층(114)을 포함하는 베이스 기판을 준비한다. 이어서, 상기 베이스 기판의 캐리어 구리층(114) 상에 전도성 식각 정지층(116)을 형성하는 단계를 진행한다.
절연 코어층(110)은 일 예로서, 폴리머 재질 또는 강화 섬유가 내장된 복합 재료로 이루어질 수 있다. 절연 코어층(110)은 일 예로서, 프리프레그, FR-4, 폴리이미드, 에폭시 레진 등을 포함할 수 있다.
베이스 구리층(112) 및 캐리어 구리층(114)은 각각 평탄한 표면 및 균일한 두께를 가지는 구리 포일층으로 이루어질 수 있다. 비록, 도면에서는 베이스 구리층(112)의 두께가 캐리어 구리층(114)의 두께 보다 두껍게 도시되고 있으나, 반드시 이에 한정되는 것은 아니고, 캐리어 구리층(114)의 두께가 베이스 구리층(112)의 두께 이상으로 형성될 수도 있다.
상기 베이스 기판은 일 예로서, 절연 코어층(110), 베이스 구리층(112) 및 캐리어 구리층(114)이 서로 결합된 구리 적층 기판(Copper Clad Laminate)의 형태로 준비될 수 있다.
전도성 식각 정지층(116)은 전도성 유기 물질층 또는 금속층일 수 있다. 상기 금속층은 구리와는 다른 금속을 포함하며, 일 예로서, 니켈층일 수 있다. 전도성 식각 정지층(116)은 구리 재질에 대한 식각 선택비(etch selectivity)를 가질 수 있다. 즉, 본 명세서에서 "식각 선택비를 가진다"함은, 통상적으로 구리 재질을 식각하는 방법을 통해서는 전도성 식각 정지층(116)을 실질적으로 식각할 수 없으며, 전도성 식각 정지층(116)을 식각하는 방법을 통해서는 구리 재질을 실질적으로 식각할 수 없는 것을 의미할 수 있다. 즉, 구리 및 전도성 식각 정지층(116)의 서로 다른 재질 특성에 따라, 서로 다른 식각 특성을 가짐을 의미할 수 있다.
캐리어 구리층(114) 상에 전도성 식각 정지층(116)을 형성하는 공정은 일 예로서, 코팅법, 인쇄법, 스퍼터링, 화학기상증착법, 또는 이들의 둘 이상의 조합을 적용할 수 있다.
도 2를 참조하면, 전도성 식각 정지층(116) 상에 구리 도금법에 의해 제1 회로 패턴층(120)을 형성한다. 상기 구리 도금법은 일 예로서, SAP(semi-additive process) 또는 MSAP(modified semi-additive process)을 적용할 수 있다. 제1 회로 패턴층(120)은 이후에 형성되는 제2 내지 제4 회로 패턴층(144, 164, 184)보다 미세 패턴으로 형성될 수 있다. 본 실시 예의 인쇄회로기판이 지문인식센서로 적용될 경우, 제1 회로 패턴층(120)은 지문 접촉부인 솔더레지스트 패턴층의 바로 밑에 배치될 수 있다. 이에 따라, 제1 회로 패턴층(120)의 미세 패턴화가 지문인식센서의 센싱 능력의 정밀도와 관련될 수 있기 때문이다.도 3을 참조하면, 전도성 식각 정지층(116) 상에서, 제1 회로 패턴층(120)을 덮도록 절연체를 접합시켜 제1 절연층(130)을 형성한다. 상기 절연체는 일 실시 예로서, 광감응성 물질(PID: Photo Imageable Dielectric material)을 포함할 수 있다. 이에 따라, 판상 형태의 상기 광감응성 물질을 포함하는 절연체를 전도성 식각 정지층(116)과 접합시켜, 제1 회로 패턴층(120)을 매몰시키는 제1 절연층(130)을 형성할 수 있다.
상기 절연체는 다른 실시 예로서, ABF 또는 RCC 재질로 이루어질 수 있으며, 판상의 형태를 가질 수 있다. 상기 절연체를 열 또는 압력을 이용하여 전도성 식각 정지층(116)과 압착시킴으로써, 제1 회로 패턴층(120)을 매몰하는 제1 절연층(130)을 형성할 수 있다.
도 4a는 제1 절연층(130)으로 광감응성 물질을 포함하는 절연체를 적용하는 경우, 제1 비아홀(10)을 형성하는 공정 단계를 나타낸다. 도 4a를 참조하면, 제1 절연층(130)을 선택적으로 노광 및 현상하여 제1 회로 패턴층(120)을 노출시키는 제1 비아홀(10)을 형성할 수 있다. 제1 비아홀(10)의 측면 프로파일은 실질적으로 제1 회로 패턴층(120)의 표면에 수직인 형상을 가질 수 있다.
도 4b는 제1 절연층(130)으로 ABF 또는 RCC 재질로 이루어지는 절연체를 적용하는 경우, 제1 비아홀(10)을 형성하는 공정 단계를 나타낸다. 도 4b를 참조하면, 제1 절연층(130)을 선택적으로 가공하여 제1 회로 패턴층(120)을 노출시키는 제1 비아홀(10)을 형성한다. 제1 절연층(130)을 가공하는 공정은 일 예로서, 레이저 가공법을 적용할 수 있다. 제1 비아홀(10)의 프로파일은 제1 비아홀(10)의 상부로부터 하부로 갈수록 폭이 좁아지는 사다리꼴 형상을 가질 수 있다.
도 4a 및 도 4b를 이용하여 상술한 바와 같이, 상기 PID 재질의 절연층을 적용하고 선택적 노광한 후에 현상하여 제1 비아홀(10) 형성 방법 또는 상기 ABF 또는 RCC 재질의 절연층을 적용하고 레이저 가공법을 이용하는 제1 비아홀(10) 형성 방법은, 상대적으로 미세한 홀 패턴 형성에 유리한 공정일 수 있다. 이하의 도면에서는, 설명의 편의를 위해, 도 4a에서와 같이, 광감응성 물질을 포함하는 절연체를 적용하는 제1 절연층을 현상 노광하여, 제1 비아홀(10)을 형성하는 실시예의 경우에 대해, 설명하기로 한다. 하지만, 도시되지 않은 도 4b의 제1 비아홀(10) 형성 공정을 통해 인쇄회로기판 공정을 진행하는 경우도 실질적으로 동일한 후속 공정으로 진행될 수 있다.도 5를 참조하면, 구리 도금법을 적용하여, 도 4의 제1 비아홀(10) 내부를 채우는 제1 비아(142)를 형성함과 동시에 제1 절연층(130) 상에 배치되는 제2 회로 패턴층(144)을 형성한다. 상기 구리 도금법은 일 예로서, SAP(semi-additive process) 또는 MSAP(modified semi-additive process)을 적용할 수 있다.
도 6을 참조하면, 제2 회로 패턴층(144)을 덮도록 절연체(150) 및 캐리어 구리층(152)을 제1 절연층(130)에 접합시킨다. 절연체(150)는 제1 절연층(130) 상에 배치되는 제2 절연층(150)을 구성할 수 있다.
절연체(150) 및 캐리어 구리층(150)은 결합된 판상 구조물의 형태로 준비된 후에, 열 또는 압력에 의해 제1 절연층(130)과 압착됨으로써, 제1 절연층(130)과 결합할 수 있다. 절연체(150)는 일 예로서, 공지의 ABF, RCC, PPG 재질을 가질 수 있으며, 판상의 형태를 가질 수 있다. 바람직하게는, 절연체(150)는 일 예로서, PPG 재질을 적용할 수 있다. 캐리어 구리층(150)은 소정의 두께를 가지는 구리 포일층일 수 있다.
도 7을 참조하면, 캐리어 구리층(150) 및 절연체(150)를 선택적으로 가공하여, 제2 회로 패턴층(144)를 노출시키는 제2 비아홀(20)을 형성한다. 상기 가공 방법은 일 예로서, 레이저 가공법을 적용할 수 있다.
도 8을 참조하면, 구리 도금법을 적용하여, 도 7의 제2 비아홀(20) 내부를 채우는 제2 비아(162)를 형성함과 동시에 제2 절연층(150) 상에 배치되는 제3 회로 패턴층(164)을 형성한다. 제3 회로 패턴층(164)을 형성하는 방법은 일 예로서, SAP(semi-additive process) 또는 MSAP(modified semi-additive process)을 적용하여 캐리어 구리층(150) 상에 구리 패턴층을 형성하는 과정과, 이어서, 제2 절연층(150)의 상부에 위치하면서 상기 구리 패턴층이 형성되지 않은 캐리어 구리층(150)의 부분을 제거하는 과정으로 진행될 수 있다.
도 9를 참조하면, 도 6 내지 도 9의 공정과 실질적으로 동일한 공정을 진행한다. 그 결과, 제3 회로 패턴층(164)을 덮는 제3 절연층(170)을 형성하고, 제3 절연층(170)을 관통하여 제3 회로 패턴층(164)과 전기적으로 연결되는 제3 비아(182) 및 제3 절연층(170) 상에 배치되는 제4 회로 패턴층(184)를 형성한다.
제3 비아(182) 및 제4 회로 패턴층(184)은 구리 도금법에 의해 진행될 수 있다. 상기 구리 도금법은 일 예로서, SAP(semi-additive process) 또는 MSAP(modified semi-additive process)을 적용할 수 있다.
일 실시 예에 있어서, 제3 절연층(170)은 상기 ABF 또는 RCC 재질로 이루어질 수 있다. 이때, 상기 ABF 또는 RCC 재질의 제3 절연층을 레이저 가공법을 이용하여 가공함으로써, 비아홀을 형성할 수 있다. 이어서, 상기 비아홀을 채우는 제3 비아(182) 및 제3 절연층(170) 상의 제4 회로 패턴층(184)을 형성할 수 있다.
다른 실시 예에 있어서, 제 3 절연층(170)은 상기 PID 재질로 이루어질 수 있다. 이때, 상기 PID 재질의 제3 절연층을 선택적으로 노광한 후에 현상하여 비아홀을 형성할 수 있다. 이어서, 상기 비아홀을 채우는 제3 비아(182) 및 제3 절연층(170) 상의 제4 회로 패턴층(184)을 형성할 수 있다. 이 경우, 상기 비아홀의 측면 프로파일은 제3 회로 패?s층(164)의 표면에 대해 수직 형상을 가질 수 있다.
한편, 본 실시 예에서는, 도 9에서와 같이, 캐리어 기판(100) 상하면 상에서 각각 4 층의 회로 패턴층(120, 144, 164, 185) 및 3 층의 절연층(130, 150, 170)을 개시하고 있으나, 반드시 이에 한정되는 것은 아니다. 적어도 1층 이상의 구리 재질의 회로 패턴층, 및 상기 회로 패턴층을 절연하는 적어도 1층 이상의 절연층을 구비한다면, 이러한 기술적 구성은 본 발명의 다른 실시예로서 포함될 수 있다.
또한, 본 발명의 일 실시 예에서는, 미세 홀 패턴 형성이 요청되는 제1 절연층(130) 또는 제3 절연층(170)의 경우, 광감응성 물질이 적용될 수 있다. 상기 광감응성 물질은 선태적으로 노광 및 현상됨으로써, 보다 미세한 크기의 비아홀 형성할 수 있다. 다르게는, 미세 홀 패턴 형성을 위해, 제1 절연층(130) 또는 제3 절연층(170)으로서 ABF 또는 RCC 재질의 물질을 적용하고, 레이저 가공을 통해 비아홀을 형성할 수 있다.
도 10을 참조하면, 캐리어 기판(100)의 베이스 구리층(112) 및 캐리어 구리층(114)을 서로 분리시킨다. 이에 따라, 캐리어 구리층(114) 상에 배치되는 4 층의 회로 패턴층(120, 144, 164, 185) 및 3 층의 절연층(130, 150, 170)을 구비하는 한 쌍의 중간 구조물을 형성할 수 있다.
일 실시 예에 있어서, 베이스 구리층(112) 및 캐리어 구리층(114)의 분리를 용이하게 하기 위해, 캐리어 기판(100)은 베이스 구리층(112) 및 캐리어 구리층(114) 사이에 이형층을 구비할 수도 있다.
도 1 내지 도 10의 제조 방법에서는 캐리어 기판(100)의 양면 상에 회로 패턴층(120, 144, 164, 185) 및 절연층(130, 150, 170)을 적층하는 공정을 설명하고 있으나, 반드시 이에 한정되는 것은 아니고, 캐리어 기판(100)의 일 면 상에만 회로 패턴층(120, 144, 164, 185) 및 절연층(130, 150, 170)을 적층하는 공정을 진행할 수도 있다.
도 11을 참조하면, 상기 제조된 중간 구조물에서 캐리어 구리층(114)을 식각하여, 전도성 식각 정지층(116)을 노출시킨다. 본 공정은 캐리어 구리층(114)과 전도성 식각 정지층(116) 사이의 식각 선택비를 이용하여, 구리 재질의 캐리어 구리층(114)에 대한 식각 공정이 전도성 식각 정지층 상에서 종료되도록 진행될 수 있다.
구체적인 실시 예에서, 캐리어 구리층(114)의 식각 공정은 습식 식각액을 이용하여 수행될 수 있다. 이에 따라, 전도성 식각 정지층(116)은 상기 습식 식각액에 대한 식각 저항성을 가지도록 구성될 수 있다.
도 12를 참조하면, 전도성 식각 정지층(116)을 제거하여, 제1 회로 패턴층(120) 및 제1 절연층(130)을 노출시킨다. 구체적인 실시 예에서, 상기 전도성 식각 정지층의 제거 공정은 상기 식각 선택비를 이용하여, 습식 식각액에 의해 진행될 수 있다. 상기 전도성 식각 정지층의 제거 공정시에, 제1 회로 패턴층(120) 및 제1 절연층(130)은 상기 습식 식각액에 대한 식각 저항성을 가짐으로써 식각 손상을 받지 않을 수 있다.
상기 전도성 식각 정지층이 제거된 후에, 제1 회로 패턴층(120)은 제1 절연층(130)에 의해 매립된 상태를 유지하며, 표면(10S)만 노출될 수 있다. 이때, 제1 회로 패턴층(120)의 표면(120S)은 제1 절연층(130)의 표면(130S)과 동일 평면 상에 배치될 수 있다.
도 13을 참조하면, 노출된 제1 회로 패턴층(120) 및 제1 절연층(130) 상에 솔더레지스트 패턴층(910)을 형성한다. 솔더레지스트 패턴층(910)은 제1 회로 패턴층(120) 및 제1 절연층(130)을 선택적으로 커버하도록 형성될 수 있다. 또한, 제3 절연층(170) 상에도 솔더레지스트 패턴층(920)이 형성되어, 제4 회로 패턴층(184)를 선택적으로 커버하도록 배치될 수 있다.
상술한 공정을 진행함으로써, 본 발명의 일 실시 예에 따르는 인쇄회로기판을 제조할 수 있다. 상술한 바와 같이, 본 실시 예에서는, 도 10 및 도 11의 도시 사항과 같이, 상기 중간 구조물에서 캐리어 구리층(114)이 식각될 때, 전도성 식각 정지층(116)은 하부의 제1 회로 패턴층(120)에 대한 식각 저항층의 역할을 수행할 수 있다. 즉, 전도성 식각 정지층(116)이 캐리어 구리층(114)과 제1 회로 패턴층(120) 사이에 배치됨으로써, 캐리어 구리층(114)에 대한 식각 공정이 과도한 세기로 진행되더라도, 제1 회로 패턴층(120)이 손상 받지 못하도록 보호할 수 있다. 이를 통해, 제1 회로 패턴층(120)이 균일한 두께를 유지하도록 할 수 있으며, 또한, 제1 회로 패턴층(120)의 표면이 제1 절연층(130)의 표면과 균일한 표면을 이루도록 할 수 있다.
이러한, 본 발명의 제조 방법 시의 장점은 도 14 내지 도 16의 단면 모식도를 통해 보다 명확하게 확인할 수 있다.
도 14 및 도 15는 본 발명의 제1 및 제2 비교예에 따르는 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 부분 단면도이다. 도 16은 본 발명의 일 실시 예에 따르는 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 부분 단면도이다.
먼저, 도 14의 제1 비교예는 인쇄회로기판의 절연층(1410) 상면에 최외각의 회로 패턴층(1420a, 1420b, 1420c, 1420d)를 형성하는 제조 방법을 적용한 경우를 나타내고 있다. 이때, 솔더레지스트 패턴층(1430)은 절연층(1410) 상에서 코팅법에 의해 형성됨으로써, 회로 패턴층(1420a, 1420b, 1420c, 1420d)의 굴곡을 따라, 솔더레지스트 패턴층(1430)의 두께(h1430)는 국부적으로 편차가 발생할 수 있다.
발명자의 실험 결과에 따르면, 회로 패턴층(1420a, 1420b, 1420c, 1420d)을 SAP법 또는 MSAP법으로 형성할 경우, 회로 패턴층(1420a, 1420b, 1420c, 1420d)의 두께(h1, h2, h3, h4)사이에 약 ±4 μm 의 편차가 발생하는 것으로 관찰되었다. 또한, 솔더레지스트층의 형성 공정시의 공정 오차에 따라 솔더레지스트층 자체의 두께 편차가 약 ±1 μm 발생하는 것으로 관찰되었다. 부가적으로, 솔더레지스트층을 회로 패턴층(1420a, 1420b, 1420c, 1420d) 상에 형성할 때, 회로 패턴층(1420a, 1420b, 1420c, 1420d)의 패턴율에 따라 솔더레지스트층의 두께 편차가 미세량 발생되는 것으로 관찰되었다.
최종적으로, 비교예 1의 경우, 회로 패턴층(1420a, 1420b, 1420c, 1420d)을 덮는 솔더레지스트 패턴층(1430)의 두께(h1430)의 편차는 약 ±5 μm 정도 발생되는 것으로 관찰되었다.
이와 같은 솔더레지스트 패턴층(1430)의 두께 편차는 솔더레지스트 패턴층(1430)이 지문인식센서의 지문 접촉부로 적용될 때, 상기 지문인식센서가 균일한 센싱 능력을 발휘하는 데 장애 요소로 작용할 수 있다.
도 15의 제2 비교예는, 도 1의 캐리어 기판(100)에서 전도성 식각 정지층(116)이 생략된 경우의 캐리어 기판을 이용하여, 본 발명의 실시 예와 동일한 제조 방법을 진행하여 형성된 인쇄회로기판의 구조를 나타낸다.
일 예로서, 도 15의 절연층(1510), 회로 패턴층(1520a, 1520b, 1520c, 1520d), 및 솔더레지스트 패턴층(1530)은 도 1 내지 도 13의 본 발명의 실시 예의 제1 절연층(130), 제1 회로 패턴층(120), 및 솔더레지스트 패턴층(910)에 각각 대응될 수 있다.
제2 비교예의 경우, 도 11과 관련하여 설명한 캐리어 구리층(114)의 식각 공정과 동일한 공정 단계를 진행할 때, 과식각(over-etch)에 의해 하부의 회로 패턴층(1520a, 1520b, 1520c, 1520d)이 국부적으로 제거될 수 있다. 이에 의해, 회로 패턴층(1520a, 1520b, 1520c, 1520d)은 절연층(1510) 내부로 일정 깊이로 리세스되어, 절연층(1510)의 두께(t1, t2, t3, t4)는 편차가 발생할 수 있다.
발명자의 실험 결과에 따르면, 리세스 량에 따르는 절연층(1510)의 두께(t1, t2, t3, t4)는 약 1 μm 정도 발생되는 것으로 관찰되었다. 상술한 바와 같이, 솔더레지스트층의 형성 공정시의 공정 오차에 따라 솔더레지스트층 자체의 두께 편차가 약 1 μm 발생하는 것으로 관찰되었으며, 부가적으로, 솔더레지스트층을 회로 패턴층(1520a, 1520b, 1520c, 1520d) 상에 형성할 때, 회로 패턴층(1520a, 1520b, 1520c, 1520d)의 패턴율에 따라 솔더레지스트층의 두께 편차가 미세량 발생되는 것으로 관찰되었다.
최종적으로, 비교예 2의 경우, 회로 패턴층(1520a, 1520b, 1520c, 1520d)상의 솔더레지스트 패턴층(1530)의 두께(h1530)의 편차는 약 ±2 μm 정도 발생되는 것으로 관찰되었다.
도 16의 실시 예는, 본 발명의 실시 예의 제조 방법을 진행하여 형성된 인쇄회로기판의 구조를 나타낸다.
도 16의 절연층(1610), 회로 패턴층(1620a, 1620b, 1620c, 1620d), 및 솔더레지스트 패턴층(1630)은 도 1 내지 도 13의 본 발명의 실시 예의 제1 절연층(130), 제1 회로 패턴층(120), 및 솔더레지스트 패턴층(910)에 각각 대응될 수 있다.
실시 예의 경우, 도 11과 관련하여 설명한 캐리어 구리층(114)의 식각 공정 단계를 진행할 때, 전도성 식각 정지층(116)이 하부의 회로 패턴층(1620a, 1620b, 1620c, 1620d)이 과식각(over-etch)에 의해 제거되는 것을 억제할 수 있다. 이에 의해, 회로 패턴층(1620a, 1620b, 1620c, 1620d)은 균일한 두께(t'1, t'2, t'3, t'4)는 균일한 두께를 가질 수 있다. 이에 따라, 회로 패턴층(1620a, 1620b, 1620c, 1620d)을 덮는 솔더레지스트 패턴층(1630)의 두께(h1630)의 편차가 억제될 수 있다.
발명자의 실험 결과에 따르면, 실시예의 경우, 상술한 바와 같이, 솔더레지스트층의 형성 공정시의 공정 오차에 따라 솔더레지스트층 자체의 두께 편차가 약 ±1 μm 발생하는 것으로 관찰되었다. 또한, 회로 패턴층(1620a, 1620b, 1620c, 1620d)이 절연층(1610) 내에 매몰된 상태로 균일한 표면을 형성하고 있으므로, 솔더레지스트층을 회로 패턴층(1620a, 1620b, 1620c, 1620d) 상에 형성할 때, 회로 패턴층(1620a, 1620b, 1620c, 1620d)의 패턴율에 따르는 솔더레지스트층의 두께 편차는 발생하지 않는 것으로 관찰되었다.
최종적으로, 본 발명의 실시예의 경우, 회로 패턴층(1620a, 1620b, 1620c, 1620d)상의 솔더레지스트 패턴층(1630)의 두께(h1630)의 편차는 약 ±1 μm 내외로 억제될 수 있는 것으로 관찰되었다. 바람직한 실시 예로서, 솔더레지스트 패턴층(1630)의 두께가 6 μm 일 때, 솔더레지스트 패턴층(1630)의 두께 편차는 ±1 μm 이하로도 제어할 수 있다.
이와 같이, 솔더레지스트 패턴층(1530)의 두께 편차가 약 ±1 μm의 미세 편차로 제어됨으로써, 솔더레지스트 패턴층(1530)은 상기 지문인식센서가 균일한 센싱 능력을 발휘하도록 작용할 수 있다.
이와 같이, 솔더레지스트 패턴층(1530)의 두께 편차가 억제됨으로써, 솔더레지스트 패턴층(1530)은 상기 지문인식센서가 균일한 센싱 능력을 발휘하도록 작용할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 제1 비아홀, 20: 제2 비아홀,
100: 캐리어 기판, 110: 절연 코어층,
112: 베이스 구리층, 114: 캐리어 구리층, 116: 전도성 식각 정지층,
120: 제1 회로 패턴층, 130: 제1 절연층,
142: 제1 비아, 144: 제2 회로 패턴층,
150: 제2 절연층, 152: 캐리어 구리층,
162: 제2 비아, 164: 제3 회로 패턴층,
170: 제3 절연층, 182: 제3 비아, 184: 제4 회로 패턴층,
910, 920: 솔더레지스트 패턴층,
1410: 절연층, 1420a 1420b 1420c 1420d: 회로 패턴층,
1430: 솔더레지스트 패턴층,
1510: 절연층, 1520a 1520b 1520c 1520d: 회로 패턴층,
1530: 솔더레지스트 패턴층,
1610: 절연층, 1620a 1620b 1620c 1620d: 회로 패턴층,
1630: 솔더레지스트 패턴층.

Claims (17)

  1. (a) 절연 코어층, 상기 절연 코어층 상에 순차적으로 배치되는 캐리어 구리층 및 전도성 식각 정지층을 포함하는 캐리어 기판을 제공하는 단계;
    (b) 상기 전도성 식각 정지층 상에 적어도 1층 이상의 구리 패턴층 및 상기 구리 패턴층을 절연하는 적어도 1층 이상의 절연층을 형성하는 단계;
    (c) 상기 캐리어 기판의 상기 절연 코어층과 상기 캐리어 구리층을 서로 분리시켜, 상기 캐리어 구리층의 상부에 적층되는 상기 적어도 1층 이상의 구리 패턴층 및 상기 적어도 1층 이상의 절연층을 구비하는 중간 구조물을 형성하는 단계;
    (d) 상기 중간 구조물의 상기 캐리어 구리층을 식각하여, 상기 전도성 식각 정지층을 노출시키는 단계;
    (e) 상기 전도성 식각 정지층을 제거하여 상기 적어도 1층 이상의 구리 패턴층 및 절연층의 최하층을 각각 노출시키는 단계; 및
    (f) 상기 노출된 구리 패턴층 및 절연층의 최하층을 선택적으로 커버하는 솔더레지스트 패턴층을 형성하는 단계를 포함하되,
    상기 전도성 식각 정지층은 구리 재질에 대한 식각 선택비(etch selectivity)를 가지는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  2. 제1 항에 있어서,
    (a) 단계는
    (a1) 절연 코어층, 상기 절연 코어층 상에 적층된 상기 캐리어 구리층을 포함하는 베이스 기판을 준비하는 단계; 및
    (a2) 상기 캐리어 구리층 상에 상기 전도성 식각 정지층을 형성하는 단계를 포함하는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  3. 제2 항에 있어서,
    상기 전도성 식각 정지층은 코팅법, 인쇄법, 스퍼터링, 및 화학기상증착법 중 적어도 하나를 적용하는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  4. 제2 항에 있어서,
    상기 전도성 식각 정지층은 전도성 유기 물질층 또는 금속층인
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  5. 제1 항에 있어서,
    (b) 단계는
    (b1) 구리 도금법에 의해 제1 회로 패턴층을 형성하는 단계;
    (b2) 상기 전도성 식각 정지층 상에서, 상기 제1 회로 패턴층을 덮도록 절연체를 접합시켜 제1 절연층을 형성하는 단계;
    (b3) 상기 제1 절연층을 가공하여 상기 제1 회로 패턴층을 노출시키는 비아홀을 형성하는 단계; 및
    (b4) 구리 도금법에 의해, 상기 비아홀 내부를 채우는 비아를 형성하는 동시에 상기 제1 절연층 상에 배치되는 제2 회로 패턴층을 형성하는 단계를 포함하는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  6. 제5 항에 있어서,
    상기 제1 절연층은 ABF 또는 RCC 재질로 이루어지는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  7. 제6 항에 있어서,
    (b3) 단계는 상기 제1 절연층에 대해 레이저 가공법을 적용하여 진행되는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  8. 제1 항에 있어서,
    (b) 단계는
    (b1) 구리 도금법에 의해 제1 회로 패턴층을 형성하는 단계;
    (b2) 상기 전도성 식각 정지층 상에서, 상기 제1 회로 패턴층을 덮도록 광감응성 절연체를 접합시켜 제1 절연층을 형성하는 단계;
    (b3) 상기 제1 절연층을 선택적으로 노광 및 현상하여 상기 제1 회로 패턴층을 노출시키는 비아홀을 형성하는 단계; 및
    (b4) 구리 도금법에 의해, 상기 비아홀 내부를 채우는 비아 및 동시에 상기 제1 절연층 상에 배치되는 제2 회로 패턴층을 형성하는 단계를 포함하는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  9. 제5 항 또는 제8 항에 있어서,
    (b5) 상기 제2 회로 패턴층을 덮도록 절연체를 접합시켜 제2 절연층을 형성하는 단계를 포함하는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  10. 제9 항에 있어서,
    상기 제2 절연층의 재질은 상기 제1 절연층의 재질과 서로 다른
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  11. 제10 항에 있어서,
    상기 제1 절연층의 재질은, ABF, RCC 및 광감응성 물질 중 어느 하나로 이루어지며,
    상기 제2 절연층의 재질은 PPG로 이루어지는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  12. 제5 항 또는 제8 항에 있어서,
    상기 제1 및 제2 회로 패턴층을 형성하는 상기 구리 도금법은
    SAP(semi-additive process) 또는 MSAP(modified semi-additive process)을 적용하는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  13. 제1 항에 있어서,
    (d) 단계에 있어서,
    상기 캐리어 구리층의 식각 공정은 상기 식각 선택비를 이용하여, 상기 전도성 식각 정지층 상에서 종료되도록 진행되는,
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  14. 제13 항에 있어서,
    상기 캐리어 구리층의 식각 공정은 습식 식각액을 이용하여 수행되며,
    상기 전도성 식각 정지층은 상기 습식 식각액에 대한 식각 저항성을 가지는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  15. 제1 항에 있어서,
    (e) 단계에 있어서,
    상기 전도성 식각 정지층의 제거 공정은 상기 식각 선택비를 이용하여, 습식 식각액에 의해 진행되며,
    상기 구리 패턴층 및 상기 절연층의 상기 최하층은 상기 습식 식각액에 대한 식각 저항성을 가지는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  16. 제1 항에 있어서,
    (e) 단계 후에,
    상기 구리 패턴층의 상기 최하층은 상기 절연층의 상기 최하층에 의해 매립된 상태로 표면이 노출되며,
    상기 구리 패턴층의 상기 최하층의 노출된 표면은 상기 절연층의 상기 최하층의 표면과 동일 평면 상에 배치되는
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
  17. 제1 항에 있어서,
    (f) 단계 완료 후에,
    상기 솔더레지스트 패턴층의 두께가 6 μm 일 때, 상기 솔더레지스트 패턴층의 두께 편차는 ±1 μm 이하인
    균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법.
KR1020160126884A 2016-09-30 2016-09-30 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법 KR20180036871A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160126884A KR20180036871A (ko) 2016-09-30 2016-09-30 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160126884A KR20180036871A (ko) 2016-09-30 2016-09-30 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180036871A true KR20180036871A (ko) 2018-04-10

Family

ID=61975034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160126884A KR20180036871A (ko) 2016-09-30 2016-09-30 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20180036871A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108648639A (zh) * 2018-06-07 2018-10-12 江西兴泰科技有限公司 一种cog段码显示基板及其制作方法
WO2021040364A1 (ko) * 2019-08-26 2021-03-04 엘지이노텍 주식회사 회로기판
CN113380529A (zh) * 2021-05-13 2021-09-10 江苏普诺威电子股份有限公司 单层无线充电线圈载板的加工工艺
WO2021256869A1 (ko) * 2020-06-17 2021-12-23 엘지이노텍 주식회사 회로기판
US11758653B2 (en) 2020-11-30 2023-09-12 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108648639A (zh) * 2018-06-07 2018-10-12 江西兴泰科技有限公司 一种cog段码显示基板及其制作方法
WO2021040364A1 (ko) * 2019-08-26 2021-03-04 엘지이노텍 주식회사 회로기판
CN114342568A (zh) * 2019-08-26 2022-04-12 Lg 伊诺特有限公司 电路板
WO2021256869A1 (ko) * 2020-06-17 2021-12-23 엘지이노텍 주식회사 회로기판
US11758653B2 (en) 2020-11-30 2023-09-12 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
CN113380529A (zh) * 2021-05-13 2021-09-10 江苏普诺威电子股份有限公司 单层无线充电线圈载板的加工工艺

Similar Documents

Publication Publication Date Title
KR100304317B1 (ko) 전기회로상에영구결속을위한융기된금속접촉부형성방법
KR20180036871A (ko) 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법
KR101043540B1 (ko) 인쇄회로기판의 제조방법
KR100966336B1 (ko) 고밀도 회로기판 및 그 형성방법
US20030223207A1 (en) High density laminated substrate structure and manufacture method thereof
US20150327362A1 (en) Multilayer wiring substrate and production method therefor
US9899235B2 (en) Fabrication method of packaging substrate
US20110141711A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
US20150101857A1 (en) Printed circuit board and method for manufacturing the same
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP2011192757A (ja) 多層配線基板の製造方法
JP5407470B2 (ja) 多層回路基板の製造方法
KR101304359B1 (ko) 캐비티 인쇄회로기판 제조방법
KR102211741B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102130757B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI505759B (zh) 印刷電路板及其製造方法
KR102165170B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2005108941A (ja) 多層配線板及びその製造方法
JP2007189202A (ja) 回路基板の製造方法
US11523505B2 (en) Embedded component structure and manufacturing method thereof
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법
KR101085576B1 (ko) 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판
KR102090926B1 (ko) 임베디드 타입 다층인쇄회로기판 제조 방법
KR100736146B1 (ko) 플렉서블 회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application