JP2007189202A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2007189202A
JP2007189202A JP2006322164A JP2006322164A JP2007189202A JP 2007189202 A JP2007189202 A JP 2007189202A JP 2006322164 A JP2006322164 A JP 2006322164A JP 2006322164 A JP2006322164 A JP 2006322164A JP 2007189202 A JP2007189202 A JP 2007189202A
Authority
JP
Japan
Prior art keywords
circuit component
circuit
insulating layer
prevention pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006322164A
Other languages
English (en)
Inventor
Yasuhiko Kusama
泰彦 草間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006322164A priority Critical patent/JP2007189202A/ja
Publication of JP2007189202A publication Critical patent/JP2007189202A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】回路基板の内層に受動部品あるいは能動部品を搭載する際に回路部品の位置ずれをなくし、回路部品を所定の搭載位置に確実に搭載可能とする回路基板の製造方法を提供する。
【解決手段】基板の内層に回路部品を搭載して形成する回路基板の製造方法において、前記回路部品10を搭載する絶縁層5の表面に、当該回路部品10の搭載領域から外側に位置ずれ許容範囲分のクリアランスをとった位置に合わせて回路部品の位置ずれ防止パターン20を形成し、該位置ずれ防止パターン20の内側の領域に前記回路部品10を搭載した後、前記位置ずれ防止パターン20により前記回路部品10の位置ずれを規制して、前記絶縁層5の表面に樹脂フィルム6をラミネートすることにより基板の内層に回路部品10を搭載する。
【選択図】図1

Description

本発明は回路基板の製造方法に関し、より詳細には基板の内層に回路部品を搭載して形成する回路基板の製造方法に関する。
配線層を積層して形成する回路基板には、電気的配線層を介して配線層を積層して形成する際に抵抗、キャパシタ等の受動部品や半導体チップといった能動部品を内層に搭載して形成する製品がある(特許文献1、2参照)。
図4は、回路基板の内層に回路部品10を搭載する従来方法を示す。すなわち、従来は、絶縁層5に接着剤12を用いて回路部品10を接着し、上層の絶縁層となる樹脂フィルム6をラミネートして回路部品10を搭載している。
特開2005−101021号公報 特開2004−146495号公報
このように内層に回路部品を10搭載して回路基板を形成する際に、従来方法では回路部品10が基準位置から位置ずれして搭載されるという問題が生じている。回路部品10が位置ずれして搭載されるのは、樹脂フィルム6をラミネートする際に樹脂フィルム6を加圧する加圧力が回路部品10に均等に作用しないことがあり、これによって絶縁層5に接着して取り付けられた回路部品10が位置ずれしてしまうためと考えられる。
回路部品10の搭載位置精度には高精度が求められるから、回路部品10の位置ずれ量が位置ずれ量の許容範囲を超えると、その回路基板は不良品となる。図4では、回路部品10の位置ずれ量の許容範囲をD1、回路部品10が位置ずれして搭載された範囲をD2として示している。
本発明は、このように回路基板に回路部品が位置ずれして搭載される問題を解消すべくなされたものであり、回路基板の内層に受動部品あるいは能動部品を搭載する際に回路部品の位置ずれをなくし、回路部品を正規の搭載位置に搭載することを可能にする回路基板の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、基板の内層に回路部品を搭載して形成する回路基板の製造方法において、前記回路部品を搭載する絶縁層の表面に、当該回路部品の搭載領域から外側に位置ずれ許容範囲分のクリアランスをとった位置に合わせて回路部品の位置ずれ防止パターンを形成し、該位置ずれ防止パターンの内側の領域に前記回路部品を搭載した後、前記位置ずれ防止パターンにより前記回路部品の位置ずれを規制して、前記絶縁層の表面に樹脂フィルムをラミネートすることにより基板の内層に回路部品を搭載することを特徴とする。
また、基板の内層に回路部品を搭載して形成する回路基板の製造方法において、前記回路部品を搭載する絶縁層の表面に、当該回路部品の搭載領域から外側に位置ずれ許容範囲分のクリアランスをとった位置に合わせて回路部品の位置ずれ防止パターンを形成し、該位置ずれ防止パターンを含む前記絶縁層の表面を接着性を有する樹脂材により被覆し、前記位置ずれ防止パターンにより前記回路部品の位置ずれを規制して、位置ずれ防止パターンの内側の領域に回路部品を搭載した後、ワークの表面に樹脂フィルムをラミネートすることにより、基板の内層に回路部品を搭載することを特徴とする。
また、前記位置ずれ防止パターンの内側の領域に回路部品を搭載した後、ワークの表面を平坦面に研磨し、平坦面に研磨されたワークの表面に樹脂フィルムをラミネートすることにより、表面を平坦化した回路基板を得ることができる。
また、前記絶縁層に配線パターンを形成する工程において、配線パターンを形成する工程とともに、前記位置ずれ防止パターンを形成することにより、従来の回路基板の製造工程を変えることなく位置ずれ防止パターンを形成することができる。
本発明に係る回路基板の製造方法によれば、絶縁層に設けた位置ずれ防止パターンにより回路基板を位置ずれさせずに搭載することができ、回路基板が搭載された回路基板の信頼性を向上させることができる。
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
(第1の実施の形態)
図1は本発明に係る回路基板の製造方法についての第1の実施の形態を示す説明図である。本実施の形態における回路基板の製造方法では、回路部品10を搭載する絶縁層5の表面に、回路部品10の搭載位置に合わせてあらかじめ位置ずれ防止パターン20を形成し、この位置ずれ防止パターン20によって回路部品10の搭載位置を規制して回路部品10を搭載することを特徴とする。
図1(a)は、絶縁層5の上に位置ずれ防止パターン20を形成した状態を示す。なお、図1では説明上、回路部品10を搭載する絶縁層5のみを示すが、この絶縁層5は回路部品10を搭載する絶縁層として示したものであり、この絶縁層5よりも下層の配線層等については適宜積層構造とすることができる。
位置ずれ防止パターン20は絶縁層5の表面に搭載する回路部品10の配置位置に合わせて形成される。
図2に、絶縁層5の表面に形成する位置ずれ防止パターン20の平面配置例を示す。この位置ずれ防止パターン20は、平面形状が長方形の回路部品10を搭載する例で、回路部品10の搭載領域をAで示す。位置ずれ防止パターン20は搭載領域Aの4つのコーナー部に、平面形状がL字形に形成されている。回路部品10の搭載領域Aの縁部と位置ずれ防止パターン20の内側面位置との間隔(クリアランス)が、回路部品10を絶縁層5に搭載する際の位置ずれ許容範囲D1に相当する。すなわち、位置ずれ防止パターン20は回路部品10の搭載領域Aから外側に、位置ずれ許容範囲分のクリアランスをとった位置に形成する。
位置ずれ防止パターン20は、絶縁層5の表面に配線パターンを形成する際に同時に形成することができる。図2では位置ずれ防止パターン20と絶縁層5の表面に形成した配線パターン22を示している。絶縁層5の表面に配線パターン22を形成するには、公知の配線パターンの形成方法、たとえばサブトラクト法、セミアディティブ法によればよい。サブトラクト法による場合は、位置ずれ防止パターン20を形成する部位を残すように銅箔等の導体層をエッチンして形成する。セミアディティブ法の場合は、位置ずれ防止パターン20を形成する部位にめっきを盛り上げて形成する。
いずれの場合も、絶縁層5の表面に配線パターンを形成する際に、同時に位置ずれ防止パターン20を形成することにより、従来の回路基板の製造工程をそのまま利用して位置ずれ防止パターン20を形成することができるという利点がある。なお、従来の配線パターンを形成する工程で同時に位置ずれ防止パターン20を形成したのでは位置ずれ防止パターン20が所要の高さ(厚さ)に形成されない場合には、位置ずれ防止パターン20を形成する部位のみに電解めっきを施して所要の厚さになるように形成すればよい。
図1(b)は、絶縁層5の表面に位置ずれ防止パターン20を形成した後、位置ずれ防止パターン20の内側に、接着性を有する樹脂材12により回路部品10を接着した状態を示す。接着性を有する樹脂材12としては、たとえばBステージ(半硬化状態)の樹脂が使用できる。
回路部品10を位置合わせして絶縁層5の表面に接着した後、絶縁層5の上方から樹脂フィルム6をラミネートし、加圧・加熱して樹脂材12を硬化させ絶縁層6a内に回路部品10を搭載する。図1(c)は、樹脂フィルム6をラミネートして絶縁層6aの内部に回路部品10を搭載した状態を示す。
本実施形態の回路基板の製造方法によれば、樹脂フィルム6をラミネートする際に、回路部品10を位置ずれさせるような力が作用しても、位置ずれ防止パターン20によって回路部品10の位置ずれ位置が規制されるから、位置ずれ許容範囲を超えて回路部品10が搭載されることを防止することができる。位置ずれ防止パターン20は回路部品10の側面とのクリアランスが位置ずれ許容範囲内となるように設けられているから、位置ずれ防止パターン20の内側で回路部品10が搭載されている限り、回路部品10は所定の搭載位置精度内で搭載される。
本実施形態では位置ずれ防止パターン20をL字形として、回路部品10が平面内のいずれの方向(X−Y方向)にも位置ずれしないように規制している。位置ずれ防止パターン20は、回路部品10の搭載位置を位置ずれ許容範囲内に規制することができる位置であれば、適宜位置に形成することができ、そのパターンおよび配置位置が限定されるものではない。
絶縁層内に回路部品10を埋没させて搭載した後、回路部品10と配線パターンとを電気的に接続する場合には、絶縁層6aの表面に配線パターンを形成する方法と同様に、レーザ加工等により絶縁層6aの表面側から、内底面で接続端子11が露出するビア穴7を形成し、電解めっき等によりビア穴7の内面と絶縁層6aの表面に導体層を形成し、導体層をパターニングすることによって、接続端子11と配線パターンとを電気的に接続することができる。
(第2の実施の形態)
図3は本発明に係る回路基板の製造方法についての第2の実施の形態を示す説明図である。本実施の形態においては、回路部品10を搭載する絶縁層5に位置ずれ防止パターン20を形成した後、接着性を有する樹脂材12により絶縁層5の表面を被覆し、位置ずれ防止パターン20により回路部品10を位置合わせして搭載する。
図3(a)は、絶縁層5の表面に位置ずれ防止パターン20を形成した状態を示す。この状態は、図1(a)と同一の状態である。
本実施形態では、次に、位置ずれ防止パターン20を覆うように接着性を有する樹脂材12により絶縁層5の表面を被覆する(図3(b))。接着性を有する樹脂材12としてはたとえば、Bステージ(半硬化状態)の樹脂が使用できる。液状に形成された樹脂材12をコーティングする方法、あるいはフィルム状に形成された樹脂材12により絶縁層5の表面を被覆する。
次に、位置ずれ防止パターン20によって囲まれた内側に回路部品10を搭載する。図3(c)は、回路部品10を加圧して位置ずれ防止パターン20の内側に回路部品10を搭載した状態を示す。回路部品10を加圧して搭載する際に回路部品10および基板を加熱し、樹脂材12を硬化させて回路部品10を接合する。
回路部品10を搭載した際に、回路部品10の周縁部で樹脂材12が盛り上がるようになった場合は、ワークの表面を研磨し、回路部品10の外面(上面)と硬化した樹脂材12の表面が略平坦面となるように加工する。ワークの表面を平坦化することにより、回路基板の表面のうねりを抑えることができ、上層の絶縁層に高精度に配線パターン等を形成することができる。なお、回路部品10を搭載した状態で、ワークの表面の凹凸がそれほど大きくなければ、そのまま次の工程へ進んでよい。
次に、回路部品10が搭載されているワークの表面に樹脂フィルムをラミネートし、加圧・加熱してワークの表面に絶縁層6aを被着する(図3(e))。
第1の実施の形態と同様に、回路部品10と配線パターンとを電気的に接続する場合には、レーザ加工等によって絶縁層6aの表面側から、回路部品10の接続端子11が内底面で露出するビア穴7を形成し、電解めっき等によりビア穴7の内面と絶縁層6aの表面に導体層を形成し、導体層をパターニングすることによって、接続端子11と電気的に接続する配線パターンを形成することができる。
本実施形態の方法による場合は、絶縁層5の上に回路部品10を搭載する際に、接着剤層に回路部品10を沈み込ませるようにして搭載するが、この場合も回路部品10の搭載位置が位置ずれ防止パターン20によって規制されるから、回路部品10が位置ずれ許容範囲を超えて搭載されることを防止することができる。
本実施形態においても、絶縁層5の表面に位置ずれ防止パターン20を形成する際には、絶縁層5の表面に配線パターンを形成する工程で配線パターンと同時に形成することができる。また、ワークの表面を樹脂材12によって被覆する工程や、樹脂フィルムをラミネートする工程は、従来の回路基板を製造する工程がそのまま利用できるという利点がある。また、回路部品10と配線パターンとを電気的に接続するといった場合も、電解めっき等を利用して絶縁層の層間で配線パターンを電気的に接続するといった回路基板を製造する従来方法がそのまま利用できるという利点もある。
本発明に係る回路基板の製造方法によれば、上述した各実施形態において説明したように、回路基板の内層に受動部品あるいは能動部品を搭載する際に、これらの回路部品を精度よく位置決めして搭載することができ、回路部品を内蔵した回路基板の製造歩留まりを向上させることが可能となる。
本発明に係る回路基板の製造方法についての第1の実施の形態の製造工程を示す説明図である。 位置ずれ防止パターンの平面図である。 本発明に係る回路基板の製造方法についての第2の実施の形態の製造工程を示す説明図である。 回路部品を搭載する従来方法を示す説明図である。
符号の説明
5、6a 絶縁層
6 樹脂フィルム
6a 絶縁層
7 ビア穴
10 回路部品
11 接続端子
12 樹脂材
20 位置ずれ防止パターン
22 配線パターン

Claims (4)

  1. 基板の内層に回路部品を搭載して形成する回路基板の製造方法において、
    前記回路部品を搭載する絶縁層の表面に、当該回路部品の搭載領域から外側に位置ずれ許容範囲分のクリアランスをとった位置に合わせて回路部品の位置ずれ防止パターンを形成し、
    該位置ずれ防止パターンの内側の領域に前記回路部品を搭載した後、
    前記位置ずれ防止パターンにより前記回路部品の位置ずれを規制して、前記絶縁層の表面に樹脂フィルムをラミネートすることにより基板の内層に回路部品を搭載することを特徴とする回路基板の製造方法。
  2. 基板の内層に回路部品を搭載して形成する回路基板の製造方法において、
    前記回路部品を搭載する絶縁層の表面に、当該回路部品の搭載領域から外側に位置ずれ許容範囲分のクリアランスをとった位置に合わせて回路部品の位置ずれ防止パターンを形成し、
    該位置ずれ防止パターンを含む前記絶縁層の表面を接着性を有する樹脂材により被覆し、
    前記位置ずれ防止パターンにより前記回路部品の位置ずれを規制して、位置ずれ防止パターンの内側の領域に回路部品を搭載した後、
    ワークの表面に樹脂フィルムをラミネートすることにより、基板の内層に回路部品を搭載することを特徴とする回路基板の製造方法。
  3. 位置ずれ防止パターンの内側の領域に回路部品を搭載した後、ワークの表面を平坦面に研磨し、
    平坦面に研磨されたワークの表面に樹脂フィルムをラミネートすることを特徴とする請求項2記載の回路基板の製造方法。
  4. 前記絶縁層に配線パターンを形成する工程において、配線パターンを形成する工程とともに、前記位置ずれ防止パターンを形成することを特徴とする請求項1〜3のいずれか一項記載の回路基板の製造方法。
JP2006322164A 2005-12-12 2006-11-29 回路基板の製造方法 Pending JP2007189202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006322164A JP2007189202A (ja) 2005-12-12 2006-11-29 回路基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005357538 2005-12-12
JP2006322164A JP2007189202A (ja) 2005-12-12 2006-11-29 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007189202A true JP2007189202A (ja) 2007-07-26

Family

ID=38344119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006322164A Pending JP2007189202A (ja) 2005-12-12 2006-11-29 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2007189202A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118950A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 多層プリント配線板の製造方法
WO2014038083A1 (ja) * 2012-09-10 2014-03-13 株式会社メイコー 部品内蔵基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118950A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 多層プリント配線板の製造方法
JPWO2009118950A1 (ja) * 2008-03-27 2011-07-21 イビデン株式会社 多層プリント配線板の製造方法
US8237060B2 (en) 2008-03-27 2012-08-07 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
WO2014038083A1 (ja) * 2012-09-10 2014-03-13 株式会社メイコー 部品内蔵基板及びその製造方法
US20150245475A1 (en) * 2012-09-10 2015-08-27 Meiko Electronics Co., Ltd. Component-embedded substrate and manufacturing method thereof
JPWO2014038083A1 (ja) * 2012-09-10 2016-08-08 株式会社メイコー 部品内蔵基板及びその製造方法

Similar Documents

Publication Publication Date Title
US7639473B2 (en) Circuit board structure with embedded electronic components
JP5188256B2 (ja) キャパシタ部品の製造方法
US9899235B2 (en) Fabrication method of packaging substrate
JP2007535157A (ja) 電子モジュール及びその製造方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US10477704B2 (en) Multilayer board and electronic device
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
US20150079733A1 (en) Three-dimensional system-in-a-package
US9781835B2 (en) Printed circuit board
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
WO2014041601A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
KR100861620B1 (ko) 인쇄회로기판의 제조방법
US20190159347A1 (en) Multilayer board and method of manufacturing the same
KR20060043994A (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
KR20180036871A (ko) 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법
EP3039948B1 (en) Method for manufacturing a flexible circuit board
US10051734B2 (en) Wiring board and method for manufacturing the same
KR102281460B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
TWI479963B (zh) 嵌入基板之被動元件及具有嵌入之被動元件之基板
JP2007189202A (ja) 回路基板の製造方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
US20190364662A1 (en) Printed wiring board and method for manufacturing printed wiring board
US10051736B2 (en) Printed wiring board and method for manufacturing printed wiring board
WO2019198241A1 (ja) 部品内蔵基板の製造方法及び部品内蔵基板