JP3930443B2 - 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法 - Google Patents
電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法 Download PDFInfo
- Publication number
- JP3930443B2 JP3930443B2 JP2003052546A JP2003052546A JP3930443B2 JP 3930443 B2 JP3930443 B2 JP 3930443B2 JP 2003052546 A JP2003052546 A JP 2003052546A JP 2003052546 A JP2003052546 A JP 2003052546A JP 3930443 B2 JP3930443 B2 JP 3930443B2
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive material
- sheet
- forming
- conductor
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術の分野】
本発明は、積層インダクタ等に代表される、受動部品を内蔵したいわゆる多層配線基板盤を例とする積層型の電子部品に関する。より詳細には、多層配線基板内における、内部回路電極(パターン電極)を内蔵する個々の層の間において、これらを電気的に接続するための層間接続材(ポスト)等の製造方法に関するものである。
【0002】
【従来技術】
【特許文献1】
特開2001−110662
【特許文献2】
特開2001−85264
【特許文献3】
特開2001−76959
【特許文献4】
特開2000−331858
【特許文献5】
特開2000−331865
【特許文献6】
特開2000−111223
【特許文献7】
特開2000−183530
【特許文献8】
特開平10−12455
【0003】
近年、電子機器の高性能化、あるいは携帯機器の急速な普及に伴って、電子部品はその高密度実装化と共に高周波特性の改善も求められるようになってきている。当該要求に応えるために、電子部品の生産工程においても、素子の微細化あるいは高精度な製造を可能とする製造方法の検討が行われている。
【0004】
例えば、電子部品としていわゆる積層セラミックインダクタを例に取り、その製造方法について簡単に述べる。まず、所定の電気特性を有するセラミック粉末と有機系のバインダとを混合して得られるスラリーを、PETフィルム等の支持体上に厚膜塗布する。このようにして得られた絶縁体層上に、更に金属粉末と有機系バインダとからなる金属ペーストを、所定のパターンに印刷して電極層を形成する。この電極層は、セラミックインダクタにおけるインダクタ本体の一部を構成する。
【0005】
このようにして得られた絶縁体上にインダクタの一部が形成されたシートと、絶縁体のみからなるシートとを積層する。その際、個々のシートにおける電極層各々を、絶縁体シートを中に設けた導電部(ポスト電極)介して電気的に接続することにより、セラミックインダクタ本体となる積層体が形成される。当該積層体を形成後、更に焼成、端面電極の形成等の処理を施すことにより、積層セラミックインダクタが得られる。セラミックインダクタ以外の積層型電子部品等の製造方法においても、基本的には前述の製造工程に準じた工程が行われる。
【0006】
ここで、ここのシートにおける電極層を電気的に接続する方法を、更に詳述する。従来から用いられている方法としては、例えば、絶縁体シートに対して、他のシートにおける電極層を接続するために都合の良い位置に穴を形成し、これに金属ペースト等の層間接続材を充填する等の工程を施し、当該シートを用いることで電極層の接続を行う方法がある。穴形成には、機械的あるいはレーザ加工等の光学的な種々の方法が用いられる。また、他の方法として、予め電極層接続用の導電部、すなわち層間接続材(ポスト)を支持体上の適当な位置に針状に植立し、更にこれらポストを埋め込むように絶縁材を支持体上に付着させて、電極層接続用のシートを得る方法がある。
【0007】
しかしながら、従来のポスト形成方法においては、以下の課題が存在していた。例えば、機械的に穴を形成する場合には加工具の強度等に依存して穴の小径化に限界があり、レーザ加工等では熱に起因する穴品質の劣化、あるいは加工可能なシート厚さの上下限が存在していた。また、適当な穴が開けられた場合であっても、金属ペースト等充填時における充填不良による歩留まり信頼性の低下、あるいは金属ペースト内の不純物によりポストにおける電気抵抗の増加が生じる恐れがある。また、上述のポストを埋め込む方法の場合には、研磨等の工程を付加して、ポスト上端の接続部等を露出させることを要し、工程の増加等を招いていた。
【0008】
さらには、前述の製造方法においては、各層の形状、厚さ、焼成時の収縮率等のばらつきに起因して、例えば接続されるべき電極層個々の位置関係がずれる、あるいはこれらの接続位置が所定の配置と異なってしまう等の恐れがある。これは、製造すべき電子部品が小型化し、求められる性能が高くなるに従いより顕著になると考えられ、より高性能を有した電子部品の提供には限界が生じると考えられていた。そこで本出願人は、前述の【特許文献1】に示す様な電子部品の製造方法を提案し、要求される電子部品の高性能化に対応しようとしている。
【0009】
例えば、【特許文献1】には、電子部品の一つである、いわゆる積層セラミックインダクタの製造方法が開示されている。当該製造方法においては、具体的には、まず、予め導電処理が為された支持体表面に対して、感光性を有する有機系バインダとセラミック粉末とを混合して得られた感光性スラリーが所定厚さ付着される。続いて、フォトマスクを介して、当該感光性スラリーに対する紫外線による露光処理、および有機溶剤による現像処理が為され、空間部とセラミック部とからなる層が、支持体上に形成される。
【0010】
ここで、電着技術により、この空間部に対してAg粉とアクリル系樹脂からなる共析被膜を、セラミック部とほぼ同じ厚さとなるように析出させる。このようにして得られた、セラミック部とAg粉末を含む共析被膜部とからなるシートを、一体ものとして支持体から剥離する。以上の工程を経て、インダクタの一部をそれぞれ形成する電極層(パターン)を内蔵するシート、および前述のポストを内蔵するシートを各々必要の数だけ製造する。これらシートを所定の順序にて積層し、更に焼成、端面電極の形成等の処理を施すことにより、積層セラミックインダクタを得ることとしている。
【0011】
前述の【特許文献1】に係る電子部品等の製造方法によれば、支持体上に形成されたシート自体にはセラミック部と共析被膜部とにおける膜厚の相違はなく、略均一な厚さとなっている。従って、従来の単純なセラミックパターンと電極パターンとを積層する方法と比較して、焼成処理等に起因する電気特性の変化が少なく、所望の電気特性を有する電子部品が再現性良く得られることとなる。
【0012】
【発明が解決しようとする課題】
現在、電子機器等に用いられる信号の高周波化がGHz帯にまで及んでおり、前述の電子部品等においても、これに対応するために、伝送線路の低容量化、接合部での低抵抗化等、更なる高性能化が望まれている。同時に、携帯用端末への提供のために、更なる高集積化、および小型化も望まれている。前述の製造方法によって得られるシートに関しても、例えばその薄膜化、あるいは金属(導電性)ペースト等の材質の最適化と並行して進めることで、これら要望に対してある程度の対応は可能と思われる。
【0013】
前述の【特許文献1】に示される製造方法によれば、電極層であるパターンと接続材であるポストとの接続は、個々の層の積層によって為される。しかしながら、電子部品の小型化に伴って、パターン、ポスト個々を確実に電気的に接続する上で、各々の形成位置に求められる精度は非常に厳しくなる。今後、更に電子部品の小型化が進んだ場合、あるいはポストおよびパターンが更に微細化した場合には求められる位置精度を維持することが困難となる事態も考えられる。
【0014】
また、電子部品の小型化に伴って積層すべき個々のシートの厚さを薄くすることも求められている。この場合、個々のシートが薄くなることによって、積層時等の各シートの取り扱いが困難となり、積層時のシートにし、変形等が生じる可能性が高くなり、その結果位置精度等が更に悪化することも考えられる。また、ポストおよびパターンが微細化した場合には、これら相互の接続の信頼性についても再度検討を要すると思われる。
【0015】
本発明は、上記状況に鑑みて為されたものであり、積層セラミックコンデンサ、積層セラミックインダクタ等のいわゆる積層型の電子部品に関し、その高集積化、小型化、高信頼性化等に寄与し得るシートを提供することを目的としている。より具体的には、これら効果を期待し得る構成からなるシートの形成方法あるいはシート提供を目的としている。
【0016】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るシートの形成方法は、積層型の電子部品を形成する際にその各層として用いられるシートの形成方法であって、支持体上に感光性の材料からなる第一の感光材部分を第一の厚さまで形成し、
第一の感光材部分に対して、露光および現像処理を施して第一の感光材部分を第一のパターン空間部および第一のセラミック部分とし、第一のパターン空間部に対して、第二のパターン空間部を形成するように、導電性の材料からなる第一の導電体部分を第一の厚さより薄い第二の厚さまで形成し、第二のパターン空間部において、第一の導電体部分の上面に、感光性の材料からなる第二の感光材部分を形成し、第二の感光材部分に対して露光および現像処理を施して第二の感光性材部分を第三のパターン空間部と第二のセラミック部分とし、
第三のパターン空間部に対して、その表面が第一のセラミック部分の表面と略一致する厚さまで、導電性の材料からなる第二の導電体部分を形成する工程を含むことを特徴としている。
【0017】
尚、上述のシート形成方法においては、第一および第二の導電体部分は同一の材料からなることが好ましい。あるいは、第一および第二の導電体部分は、電着処理により形成されることが好ましい。
【0018】
また、上記課題を解決するために、本発明に係るシート形成方法は、積層型の電子部品を形成する際にその各層として用いられるシートの形成方法であって、支持体上に感光性の材料からなる感光材部分を支持体表面から所定厚さまで形成し、感光材部分に対して、露光および現像処理を施して感光材部分をパターン空間部およびセラミック部分とし、パターン空間部底部に導電体部分を形成し、パターン空間部における残存空間に新たな感光性の材料からなる新たな感光材部分を形成し、新たな感光材部分に対して露光および現像処理を施して新たな感光材部分を新たなパターン空間部及び新たなセラミック部分とし、新たなパターン空間部に対して、更なる導電体部分の形成、更なる感光材部分の形成、更なる感光材部分の露光および現像処理が繰り返して為される工程を含むことを特徴としている。
【0019】
尚、上述のシート形成方法においては、導電体部分および更なる導電体部分は、同一の材料からなることが好ましい。あるいは、導電体部分および更なる導電体部分は、電着処理により形成されることが好ましい。
【0020】
また、上記課題を解決するために、本発明に係るシートは、積層型の電子部品を形成する際にその各層として用いられるシートであって、第一の厚さを有し、且つ第一の領域に形成された内部電極と、第二の厚さを有し、且つ第一の領域上であって第一の領域よりも小さい第二の領域に形成されたポストと、第一および第二の厚さの和と略等しい厚さを有し、且つ内部電極およびポストを包含するセラミック部分とからなり、ポストは内部電極上における電着処理によって形成されていることを特徴としている。
【0021】
【発明の実施の形態】
本発明の実施の形態に係るシートに関し、当該シートを上面から見た状態を図1Aに、また当該シートの形成方法をフローチャートとして図1Bに示している。なお、図1Bは、各工程におけるシートについて、これを図1Aにおける線1B−1Bに沿って、その厚さ方向に切断した場合の断面構成を示している。
【0022】
まず、所定の絶縁特性が得られるように、セラミックス粉と感光性の有機系バインダとが混合された感光性(セラミックス)スラリー3を作製する。当該感光性スラリー3を、導電処理が施された支持体1の表面上に、所定厚さ塗布し、付着させ、ステップ1の状態のシートを得る。続いて、不図示のマスクを介した紫外線等による感光性スラリー3の露光処理、および現像液による現像処理を行う(ステップ2)。当該処理によって、第一のセラミック部分4と第一の空間部分5とが形成される。
【0023】
ステップ2において得られた第一の空間部分5に対して、電着処理によって、例えば所望の導電特性を有する第一の導電体部分7の形成を行い、ステップ3に示す状態のシートを得る。その際、この第一の導電体部7の形成厚さは、第一のセラミック部分4の厚さよりも薄くなるように電着条件を設定しておく。従って、当該導電体部分7の表面には第1の空間部5の残存部分である第二の空間部5’ が形成される。
【0024】
続いて、第二の空間部5’に対して、感光性スラリー3と同じ材料からなる感光性(セラミックス)スラリー9を、電着処理によって形成する(ステップ4)。感光性スラリー9の形成厚さは、その上面が第一のセラミック部分4の上面と一致するように設定される。なお、当該感光性スラリー9は、所定の絶縁特性、例えば低透磁率が得られるように、感光性スラリーとは異なるセラミックス粉と有機系バインダとを混合して得られるものであっても良い。
【0025】
続いて、不図示のマスクを介した紫外線等による感光性スラリー9の露光処理、および現像液による現像処理を行う。当該処理によって、第二の空間部分5’に、ステップ5に示されるように、第二のセラミック部分4’と第三の空間部分11とが形成される。更に、ステップ5において得られた第三の空間部分11に対して、電着処理によって、第一の導電体部分7と同様の導電特性を有する第二の導電体部分7’の形成を行い、ステップ6に示す状態のシートを得る。第二の導電体部分7’の形成厚さは、その上面が第一のセラミック部分4の上面と一致するように設定される。
【0026】
以上の工程により得られた導電体部分(7、7’)とセラミック部分(4、4’)とからなるシートを支持体1上より剥離することにより、電子部品の形成に用いられるシートが得られる。第一の導電体部分7は、当該シートにおける内部電極として作用し、第二の導電体部分7’は層間接続用の電極、すなわちポストとして作用する。
【0027】
なお、本実施例においては、第一の導電体部分7および第二の導電体部分7’は、同一の材質からなるとしているが、本発明はこれに限定されず、用途に応じて異なる材料からなるとしても良い。同様に、第一のセラミック部分4および第二のセラミック部分4’も異なる材料からなるとしても良い。また、本実施例においては、感光性材料からなる部分の形成、露光および現像処理、および導電体部分の形成等の一連の工程を、単一のシートに対し2回行うこととしているが、内部電極の構成等に応じて当該工程を更に繰り返すこととしても良い。
【0028】
本発明によれば、導電処理が為された支持体に対して、その表面への膜形成、その膜に対してのパターニング、パターニングによって得られた空間部に対する電着処理による新たな膜の形成といった工程を複数回繰り返している。当該工程の繰り返しによって得られるシートは、均一な厚さを有する単一のシートであって、内部電極部および層間接続用のポストを有し、且つこれらを所定の特性を有する絶縁体にて包含することを特徴としている。従って、シート平坦化による積層精度の向上、あるいは積層時の崩れ、デラミネーション、空隙の発生等の防止あるいは低減といった効果が得られる。
【0029】
また、従来のポストのみを有するシートと内部電極のみを有するシートとを複数枚積層する場合、接続信頼性等を確保するためには、内部電極とポストの接続部分をある程度大きくして積層時の位置ずれに対処する必要がある。しかしながら、本発明に係るシートの形成方法においては、内部電極部(第一の導電体部分7)上面に、ポスト(第二の導電体部分7’)が電着処理によって形成される。すなわち、内部電極に対してポストが自己整合的に形成されることとなるために、内部電極とポストとの間において、高い接合信頼性と精度良い位置関係とを確保することが可能となる。従って、より小型あるいは薄型の積層型電子部品を製造する際に、本発明に係るシートは非常に有利であると思われる。
【0030】
また、各々内部電極とポストとを有する非常に薄い従来のシートを作製し、これを積層することにより本発明によるシートと同等のシートを得る方法も考えられる。しかしながら、この場合、個々のシート厚さは非常に薄くなってしまい、積層時の各シートの取り扱いが困難となる、あるいは積層時に各シートが変形してしまう可能性が増大する等の恐れがある。すなわち、本発明に係るシートは、極薄い内部電極、ポスト等を有するにも拘わらず、これをある程度以上の強度を有する厚さのシートとして取り扱うことが可能である。従って、積層時に、取り扱い上の困難さからシート変形を生じる可能性が低く、容易に高い積層精度が得られる。
【0031】
また、本発明においては、感光性の材料からなる部分を形成する領域は、工程を経るにつれて小さくなっている。従って、内部電極、ポスト等を別個のシートに形成する従来の場合と比較して、感光性材料の使用量を削減することが可能であり、製造コストを削減することが可能となる。また、高性能化を進めようとした場合、シート内の特定部分に特殊な材料を配して電気特性の改善を図る、接合点を減少させる等の必要性が生じるとも考えられる。これらを鑑みた上で電子部品製造工程全体としてみた場合には、本発明に係るシートを用いることによって、電子部品の高性能化が図れるのみならず、工程数の大幅な削減も可能であると考えられる。
【0032】
なお、前述の実施の形態におけるシート構成はあくまで、本発明に係る構成のシートを示すための一例である。すなわち、例示された工程に対して適宜変更を加え、実際に製造しようとする電子部品の構成に応じて、所望の構成からなるシートを得ることが可能である。例えば、本発明に係るシートを用いてインダクタを製造する場合を以下に示す。
【0033】
図2Aに、インダクタ製造に用いるシート20を上面から見た図を、図2Bに、図2Aにおける線2B−2Bに沿って、当該シートをその厚さ方向に切断した場合の断面構成をそれぞれ示している。なお図2Aおよび2Bにおいて、図1Aおよび1Bに示された構成と同様の作用を有する構成については、同一の参照符号にて示すこととする。図2Aに示すシート20および図1Aに示すシート10を順次積層することによって、導電体部分各々のシートにおける内部電極部7およびポスト7’がそれぞれ接続される。その結果、導電体部分(7)からなるコイルが、セラミック部分(4)に包含されたインダクタの形成が可能となる。なお、ここでは、ポストを多く必要とするインダクタを例として示したが、コンデンサ等、種々の積層型電子部品においても配線を接続する必要がある場合に、本発明に係るシートの使用は有効であると考えられる。
【0034】
本発明によれば、内部電極および層間接続用のポストを同一シート内に形成することが可能である。従って、当該シートの使用により小型化且つ高集積化を達成した積層型の電子部品の製造が可能となる。すなわち、本発明に係る構成のシートを用いることによりa)回路設計の自由度が向上してより高集積化が可能となると共に、b)層数の減少に伴って層間での配線の接続が減り、信頼性が向上し、更には電子部品の完成に至るまでの工程数の短縮が見込める、といった効果が得られる。
【0035】
なお、本発明に係るシートに関してその形成方法について前述したが、ここで述べられた支持体等、各種材料に関しては特に限定されない。支持体としては、ステンレス系の薄板、導電処理が表面に為されたPETフィルム、導電処理が表面に為されたガラス基板等、種々の材料が使用可能である。また、支持体表面に離型用の処理を施す場合があるが、当該処理としては、Ni-PTFE無電解メッキ、ステンレス粉末とテフロン(登録商標)樹脂またはシリコン樹脂等との混合被膜の表面形成等がある。
【0036】
また、導体部分形成時において、金属粉としてはAg、Cu、Ni等の粉体が使用可能であり、感光性バインダとしては、その粘度、感光性等を勘案し、金属粉の選択と含め、種々の材料から適宜選択されることが望ましい。また、上述のシート形成方法においては、導電体部分の形成についても、金属粉を含有した感光性の材料を電着形成することとしている。しかしながら、更なる材料形成の必要がない場合には、この導電体部分を電着技術の一つであるメッキにより形成することとし、導電体部分がほぼ金属からのみ構成されることとしても良い。
【0037】
また、セラミック部分に求められる電気特性として、上述の実施例においては絶縁性のみを例示しているが、本発明においては他の電気特性等に着目して感光性スラリーを作製しても良い。具体的には、抵抗値、誘電率、透磁率等が考えられるが、これら特性について所望の値が得られるように、セラミック粉体、バインダ等を適宜選択して当該スラリーを作製することが好ましい。
【0038】
【本発明の効果】
本発明に係るシートを用いて積層型の電子部品を製造することにより、積層数の減少化、層間での接続箇所の低減化等による接続信頼性の向上が図れる。結果として、電子部品としてのコストパフォーマンスも向上する、といった効果が得られる。また、当該シートにおいては、フォト加工によって各種材料の配置を決定していることから、形成位置の精度が高く、且つ電着あるいはメッキ処理によって層厚さを規定することから厚さ精度も高い。従って、設計値に対する特性のばらつきが小さい電子部品が得られる。
【0039】
また、電着等の処理によって必要部分にのみ層形成が為されることから、材料の無駄が無く、製造コストの低減が図れる。更に、各種シートを形成後、これらを積層して電子部品を得ることから、電子部品に求められる特性に応じて、積層するシートの種類あるいは積層形式等を変更することが可能である。従って、本発明に係るシートを用いることによって、多品種少量生産にも対応可能な電子部品の製造工程の構築が容易である。
【図面の簡単な説明】
【図1A】本発明に係るシートの平面図である。
【図1B】図1Aに示すシートにおける線1B−1Bに関し、本発明に係るシートの形成方法を示すフローチャートである。
【図2A】本発明に係るシートの平面図である。
【図2B】図2Aに示すシートの線2B−2Bにおける断面図である。
【符号の説明】
1:支持体
3:第一の感光性スラリー
4:第一のセラミック部分
4’:第二のセラミック部分
5:第一の空間部分
5’第二の空間部分
7:第一の導電体部分
7’:第二の導電体部分
9:第二の感光性スラリー
11:第三の空間部分
Claims (6)
- 積層型の電子部品を形成する際にその各層として用いられるシートの形成方法であって、
支持体上に感光性の材料からなる第一の感光材部分を第一の厚さまで形成し、
前記第一の感光材部分に対して、露光および現像処理を施して前記第一の感光材部分を第一のパターン空間部および第一のセラミック部分とし、
前記第一のパターン空間部に対して、第二のパターン空間部を形成するように、導電性の材料からなる第一の導電体部分を前記第一の厚さより薄い第二の厚さまで形成し、
前記第二のパターン空間部において、前記第一の導電体部分の上面に、感光性の材料からなる第二の感光材部分を形成し、
前記第二の感光材部分に対して露光および現像処理を施して前記第二の感光材部分を第三のパターン空間部と第二のセラミック部分とし、
前記第三のパターン空間部に対して、その表面が前記第一のセラミック部分の表面と略一致する厚さまで、導電性の材料からなる第二の導電体部分を形成する工程を含むことを特徴とするシート形成方法。 - 前記第一および第二の導電体部分は同一の材料からなることを特徴とする請求項1記載のシート形成方法。
- 前記第一および第二の導電体部分は、電着処理により形成されることを特徴とする請求項1記載のシート形成方法。
- 積層型の電子部品を形成する際にその各層として用いられるシートの形成方法であって、
支持体上に感光性の材料からなる感光材部分を前記支持体表面から所定厚さまで形成し、
前記感光材部分に対して、露光および現像処理を施して前記感光材部分をパターン空間部およびセラミック部分とし、
前記パターン空間部底部に導電体部分を形成し、
前記パターン空間部における残存空間に新たな感光性の材料からなる新たな感光材部分を形成し、
前記新たな感光材部分に対して露光および現像処理を施して前記新たな感光材部分を新たなパターン空間部及び新たなセラミック部分とし、
前記新たなパターン空間部に対して、更なる導電体部分の形成、更なる感光材部分の形成、前記更なる感光材部分の露光および現像処理が繰り返して為される工程を含むことを特徴とするシート形成方法。 - 前記導電体部分および前記更なる導電体部分は、同一の材料からなることを特徴とする請求項4記載のシート形成方法。
- 前記導電体部分および前記更なる導電体部分は、電着処理により形成されることを特徴とする請求項4記載のシート形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003052546A JP3930443B2 (ja) | 2003-02-28 | 2003-02-28 | 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003052546A JP3930443B2 (ja) | 2003-02-28 | 2003-02-28 | 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004265971A JP2004265971A (ja) | 2004-09-24 |
JP3930443B2 true JP3930443B2 (ja) | 2007-06-13 |
Family
ID=33117397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003052546A Expired - Lifetime JP3930443B2 (ja) | 2003-02-28 | 2003-02-28 | 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3930443B2 (ja) |
-
2003
- 2003-02-28 JP JP2003052546A patent/JP3930443B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004265971A (ja) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6207107B2 (ja) | コイル電子部品及びその製造方法 | |
US8345438B2 (en) | Electronic part module and method of making the same | |
TWI282261B (en) | Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board | |
EP0450381B1 (en) | Multilayer interconnection structure | |
TW201507567A (zh) | 具有嵌入式濾波器的多層電子結構 | |
KR20090014964A (ko) | 인덕터 장치 및 그 제조 방법 | |
JP6614246B2 (ja) | キャパシタ内蔵多層配線基板及びその製造方法 | |
TW201506969A (zh) | 嵌入在聚合物電介質中的薄膜電容器 | |
TWI296492B (en) | Un-symmetric circuit board and method for fabricating the same | |
US20020117753A1 (en) | Three dimensional packaging | |
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
JP2007180428A (ja) | 電子部品及びその製造方法 | |
JP2013115421A (ja) | インダクタ及びその製造方法 | |
JP3930443B2 (ja) | 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法 | |
JPH0653350A (ja) | 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置 | |
JP4618442B2 (ja) | 電子部品の構成に用いられるシートの製造方法 | |
JP4577479B2 (ja) | 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート | |
CN217544326U (zh) | 电感部件 | |
JP2004247679A (ja) | 電子部品の構成に用いられるシート | |
CN210042406U (zh) | 一种嵌入式基板和电子设备 | |
KR20130051250A (ko) | 칩 인덕터 및 그 제조 방법 | |
WO2020077928A1 (zh) | 贴片式电感及其制作方法 | |
TW202332349A (zh) | 電路板結構及其製作方法 | |
CN115411020A (zh) | 片上螺旋磁芯电感器及其制作方法和批量化生产方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3930443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |