TW202332349A - 電路板結構及其製作方法 - Google Patents
電路板結構及其製作方法 Download PDFInfo
- Publication number
- TW202332349A TW202332349A TW111127643A TW111127643A TW202332349A TW 202332349 A TW202332349 A TW 202332349A TW 111127643 A TW111127643 A TW 111127643A TW 111127643 A TW111127643 A TW 111127643A TW 202332349 A TW202332349 A TW 202332349A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- patterned
- substrate
- circuit substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 239000011889 copper foil Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 283
- 239000002184 metal Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000012792 core layer Substances 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 239000002335 surface treatment layer Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010147 laser engraving Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
Abstract
一種電路板結構，包括一電路基板、一第一線路層以及一第二線路層。電路基板具有一表面且包括至少一導電結構與至少一圖案化線路層。導電結構與圖案化線路層電性連接，且導電結構的一上表面切齊於表面。第一線路層直接配置於電路基板的表面上，且與導電結構電性連接。第一線路層的線寬小於或等於圖案化線路的線寬的1/4。第二線路層直接配置於第一線路層上且與第一線路層電性連接。
Description
本發明是有關於一種基板結構及其製作方法，且特別是有關於一種電路板結構及其製作方法。
高密度連接板（high-density interconnect, HDI）具有體積小、速度快、頻率高的優勢，是個人電腦、可攜式電腦、手機及個人數位助理的主要零組件。一般來說，薄膜重分佈層（thin-film redistribution layers）與高密度連接板的接合需要先形成轉接層，才會形成具有細線寬的線路層。因為需要轉接層，因而增加了製程複雜度，且於訊號傳遞上增加了傳輸路徑，進而降低訊號完整性。再者，高密度連接板的最上層多以減層法（Subtractive）來製作，而轉接層的線路製程極限為線寬/銅厚的比值是1/1.25。在現今追求細線寬的市場趨勢，當所需線寬限制為10微米時，其銅厚僅能12.5微米，在使用在探針卡測試端的多層有機載板（Multi-Layer Organic, MLO），則因其線路截面積過小，電阻過大，而有線路融斷的風險。此外，若採用以銲錫及填充膠體所形成的連接層來連接重分佈層（RLD）與高密度連接板，則會產生接合後共面性不佳的問題。
本發明提供一種電路板結構，其可縮短訊號傳輸路徑，可具有較佳的訊號完整性。
本發明提供一種電路板結構的製作方法，用以製作上述的電路板結構。
本發明的電路板結構，包括一電路基板、一第一線路層以及一第二線路層。電路基板具有一表面且包括至少一導電結構與至少一圖案化線路層。導電結構與圖案化線路層電性連接，且導電結構的一上表面切齊於表面。第一線路層直接配置於電路基板的表面上，且與導電結構電性連接。第一線路層的線寬小於或等於圖案化線路的線寬的1/4。第二線路層直接配置於第一線路層上且與第一線路層電性連接。
在本發明的一實施例中，上述的電路基板包括一高密度互連基板。
在本發明的一實施例中，上述的第一線路層包括至少一線路。線路的線寬/厚度的比值大於等於1/2.5。
在本發明的一實施例中，上述的線路的線寬與線距分別為小於等於10微米。
在本發明的一實施例中，上述的第一線路層包括至少一接墊。接墊的直徑小於等於導電結構的直徑的1/5。
本發明的電路板結構的製作方法，其包括以下步驟。提供一電路基板。電路基板具有一表面且包括至少一導電結構與至少一圖案化線路層。導電結構與圖案化線路層電性連接，且導電結構的一上表面切齊於表面。形成一第一線路層於電路基板的表面上。第一線路層直接接觸表面且與導電結構電性連接。第一線路層的線寬小於或等於圖案化線路的線寬的1/4。形成一第二線路層於第一線路層上，其中第二線路層直接接觸第一線路層且與第一線路層電性連接。
在本發明的一實施例中，上述形成第一線路層於電路基板的表面上的步驟包括：形成一種子層於電路基板的表面上。形成一圖案化光阻層於種子層上。以圖案化光阻層為電鍍罩幕，以電鍍一導電材料於種子層上。移除圖案化光阻層及其下之部分種子層，而形成第一線路層。
在本發明的一實施例中，上述提供電路基板時，一銅箔層覆蓋在表面與導電結構上，形成第一線路層於電路基板的表面上的步驟包括：形成一圖案化光阻層於銅箔層上。蝕刻暴露於圖案化光阻層外的銅箔層，而暴露出電路基板的部分表面。移除圖案化光阻層，而形成第一線路層於電路基板的表面上。
在本發明的一實施例中，上述提供電路基板時，一銅箔層覆蓋在表面與導電結構上，形成第一線路層於電路基板的表面上的步驟包括對銅箔層進行一雷射程序，而形成第一線路層於電路基板的表面上。
在本發明的一實施例中，上述的電路基板包括一高密度互連基板。
基於上述，在本發明的電路板結構的設計中，第一線路層是直接配置於電路基板的表面上，且與電路基板的導電結構電性連接，其中第一線路層的線寬小於或等於電路基板的圖案化線路的線寬的1/4。也就是說，本發明的電路板結構無須設置現有技術中的轉接層，而是可以直接在電路基板上形成細線寬的第一線路層，可有效地縮短訊號傳輸路徑，而具有較佳的訊號完整性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明的一實施例的一種電路板結構的剖面示意圖。圖1B是圖1A的電路板結構的電路基板的圖案化線路層與第一線路層的線路的局部俯視示意圖。圖1C是圖1A的電路板結構的電路基板的導電結構與第一線路層的接墊的局部俯視示意圖。
請先參考圖1A，在本實施例中，電路板結構100a包括一電路基板110、一第一線路層120a以及一第二線路層140。電路基板110具有一表面T且包括至少一導電結構115（示意地繪示多個）與至少一圖案化線路層113（示意地繪示多個）。導電結構115與圖案化線路層113電性連接，且導電結構115的一上表面115a切齊於電路基板110的表面T。第一線路層120a直接配置於電路基板110的表面T上，且與導電結構115電性連接。第一線路層120a的線寬小於或等於圖案化線路113的線寬的1/4。第二線路層140直接配置於第一線路層120a上且與第一線路層120a電性連接。
在本實施例中，電路基板110例如是一高密度互連基板。詳細來說，電路基板110包括核心層111、貫穿核心層111且彼此分離的多個導電通孔112、連接導電通孔112的相對兩端且與多層介電層116交替排列的圖案化線路層113以及連接相鄰兩圖案化線路層的導電結構114。圖案化線路層113、介電層116以及導電結構114可定義出增層線路結構，分別位於核心層111的相對兩側上。也就是說，電路基板110為高密度的雙面線路板。核心層111的一側包括導電結構115，其中導電結構115與圖案化線路層113電性連接，且導電結構115的表面115a切齊於電路基板110的表面T。此處，電路基板110的表面T與導電結構115的表面115a可定義出連接面，用以與第一線路層120a結構性且電性連接。核心層111的另一側還包括防銲層117以及表面處理層，其中防銲層117覆蓋在介電層116的表面上且暴露出圖案化線路層113，而表面處理層配置在被防銲層117所暴露出的圖案化線路層113上。此處，表面處理層包括第一金屬層118與配置於第一金屬層118上的第二金屬層119，其中第一金屬層118的材質與第二金屬層119的材質例如是鎳層、金層、銀層、鎳鈀金層或其他適當的金屬或合金，可保護圖案化線路層113以避免產生氧化。
請同時參考圖1A、圖1B以及圖1C，在本實施例中，第一線路層120a包括至少一線路124，特別是，線路124的線寬/厚度的比值例如是大於等於1/2.5，意即具有較高的深寬比。於一實施例中，線路124的線寬為L1，而圖案化線路層113的線寬為L2，其中線路124的線寬L1與線距例如分別為小於等於10微米，而圖案化線路層113的線寬L2與線距例如分別為40微米。再者，本實施例的第一線路層120a還包括至少一接墊125，特別是，接墊125的直徑D1例如是小於等於導電結構115的直徑D2的1/5。此處，接墊125的直徑D1例如是小於50微米，可增大第一線路層120a的佈線面積。因製程方式，本實施例的第一線路層120a還包括種子層122，其中種子層122是位於線路124與接墊125的下方，且直接連接並對應線路124與接墊125設置。
此外，請再參考圖1A，本實施例的電路板結構100a還可包括絕緣層130、絕緣層150、第三線路層145以及第四線路層160。絕緣層130覆蓋第一線路層120a，而第二線路層140埋設於絕緣層150且與第一線路層120a電性連接。第二線路層140包括導電圖案144與位於導電圖案144下方的種子層142。第三線路層145與第二線路層140電性連接，其中第三線路層145與第二線路層140是由同一道製程所形成，因此彼此之間為無縫連接。絕緣層150覆蓋第三線路層145，而第四線路層160配置於絕緣層150且穿過絕緣層150與第三線路層145電性連接。第四線路層160包括導電圖案164與位於導電圖案164下方的種子層162。
本實施例的電路板結構100a於電路基板110上具有四層的線路結構，相較於現有技術因多一層轉接層而有五層線路結構而言，本實施例的電路板結構100a可減少層數，以有效地縮短訊號傳輸路徑，而具有較佳的訊號完整性。再者，第一線路層120a是直接配置於電路基板110的表面T上，且與電路基板110的導電結構115電性連接，其中第一線路層120a的線寬小於或等於電路基板110的圖案化線路113的線寬的1/4。也就是說，本實施例的電路板結構100a可以直接在電路基板110上形成細線寬的第一線路層120a，可使佈線面積增大，減少佈線層數。此外，由於本實施例沒有使用現有技術中以銲錫及填充膠體所形成的連接層，因此本實施例的電路板結構100a可具有較佳的共平面性。
圖2A至圖2Q為圖1A的電路板結構的製作方法的剖面示意圖。在製程上，首先，請先參考圖2A，提供電路基板110’，其中電路基板110’例如是一高密度互連基板。電路基板110’包括核心層111、貫穿核心層111且彼此分離的多個導電通孔112、連接導電通孔112的相對兩端且與多層介電層116交替排列的圖案化線路層113以及連接相鄰兩圖案化線路層的導電結構114。圖案化線路層113、介電層116以及導電結構114可定義出增層線路結構，分別位於核心層111的相對兩側上。電路基板110彼此相對的兩側上還包括有銅箔層M，其中銅箔層M配置於最外側的介電層116上，且覆蓋最外側的導電結構114、115。
接著，請同時參考圖2A以及圖2B，進行蝕刻程序，以完全移除核心層111上方銅箔層M，而暴露出最外側的介電層116以及最外側的導電結構115。導電結構115的表面115a切齊於表面T，此處，表面T與導電結構115的表面115a可定義出連接面。此處，連接面可是為電路基板110最外側的表面或稱為上表面。接著，對核心層111下方的銅箔層M進行微影黃光程序，而形成下方最外側的圖案化線路層113。接著，形成防銲層117以及表面處理層於核心層111下方最外側的圖案化線路層113上。防銲層117覆蓋在介電層116的表面上且暴露出圖案化線路層113，而表面處理層配置在被防銲層117所暴露出的圖案化線路層113上。此處，表面處理層包括第一金屬層118與配置於第一金屬層118上的第二金屬層119，其中第一金屬層118的材質與第二金屬層119的材質例如是鎳層、金層、銀層、鎳鈀金層或其他適當的金屬或合金，可保護圖案化線路層113以避免產生氧化。此處，已完成球柵陣列封裝（Ball Grid Array）面的製作，其中球柵陣列封裝面可視為是電路基板110最外側的表面或稱為下表面。需說明的是，本實施例並不限制製作連接面與球柵陣列封裝面的順序。於一實施例中，亦可先製作球柵陣列封裝面，而再製作連接面，此仍屬於本發明所欲保護的範圍。至此，已完成電路基板110的製作。
接著，請參考圖2C，濺鍍種子層S1於電路基板110的表面T上，以覆蓋電路基板110的表面T與導電結構115的表面115a。此時，種子層S1是形成在連接面上。
接著，請參考圖2D，透過塗佈濕膜光阻、黃光微影光阻而形成圖案化光阻層P1於種子層S1上，其中圖案化光阻層P1具有多個開口O1，其中開口O1暴露出部分種子層S1。此處，圖案化光阻層P1為濕膜光阻，以塗佈的方式形成在種子層S1上，而後進行微影蝕刻而形成圖案化光阻層P1。
接著，請參考圖2E，以圖案化光阻層P1為電鍍罩幕，以電鍍一導電材料C1於種子層S1上，其中導電材料C1填滿開口O1且連接種子層S1。
接著，請同時參考圖2E及圖2F，移除圖案化光阻層P1及其下之部分種子層S1，而形成第一線路層120a於電路基板110的表面T上。此時，電路基板110的表面T也被暴露出來，且第一線路層120a直接接觸表面T並結構性與電性連接導電結構115。較佳地，第一線路層120a的線寬L1（請看圖1B）小於或等於圖案化線路113的線寬L2（請看圖1B）的1/4。
接著，請參考圖2G，以塗佈（coating）的方式形成絕緣層130，以覆蓋第一線路層120a、電路基板110的表面T以及導電結構115的表面115a。
接著，請參考圖2H，以黃光微影絕緣層130，而形成盲孔135於絕緣層130上，其中盲孔135暴露出部分第一線路層120a。
接著，請參考圖2I，濺鍍種子層S2於絕緣層130上，其中種子層S2覆蓋絕緣層130的表面以及盲孔135的內壁。
接著，請參考圖2J，塗佈光阻層，並以黃光微影光阻層而形成圖案化光阻層P2於種子層S2上，其中圖案化光阻層P2具有多個開口O2，其中開口O2暴露出部分種子層S2。
接著，請參考圖2K，以圖案化光阻層P2為電鍍罩幕，以電鍍一導電材料C2於種子層S2上，其中導電材料C2填滿開口O2且連接種子層S2。
接著，請同時參考圖2K以及圖2L，移除圖案化光阻層P2及其下之部分種子層S2，而形成第二線路層140於絕緣層130的開口135內以及形成第三線路層145於絕緣層135的表面131上。此時，第二線路層140形成於第一線路層120a上，其中第二線路層140直接接觸第一線路層120a且與第一線路層120a電性連接。
接著，請參考圖2M，以塗佈的方式形成絕緣層150，以覆蓋第三線路層145。以黃光微影絕緣層150而形成盲孔155，其中盲孔155暴露出部分第三線路層145。
接著，請參考圖2N，濺鍍種子層S3於絕緣層150上，其中種子層S3覆蓋絕緣層150的表面以及盲孔155的內壁。
接著，請參考圖2O，塗佈光阻層，並以黃光微影光阻層而形成圖案化光阻層P3於種子層S3上，其中圖案化光阻層P3具有多個開口O3，其中開口O3暴露出部分種子層S3。
之後，請參考圖2P，以圖案化光阻層P3為電鍍罩幕，以電鍍一導電材料C3於種子層S3上，其中導電材料C3填滿開口O3且連接種子層S3。
最後，請同時參考圖2P以及圖2Q，移除圖案化光阻層P3及其下之部分種子層S3，而形成包括導電圖案164及其下方種子層162的第四線路層160於絕緣層150的開口155內以及絕緣層150的表面151上。至此，已完成電路板結構100a的製作。
由於第一線路層120a可直接形成在電路基板110的表面T上，因此本實施例的電路板結構100a的製作方法可具有降低製程層數及減少製作流程，增加佈線面積及提高生產效率，以及降低訊號傳輸路徑而提升訊號完整性的優勢。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3是依照本發明的另一實施例的一種電路板結構的剖面示意圖。請同時參考圖1A及圖3，本實施例的電路板結構100b與圖1A的電路板結構100a相似，兩者的差異在於：本實施例的第一線路層120b為單層結構，其材質例如是銅箔，但不以此為限。
圖4A至圖4D為圖3的電路板結構的一種製作方法的局部剖面示意圖。在製程上，於圖2A的步驟後，請參考圖4A，可選擇性地先完成核心層111下方的球柵陣列封裝面的製作後，再將核心層111上方的銅箔層M進行減薄程序，而形成銅薄層M’。接著，請參考圖4B，以塗佈的方式，形成光阻層P於銅薄層M’上。此處，光阻層P為濕膜光阻，適於製作細線路，且具有較佳的解析度。接著，請參考圖4C，以黃光微影光阻層P，而形成一圖案化光阻層P4於銅箔層M’上。之後，請同時參考圖4C以及圖4D，蝕刻暴露於圖案化光阻層P4外的銅箔層M’，而暴露出電路基板110的部分表面T。接著，移除圖案化光阻層P4，而形成第一線路層120b於電路基板110的表面T上。最後，接續圖2G至圖2Q的步驟，即可完成圖3的電路板結構100b。簡言之，本實施例是透過蝕刻電路基板110’上的銅薄層M’，來形成第一線路層120b。
圖5為圖3的電路板結構的另一種製作方法的局部剖面示意圖。在製程上，於圖4A的步驟後，請參考圖5，對銅箔層M’進行一雷射程序，以雷射光L雷射銅箔層M’而形成第一線路層120b於電路基板110的表面T上。之後，最後，接續圖2G至圖2Q的步驟，即可完成圖3的電路板結構100b。簡言之，本實施例是透過對電路基板110’上的銅薄層M’進行雷射雕刻，而形成第一線路層120b。
綜上所述，在本發明的電路板結構的設計中，第一線路層是直接配置於電路基板的表面上，且與電路基板的導電結構電性連接，其中第一線路層的線寬小於或等於電路基板的圖案化線路的線寬的1/4。也就是說，本發明的電路板結構無須設置現有技術中的轉接層，而是可以直接在電路基板上形成細線寬的第一線路層，可有效地縮短訊號傳輸路徑，而具有較佳的訊號完整性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a、100b:電路板結構
110、110’:電路基板
111:核心層
112:導電通孔
113:圖案化線路層
114、115:導電結構
115a:上表面
116:介電層
117:防銲層
118:第一金屬層
119:第二金屬層
120a、120b:第一線路層
122、142、162、S1、S2、S3:種子層
124:線路
125:接墊
130、150:絕緣層
131、151:表面
140:第二線路層
144、164:導電圖案
145:第三線路層
160:第四線路層
C1、C2、C3:導電材料
D1、D2:直徑
L:雷射光
L1、L2:線寬
M、M’:銅箔層
O1、O2、O3:開口
P:光阻層
P1、P2、P3、P4:圖案化光阻層
T:表面
圖1A是依照本發明的一實施例的一種電路板結構的剖面示意圖。
圖1B是圖1A的電路板結構的電路基板的圖案化線路層與第一線路層的線路的局部俯視示意圖。
圖1C是圖1A的電路板結構的電路基板的導電結構與第一線路層的接墊的局部俯視示意圖。
圖2A至圖2Q為圖1的電路板結構的製作方法的剖面示意圖。
圖3是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
圖4A至圖4D為圖3的電路板結構的一種製作方法的局部剖面示意圖。
圖5為圖3的電路板結構的另一種製作方法的局部剖面示意圖。
100a:電路板結構
110:電路基板
111:核心層
112:導電通孔
113:圖案化線路層
114、115:導電結構
115a:上表面
116:介電層
117:防銲層
118:第一金屬層
119:第二金屬層
120a:第一線路層
122、142、162:種子層
124:線路
125:接墊
130、150:絕緣層
140:第二線路層
144、164:導電圖案
145:第三線路層
160:第四線路層
T:表面
Claims (10)
- 一種電路板結構，包括： 一電路基板，具有一表面且包括至少一導電結構與至少一圖案化線路層，其中該至少一導電結構與該至少一圖案化線路層電性連接，且該至少一導電結構的一上表面切齊於該表面； 一第一線路層，直接配置於該電路基板的該表面上，且與該至少一導電結構電性連接，其中該第一線路層的線寬小於或等於該至少一圖案化線路的線寬的1/4；以及 一第二線路層，直接配置於該第一線路層上，且與該第一線路層電性連接。
- 如請求項1所述的電路板結構，其中該電路基板包括一高密度互連基板。
- 如請求項1所述的電路板結構，其中該第一線路層包括至少一線路，且該至少一線路的線寬/厚度的比值大於等於1/2.5。
- 如請求項3所述的電路板結構，其中該至少一線路的線寬與線距分別為小於等於10微米。
- 如請求項1所述的電路板結構，其中該第一線路層包括至少一接墊，且該至少一接墊的直徑小於等於該至少一導電結構的直徑的1/5。
- 一種電路板結構的製作方法，包括： 提供一電路基板，該電路基板具有一表面且包括至少一導電結構與至少一圖案化線路層，其中該至少一導電結構與該至少一圖案化線路層電性連接，且該至少一導電結構的一上表面切齊於該表面； 形成一第一線路層於該電路基板的該表面上，其中該第一線路層直接接觸該表面且與該至少一導電結構電性連接，該第一線路層的線寬小於或等於該至少一圖案化線路的線寬的1/4；以及 形成一第二線路層於該第一線路層上，其中該第二線路層直接接觸該第一線路層且與該第一線路層電性連接。
- 如請求項6所述的電路板結構的製作方法，其中形成該第一線路層於該電路基板的該表面上的步驟包括： 形成一種子層於該電路基板的該表面上； 形成一圖案化光阻層於該種子層上； 以該圖案化光阻層為電鍍罩幕，以電鍍一導電材料於該種子層上；以及 移除該圖案化光阻層及其下之部分該種子層，而形成該第一線路層。
- 如請求項6所述的電路板結構的製作方法，其中提供該電路基板時，一銅箔層覆蓋在該表面與該至少一導電結構上，形成該第一線路層於該電路基板的該表面上的步驟包括： 形成一圖案化光阻層於該銅箔層上； 蝕刻暴露於該圖案化光阻層外的該銅箔層，而暴露出該電路基板的部分該表面；以及 移除該圖案化光阻層，而形成該第一線路層於該電路基板的該表面上。
- 如請求項6所述的電路板結構的製作方法，其中提供該電路基板時，一銅箔層覆蓋在該表面與該至少一導電結構上，形成該第一線路層於該電路基板的該表面上的步驟包括： 對該銅箔層進行一雷射程序，而形成該第一線路層於該電路基板的該表面上。
- 如請求項6所述的電路板結構的製作方法，其中該電路基板包括一高密度互連基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/899,583 US20230225050A1 (en) | 2022-01-13 | 2022-08-30 | Circuit board structure and manufacturing method thereof |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202263299015P | 2022-01-13 | 2022-01-13 | |
| US202263299014P | 2022-01-13 | 2022-01-13 | |
| US63/299,014 | 2022-01-13 | ||
| US63/299,015 | 2022-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202332349A true TW202332349A (zh) | 2023-08-01 |
| TWI822197B TWI822197B (zh) | 2023-11-11 |
Family
ID=88559082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111127643A TWI822197B (zh) | 2022-01-13 | 2022-07-22 | 電路板結構及其製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI822197B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI290014B (en) * | 2004-09-30 | 2007-11-11 | Via Tech Inc | Signal transmission structure and circuit substrate thereof |
| TWI278263B (en) * | 2006-02-15 | 2007-04-01 | Phoenix Prec Technology Corp | Circuit board structure and method for fabricating the same |
| TWI403236B (zh) * | 2010-03-19 | 2013-07-21 | Via Tech Inc | 線路基板製程及線路基板 |
| CN106304663B (zh) * | 2015-06-26 | 2019-03-15 | 健鼎（无锡）电子有限公司 | 图案化线路结构及其制作方法 |
-
2022
- 2022-07-22 TW TW111127643A patent/TWI822197B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI822197B (zh) | 2023-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI361481B (zh) | ||
| JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
| US20080041621A1 (en) | Circuit board structure and method for fabricating the same | |
| TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
| JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
| TW587322B (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
| US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
| KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| TWI678952B (zh) | 線路板結構及其製作方法 | |
| TWI393229B (zh) | 封裝基板的製作方法及其結構 | |
| US20070186413A1 (en) | Circuit board structure and method for fabricating the same | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| TWI822197B (zh) | 電路板結構及其製作方法 | |
| TWI301662B (en) | Package substrate and the manufacturing method making the same | |
| TW201108877A (en) | Printed circuit board and fabrication method thereof | |
| KR100919632B1 (ko) | 패키지 기판 및 그 제조방법 | |
| TWI444632B (zh) | 微小間距測試載板結構之製法 | |
| US20230225050A1 (en) | Circuit board structure and manufacturing method thereof | |
| CN116489875A (zh) | 电路板结构及其制作方法 | |
| TWI651022B (zh) | 多層線路結構及其製作方法 | |
| TWI829353B (zh) | 封裝基板及其製法 | |
| KR20100132358A (ko) | 범프비아를 구비한 인쇄회로기판의 제조방법 |