JP2013115421A

JP2013115421A - インダクタ及びその製造方法

Info

Publication number: JP2013115421A
Application number: JP2012033668A
Authority: JP
Inventors: Seung Gwon Wi; ウィ・スン・グォン; Yon-Suk Yu; ユ・ヨン・スク; Jeong Bok Kwak; クァク・ジョン・ボク; Young Suk Kim; キム・ヨン・スク; San-Mun Yi; イ・サン・ムン; Heon Hur Kang; ホ・カン・ホン
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2011-11-25
Filing date: 2012-02-20
Publication date: 2013-06-10
Anticipated expiration: 2032-02-20
Also published as: KR20130058340A; JP5968640B2; US20130135074A1; US20130316291A1; US9659708B2

Abstract

【課題】ファインピッチのコイルパターンを有し、インダクタンスの制御が容易であると共に、設計インダクタンスの偏差を減少させた構造を有するインダクタ及びその製造方法を提供する。
【解決芋段】本発明のインダクタ１００は、積層構造体１０１と、この積層構造体１０１の外部に形成された外部電極体１３０とを含む。この積層構造体１３０は、絶縁層１１０と、この絶縁層１１０上に積層されたポリマ層１２０とを備える。
【選択図】図１

Description

本発明は、インダクタ及びその製造方法に関し、特に、高いＱ特性を有するインダクタ及びその製造方法に関する。

最近、モバイル機器の小型化及び複合機能化が進むにつれ、電子部品も超小形化が進められている。このような趨勢に応じるため、インダクタンスの高正確度及び高いＱ（high-Ｑ）特性が求められる。一般的な積層型インダクタの製造工程は、誘電体セラミック絶縁シートが準備し、これらの絶縁シートに対してスクリーンプリント工程、厚膜工程などを用いてコイルパターン及び導電性ビアを印刷し、該絶縁シートを圧着及び焼成する工程によって積層体を形成し、該積層体の外部に電極を形成する工程を含む。

特許第４７５５４５３号公報特開２００５-１０９０９７号公報特開２００３-１５８０１５号公報

しかし、上述した積層型インダクタでは、コイルパターン及び導電性ビアを印刷する過程で電極広がり、絶縁シートの圧着時の整列不良、電極押されによってコイル歪みなどの特性低下を引き起こすという現象がある。また、コイルパターンの形成される積層体は、セラミックからなる絶縁シートを用いる場合、相対的に誘電率が高く、Ｑ特性を高めることに限界がある。そのため、従来のインダクタでは、所望のインダクタンス値を制御しにくく、設計インダクタンスの偏差が大く、低い直流抵抗の具現も困難であるという不都合がある。

本発明は上記の問題点に鑑みて成されたものであって、高いＱ特性を有するインダクタを提供することに、その目的がある。

また、本発明の他の目的は、ファインピッチのコイルパターンを有し、インダクタンスの制御が容易であると共に、設計インダクタンスの偏差を減少させた構造を有するインダクタを提供することにある。

本発明のさらに他の目的は、向上したＱ特性を有するインダクタの製造方法を提供することにある。

本発明のさらに他の目的は、インダクタのコイルパターンのファインピッチ化を具現し、インダクタンスの制御が容易であると共に、設計インダクタンスの偏差を減少させることができるインダクタの製造方法を提供することにある。

上記目前を解決するために、本発明によるインダクタは、積層構造体と、該積層構造体の外部に形成された外部電極体とを含み、前記積層構造体は、絶縁層及び該絶縁層上に積層されたポリマ層（polymer layer）を含む。

本発明の一実施形態によれば、前記ポリマ層は、複数の感光性ポリマ絶縁層及び該感光性ポリマ絶縁シート上に形成されたコイルパターンを含む。

本発明の一実施形態によれば、前記コイルパターンは、前記感光性ポリマ絶縁層に対してフォトリソグラフィ工程及びめっき工程を行って形成されたことである。

本発明の一実施形態によれば、前記絶縁層は、セラミックまたはポリイミド材料の絶縁性ポリマ基板を含む。

本発明の一実施形態によれば、前記ポリマ層は、誘電率（ｋ）が５以下の感光性ポリマ絶縁層を含む。

本発明の一実施形態によれば、前記ポリマ層は、異なる平面上に置かれたコイルパターン及び該コイルパターンを電気的に接続するように前記ポリマ層内に設けられた導電性ビアを、さらに含む。

本発明によるインダクタの製造方法は、絶縁層を準備するステップと、前記絶縁層上にポリマ層を形成するステップと、前記絶縁層及び前記ポリマ層を熱処理して積層構造体を形成するステップと、該積層構造体に外部電極を形成するステップとを含む。

本発明の一実施形態によれば、前記感光性ポリマ絶縁層を形成するステップは、前記絶縁層上に感光性ポリマをコーティングして感光性ポリマ絶縁層を形成するステップと、該感光性ポリマ層上にフォトリソグラブイ工程及びめっき工程を用いてコイルパターンを形成するステップとを含む。

本発明の一実施形態によれば、前記コイルパターンを形成するステップは、前記絶縁層上にシード層（Ｓeed layer）を形成するステップと、該シード層上にレジストパターンを形成するステップと、該レジストパターンによって選択的に露出する前記シード層をシードとして金属めっき膜を形成するステップを含む。

本発明の一実施形態によれば、前記めっき工程を行うステップ後に、前記レジストパターン及び前記シード層を取り除くステップを含む。

本発明万一実施形態によれば、前記絶縁層を準備するステップは、セラミック系列またはポリイミド系列材料の絶縁性ポリマ基板を準備するステップを含む。

本発明の一実施形態によれば、前記ポリマ層を形成するステップは、誘電率が５以下の感光性ポリマを前記絶縁層上にコーティングするステップを含む。

本発明の一実施形態によれば、前記ポリマ層を形成するステップは、前記絶縁層上に感光性ポリマ絶縁層を形成するステップと、該感光性ポリマ絶縁層上にコイルパターンを形成するステップと、異なる平面に形成された前記コイルパターンを電気的に接続するように前記ポリマ層に導電性ビアを形成するステップとを含む。

本発明によれば、コイルパターンの形成された層を、誘電率の低いポリマ材料で形成して、コイルパターン間の浮き容量を低めることによって、Ｑ値特性を高めることができるという効果が奏する。

また、本発明によれば、ファインピッチ化されたコイルパターンを設けて、インダクタンスの制御が容易く、設計インダクタンスの偏差を減少させた構造を具現することができるという効果が奏する。

また、本発明によれば、コイルパターンの形成される層を、誘電率の低いポリマ材料で、形成して、コイルパターン間の浮き容量を低めることによって、高いＱ値特性を有するインダクタを製造することができるという効果が奏する。

また、本発明によれば、コイルパターンをファインピッチ付き微細パターンとして形成して、インダクタンスの制御が容易く、設計インダクタンスの偏差を減少させることができるインダクタを製造することができるという効果が奏する。

本発明の実施形態によるインダクタを示す断面図である。本発明の実施形態によるインダクタの製造方法を示す順序図である。本発明の実施形態によるインダクタの製造過程を説明するための断面図である。同じく、本発明の実施形態によるインダクタの製造過程を説明するための断面図である。同じく、本発明の実施形態によるインダクタの製造過程を説明するための断面図である。同じく、本発明の実施形態によるインダクタの製造過程を説明するための断面図である。同じく、本発明の実施形態によるインダクタの製造過程を説明するための断面図である。

以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は向ーの構成要素を示している。

本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップと、動作及び/又は素子は、一つ以上の他の構成要素、ステップと、動作及び/又は素子の存在または追加を排除しないことに理解されたい。

以下、添付図面を参照して、本発明の実施形態によるインダクタ及びその製造方法について詳記する。

図１は、本発明の実施形態によるインダクタを示す断面図である。図１に示すように、本発明の実施形態によるインダクタ１００は、積層構造体１０１と、この積層構造体１０１の外部に形成された電極体１３０とを含む。前記積層構造体１０１は、絶縁層１１０と、この絶縁層１１０上に積層されたポリマ層１２０とを含む。

前記絶縁層１１０は、前記インダクタ１００の製造のためのベース基板である。前記絶縁層１１０は、絶縁性基板を含む。一例として、前記絶縁層１１０は、セラミック材料の基板を含む。他の例として、前記絶縁層１１０は、ポリイミド材料の絶縁性ポリマ基板を含む。

前記ポリマ層１２０は、感光性ポリマ絶縁層（photosensitive poIymer insulating layer）１２２と、コイルパターン（coil pattern）１２４と、導電性ビア（conductive via）１２６とを含む。前記感光性ポリマ絶縁層１２２は、前記絶縁層１１０上に少なくとも一つが積層される。前記感光性ポリマ絶縁層１２２が複数設けられる場合、複数の前記感光性ポリマ絶縁層１２２は、前記絶縁層１１０上で上下積層された構造を成す。

前記コイルパターン１２４は、前記感光性ポリマ絶縁層１２２上で、同一平面上で複数回巻き取られた形状を有する。前記コイルパターン１２４の巻き取られた回数及び詳細構造は多様に変更されてもよい。また、異なる前記感光性ポリマ絶縁層１２２上に配置されるコイルパターン１２４は、異なる構造を有しでもよい。前記コイルパターン１２４は、多様な種類の金属材料で設けられてもよい。例えば、前記コイルパターン１２４は、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）及びニッケル（Ｎｉ）のうちの少なくともいずれか一つを含む金属材料で形成される。

前記導電性ビア１２６は、異なる平面上に配置されるコイルパターン１２４を電気的に接続する。このために、前記導電性ビア１２６の上側端は、一方の感光性ポリマ絶縁層１２２上に形成されたコイルパターン１２４に接続され、下端は、他方の感光性ポリマ絶縁層１２２上に形成されたコイルパターン１２４に接続される。

前記感光性ポリマ絶縁層１２２は、望ましくは、誘電率（dielectric constant）が５以下の底誘電率（low-k）のポリマ材料から成る。詳しくは、前記インダクタ１００のインダクタンス値（inductance）及びＱ値を決める要素には、誘電体材料の誘電率、コイルパターン１２４の長さ及び面積、該コイルパターン１２４間の浮き容量（Ｓtray capacitance:導線間の静電容量）などが挙げられる。これらのうち、コイルパターン１２４の形成される絶縁体（即ち、誘電体）の誘電率（ｋ）が低い材料を使うほど、浮き容量を低めることができ、インダクタ１００のＱ特性を高めることができる。これに対して、コイルパターン１２４の形成される層を相対的に誘電率の高いセラミック材料で設ける場合、インダクタ１００のＱ値が低くなるしかない。よって、本発明の実施形態によるインダクタ１００は、前記コイルパターン１２４の形成される前記ポリマ層１２０を相対的に誘電率が５以下の底誘電率（ｌｏｗ-ｋ）のポリマ材料で、設けることによって、前記インダクタ１００のＱ特性を高めることができる。

また、前記コイルパターン１２４は、フォトリソグラフィ工程及びめっき工程を用いて形成された金属パターンである。詳しくは、前記コイルパターン１２４は、前記絶縁層１１０をベース基板として、前記絶縁層１１０上に金属シード層を形成し、フォトリソグラフィ法でレジストパターンを形成した後、該レジストパターンによって露出した前記シード層をシードとするめっき工程を行うことによって形成される。この場合、前記コイルパターン１２４をスクリーン印刷（Ｓcreen printing）法及び厚膜工程を用いて形成することに比べて、相対的にファインピッチのコイルパターン１２４を形成することができる。

前記外部電極体１３０は、前記積層構造体１０１の外部に形成された電極端子である。前記外部電極体１３０は、プラス端子及びマイナス端子を有し、これらの端子は、前記ポリマ層１２０のコイルパターン１２４に電気的に接続される。前記コイルパターン１２４と前記外部電極体１３０との電気的接続のために、前記ポリマ層１２０には、所定のリード線（図示せず）がさらに設けられる。

前述のように、本発明の実施形態によるインダクタ１００は、絶縁層１１０と、該絶縁層１１０上に積層され、コイルパターン１２４を有するポリマ層１２０とを含む。このポリマ層１２０は、誘電率が５以下の底誘電率ポリマ材料からなる。これによって、本発明によるインダクタは、コイルパターンの形成された層を誘電率の低いポリマ材料で、形成し、コイルパターン間の浮き容量を低めることによって、Ｑ値特性を高めることができる。

また、本発明の実施形態によるインダクタは、絶縁層１１０と、この絶縁層１１０上に積層されたポリマ層１２０とを含む。このポリマ層１２０は、感光性ポリマ絶縁層１２２と、この感光性ポリマ絶縁層１２２上にフォトリソグラブイ法及びめっき工程を用いて形成されたコイルパターン１２４とを備える。この場合、前記コイルパターン１２４は、スクリーン印刷及び厚膜工程などを用いて形成されたコイルパターンに比べて、微細線幅を有するファイン金属パターン化ができるようになる。これによって、本発明によるインダクタは、ファインピッチのコイルパターンを設け、インダクタンスの制御が容易く、設計インダクタンスの偏差を減少させた構造を具現することができる。

図２は、本発明の実施形態によるインダクタの製造方法を示す順序図で、図３図７は各々、本発明の実施形態によるインダクタの製造過程を説明するための断面図である。

図２及び図３に示すように、まず、絶縁層１１０を準備する（Ｓ１１０）。この絶縁層１１０としては、多様な種類の絶縁性基板が使われてもよい。一例として、前記絶縁層１１０として、セラミック基板が使われてもよい。他の例として、前記絶縁層１１０として、ポリイミド系列材料の絶縁性ポリマ基板が使われてもよい。

続いて、前記絶縁層１１０上にポリマ層１２０を形成する。以下、前記ポリマ層１２０を形成するステップについて詳記する。

図２及び図４に示すように、絶縁層１１０上に感光性ポリマ絶縁層１２２を形成する（Ｓ１２０）。この感光性ポリマ絶縁層１２２を形成するステップは、前記絶縁層１１０に対して感光性ポリマをコーティングするステップを含む。ここで、前記感光性ポリマは、相対的に底誘電率を有するポリマが使われる。これによって、前記絶縁層１１０上には、誘電率が５以下に調節された底誘電率付き絶縁層が形成される。

続いて、フォトリソグラフィ工程及びめっき工程を用いて、前記感光性ポリマ絶縁層１２２上にコイルパターン１２４を形成する（Ｓ１３０）。例えば、前記コイルパターン１２４を形成するステップは、前記感光性ポリマ絶縁層１２２上にシード層１２７を形成するステップと、このシード層１２７上にレジストパターン１２８を形成するステップと、このレジストパターン１２８によって選択的に露出する前記シード層１２７をシードとするめっき工程を行って金属パターンを形成するステップと、該金属パターンのみを選択的に前記感光性ポリマ絶縁層１２２上に残留するように前記レジストパターン１２８及び前記シード層１２７を順に取り除くステップとを含む。

前記シード層１２７を形成する工程として、多様な種類の金属膜形成工程が使われてもよい。一例として、前記シード層１２７を形成するステップは、前記感光性ポリマ絶縁層１２２に対して金属スパッターリング（metal sputtering）工程を行う。その他にも、前記シード層１２７を形成するステッブは、前記感光性ポリマ絶縁層１２２に対して化学気相蒸着工程（CVD）及び原子層蒸着工程（ALD）などを行う。

前記レジストパターン１２８を形成するステップは、前記シード層１２７上にレジスト膜を形成するステップと、前記コイルパターン１２４の形成される前記シード層１２７の領域を選択的に露出するように前記レジスト膜に対してフォトリソグラフィ工程を行うステップとを含む。

また、前記レジストパターン１２８の形成された結果物に対して、前記シード層１２７をシードとする金属めっき工程を行う。一例として、前記シード層１２７は、銅金属膜からなってもよい。前記めっき工程として、銅めっき工程が使われてもよい。これによって、前記レジストパターン１２８によって選択的に露出する前記シード層１２７の領域には、銅金属パターンが形成される。このレジストパターン１２８は、フォトリソグラブイ工程を用いて形成された結果物なので、微細線幅の銅金属パターンが形成されることができる。

続いて、図２及び図５に示すように、レジストパターン１２８及びシード層１２７を取り除く（Ｓ１４０）。このレジストパターン１２８を取り除く工程は、所定の剥離工程（Ｓtrip process）によって行われる。この剥離工程は、前記金属パターンに比べて前記レジストパターン１２８にエッチング選択性を有する剥離液（Ｓtripper）を前記レジストパターン１２８の形成された結果物に供給して行われる。続いて、該レジストパターン１２８の取り除きによって露出する前記シード層１２７を取り除く工程を行う。このシード層１２７を取り除く工程は、所定のエッチング工程によって行われる。このエッチング工程は、前記金属パターンに比べて前記シード層１２７にエッチング選択性を有するエッチング液（etchant）を用いて行われる。

続いて、図２及び図６に示すように、積層構造体１０１を形成する（Ｓ１５０）。例えば、前述のポリマ層１２０の形成工程を繰返して行うことによって、絶縁層１１０上には複数のポリマ層１２０が積層された構造が形成される。これによって、前記絶縁層１１０と前記ポリマ層１２０とが積層された積層構造体１０１が形成される。このような積層構造体１０１に対して、所定の熱処理（硬化）工程などを行って、積層型インダクタの製造のための積層型チップ構造物が製造される。

前記ポリマ層１２０の形成工程は、前記ポリマ層１２０上に形成され、異なる平面上に置かれた前記コイルパターン１２４の電気的接続のために、前記コイルパターン１２４に上下部端が電気的に接続される導電性ビア１２６を形成するステップをさらに含む。

続いて、図２及び図７に示すように、積層構造体１０１に外部電極体１３０を形成する（Ｓ１６０）。この外部電極体１３０を形成するステップは、前記積層構造体１０１の両端を覆う金属膜を形成するステップを含む。この金属膜は、前記積層構造体１０１のポリマ層１２０に形成されたコイルパターン１２４と電気的に接続される。

前述のように、本発明の実施形態によるインダクタの製造方法は、絶縁層１１０を準備し、この絶縁層１１０上にコイルパターン１２４を有するポリマ層１２０を形成する。ここで、前記ポリマ層１２０の感光性ポリマ絶縁層１２２を相対的に低い誘電率を有するポリマ材料で、形成する。これによって、本発明によるインダクタの製造方法は、コイルパターンの形成される層を誘電率の低いポリマ材料で、形成することによって、高いＱ値特性を有するインダクタを製造することができる。

また、本発明の他の実施形態によるインダクタ製造方法は、絶縁層１１０を準備し、この絶縁層１１０上に感光性ポリマ絶縁層１２２を形成し、該感光性ポリマ絶縁層１２２上にフォトリソグラフィ工程及びめっき工程を用いてコイルパターン１２４を形成する。この場合、前記コイルパターン１２４を微細線幅を有するファイン金属パターンで形成する。これによって、本発明のインダクタの製造方法によれば、コイルパターンをファインピッチの微細パターンで形成することができ、インダクタンスの制御が容易になると共に、設計インダクタンスの偏差を減少させることができるようなインダクタを製造することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１００インダクタ
１０１積層構造体
１１０絶縁層
１２０ポリマ層
１２２感光性ポリマ絶縁層
１２４コイルパターン
１２６導電性ビア
１２７シード層
１２８レジストパターン
１３０外部電極体

Claims

積層構造体と、
前記積層構造体の外部に形成された外部電極体とを含み、
前記積層構造体は、絶縁層と、
前記絶縁層上に積層されたポリマ層とを備えるインダクタ。
前記ポリマ層は、
複数の感光性ポリマ絶縁層と、前記感光性ポリマ絶縁シート上に形成されたコイルパターンとを含む請求項１に記載のインダクタ。
前記コイルパターンは、前記感光性ポリマ絶縁層に対してフォトリソグラフィ工程及びめっき工程を行って形成される請求項２に記載のインダクタ。
前記絶縁層は、セラミックまたはポリイミド材料の絶縁性ポリマ基板を含む請求項１に記載のインダクタ。
前記ポリマ層は、誘電率（ｋ）が５以下の感光性ポリマ絶縁層を含む請求項１に記載のインダクタ。
前記ポリマ層は、
異なる平面上に置かれたコイルパターンと、前記コイルパターンを電気的に接続するように、前記ポリマ層内に設けられた導電性ビアとをさらに含む請求項１に記載のインダクタ。
絶縁層を準備するステップと、
前記絶縁層上にポリマ層を形成するステップと、
前記絶縁層及び前記ポリマ層を熱処理して、積層構造体を形成するステップと、
前記積層構造体に外部電極を形成するステップ
とを含むインダクタ製造方法。
前記感光性ポリマ絶縁層を形成するステップは、
前記絶縁層上に感光性ポリマをコーティングして感光性ポリマ絶縁層を形成するステップと、
前記感光性ポリマ層上にフォトリソグラブイ工程及びめっき工程を用いてコイルパターンを形成するステップとを含む請求項７に記載のインダクタ製造方法。
前記コイルパターンを形成するステップは、前記絶縁層上にシード層を形成するステップと、前記シード層上にレジストパターンを形成するステップと、前記レジストパターンによって選択的に露出する前記シード層をシードとして金属めっき膜を形成するステップとを含む請求項８に記載のインダクタ製造
方法。
前記めっき工程を行うステップの後に、前記レジストパターン及び前記シード層を取り除くステップを含む請求項９に記載のインダクタ製造方法。
前記絶縁層を準備するステップは、セラミック系列またはポリイミド系列材料の絶縁性ポリマ基板を準備するステップを含む請求項８に記載のインダクタ製造方法。
前記ポリマ層を形成するステップは、誘電率が５以下の感光性ポリマを前記絶縁層上にコーティングするステップを含む請求項８に記載のインダクタ製造方法。
前記ポリマ層を形成するステップは、前記絶縁層上に感光性ポリマ絶縁層を形成するステップと、前記感光性ポリマ絶縁層上にコイルパターンを形成するステップと、異なる平面に形成された前記コイルパターンを電気的に接続するように、前記ポリマ層に導電性ビアを形成するステップとを含む請求項８に記載のインダクタ製造方法。