JP4894067B2 - 導体パターンの形成方法 - Google Patents

導体パターンの形成方法 Download PDF

Info

Publication number
JP4894067B2
JP4894067B2 JP2006352400A JP2006352400A JP4894067B2 JP 4894067 B2 JP4894067 B2 JP 4894067B2 JP 2006352400 A JP2006352400 A JP 2006352400A JP 2006352400 A JP2006352400 A JP 2006352400A JP 4894067 B2 JP4894067 B2 JP 4894067B2
Authority
JP
Japan
Prior art keywords
forming
resist
conductor pattern
layer
conductive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006352400A
Other languages
English (en)
Other versions
JP2008166391A (ja
Inventor
隆 楫野
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006352400A priority Critical patent/JP4894067B2/ja
Publication of JP2008166391A publication Critical patent/JP2008166391A/ja
Application granted granted Critical
Publication of JP4894067B2 publication Critical patent/JP4894067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、導体パターンの形成方法および電子部品に関し、特に、電気めっきを利用した導体パターンの形成方法、および当該導体パターンを含む電子部品に関する。
近年、携帯電話やノートパソコン等の小型携帯機器が急速に普及している。これらの機器の小型化、薄型化および高性能化を両立させるために、これらに使用されるインダクタやトランス、およびこれらを搭載するプリント配線基板等の電子部品についても、小型化と薄型化を進めることが重要な課題となっている。
電子部品の小型化と薄型化を両立させるためには、導体パターンの占積率を高くすることが重要である。導体パターンの占積率を向上させるために、種々の導体パターンの形成方法が提案されている(特許文献1参照)。導体パターンの占積率とは、導体パターンの延在方向に垂直な断面において、単位面積当たりの導体パターンの断面積の比率を意味する。
特開2001−267166号公報
しかしながら、所望の厚さをもつ絶縁性基板の平面上に高い占積率で導体パターンを形成する方法には既に限界がきている。そこで、所望の厚さの基材上に導体パターンを形成した後に、当該導体パターンを薄い絶縁基板(絶縁層)上に転写する技術が必要となる。これにより、最終的な基板の薄型化を図れるため、さらなる高占積率の導体パターンを実現することが可能となる。
転写技術を採用する場合には、必ずしも基材として絶縁性基板を用いる必要がなくなる。導体パターンの形成に電気めっきを用いる場合には、基材として絶縁性基板を用いるよりも、導電性基板を用いた方が生産性の観点から有利である。このように、導電性基板上に高占積率で導体パターンを形成する方法が求められている。
本発明の目的は、導電性基板を用いた場合において占積率を向上させるのに有用な導体パターンの形成方法、並びに更なる小型化および薄型化を実現できる電子部品を提供することにある。
本発明に係る導体パターンの形成方法は、導電性基板上に、絶縁性をもつ下層レジスト、および絶縁性をもち前記下層レジストと異なる材料からなる上層レジストを含み、前記導電性基板を露出させる開口部をもつレジストを形成する工程と、前記導電性基板を下地とした電気めっきにより、前記レジストの前記開口部内における前記導電性基板上に中心導体層を形成する工程と、前記上層レジストを除去する工程と、前記中心導体層を下地とした電気めっきにより、前記中心導体層の露出表面に表面導体層を形成する工程と、を有する。
このような導体パターンの形成方法では、まず、導電性基板を下地とした電気めっきにより、レジストの開口部内に中心導体層が形成される。なお、導電性基板には、導電性材料が基板状に成形されたものの他、絶縁性基板上に導電膜を形成したものも含まれる。中心導体層の幅および間隔は、レジストに形成された開口部の幅および間隔により決まる。その上層レジストを除去した後に、中心導体層を下地とした電気めっきにより、中心導体層の露出表面に表面導体層が形成される。表面導体層の形成により、中心導体層および表面導体層からなる導体パターンの幅を中心導体層よりも広げることができ、導体パターン間の間隔を中心導体層間の間隔よりも狭めることができる。下層レジストが形成されているため、中心導体層間の底部における導電性基板からのめっき成長を防止できるため、隣接する導体パターン間の短絡を防止することができる。導体パターン間の間隔は、表面導体層の電気めっきの条件(時間、電流等)を制御することにより、調整できる。したがって、本発明では、レジストおよびリソグラフィの解像度により決定される占積率よりも高い占積率の導体パターンを形成することができる。あるいは、レジストおよびリソグラフィの解像度が低い場合であっても、高い占積率の導体パターンを形成することができる。また、導体パターン間の間隔を狭めるために、レジストの開口部の幅を広げようとすると、レジストが高アスペクト比になり、レジストが倒れやすいという問題もある。本発明では、レジストの開口部の幅を広げなくても、当該開口部の幅よりも広い幅の導体パターンを得ることができ、レジストの倒れ等の問題の発生を防止するができる。
例えば、前記レジストを形成する工程は、前記導電性基板上に前記下層レジストを形成する工程と、前記下層レジスト上に前記開口部をもつ前記上層レジストを形成する工程と、前記上層レジストをマスクとしたエッチングにより、前記下層レジストに開口部を形成する工程と、を有する。量産性の観点からは、下層レジストのエッチングには、ウェットエッチングを用いることが好ましい。
また、前記下層レジストを形成する工程は、前記導電性基板を下地とした電気めっきにより、前記導電性基板上に金属層を形成する工程と、前記導電性基板上の前記金属層を絶縁化処理して、前記下層レジストを形成する工程と、を有することが好ましい。これにより、蒸着等のドライプロセスを用いることなく、導電性基板上に均一かつ薄い下層レジストを形成することができ、生産性を向上させることができる。
さらに、前記表面導体層を形成する工程の後に、前記導電性基板上であって、前記中心導体層および前記表面導体層からなる導体パターンが形成された側を、接着性をもつ絶縁材で被覆する工程と、前記導電性基板を剥離する工程と、を有することが好ましい。これにより、絶縁材に導体パターンを転写することができる。したがって、強度および寸法安定性の面からプロセス上要求される導電性基板の厚さを確保しつつ、最終的な基板(絶縁材)の厚さを薄くすることができる。この結果、導体パターンの占積率をさらに向上させることができる。絶縁材は、シート状に加工されていても、液状であってもよい。
あるいは、前記表面導体層を形成する工程の後に、前記中心導体層および前記表面導体層からなる導体パターンが形成された2つの前記導電性基板を、互いの前記導体パターンを対向させ、かつ接着性をもつ絶縁材を介在させた状態で、貼り合わせる工程と、
前記絶縁性材の両側の2つの前記導電性基板を剥離する工程と、を有することが好ましい。これにより、さらに導体パターンの占積率を向上させることができる。絶縁材は、シート状に加工されていても、液状であってもよい。
本発明に係る電子部品は、絶縁性シートと、前記絶縁性シートの一方の面に埋め込まれて形成され、かつ前記絶縁性シートの前記一方の面から露出した導体パターンと、を有し、前記導体パターンは、中心導体層と、前記絶縁性シートと前記中心導体層との間に介在し、前記中心導体層の表面を被覆する表面導体層と、を有する。
このような電子部品では、絶縁性シートに転写された導体パターンを備える電子部品を実現できる。当該電子部品は、絶縁性基板上に導体パターンを備えるものと異なり、電子部品の厚さを薄くすることができる。これにより、導体パターンの占積率が向上した電子部品を実現することができる。上記の本発明に係る導体パターンの形成方法により形成された導体パターンを備える電子部品の場合、絶縁性シートの一方の面において、中心導体層と表面導体層との間で段差が存在するのが特徴的である。
前記導体パターンに対向するように前記絶縁性シートの他方の面に埋め込まれて形成され、かつ前記絶縁性シートの前記他方の面から1つの面が露出した他の導体パターンをさらに有する。これにより、絶縁性シートの一面に転写するよりもさらに導体パターンの占積率が向上した電子部品を実現することができる。
本発明の導体パターンの形成方法によれば、第1レジストの開口部により、中心導体層のパターンを規定し、第2レジストにより中心導体層の表面に形成する表面導体層の形成領域を制御することにより、電気めっきを有効利用しつつ、導体パターンの占積率を向上させることができる。このような導体パターンの形成方法により、電子部品の小型化および薄型化が可能となる。
以下に、本発明の実施の形態について、図面を参照して説明する。本実施形態では、導体パターンとして、コイル用の導体パターンを形成する例について説明するが、これに限定されるものではない。
(第1実施形態)
本実施形態に係る導体パターンの形成方法について、図1〜図11を参照して説明する。図1〜図10は、導体パターンを形成している状態を示す工程図であり、各図(A)は断面図、各図(B)は斜視図、各図(C)は平面図を示す。各図(A)は、各図(C)のA−A線の断面図であり、各図(C)は各図(A)におけるC−C線断面図であり、各図(B)は要部を示す。図11は、導体パターンを形成している状態を示す平面図である。
図1(A)〜(C)に示すように、導電性基板1上に絶縁性を有する下層レジスト2を形成する。導電性基板1は、転写用基板として用いられ、材料に限定はないが、例えばステンレス板を用いることができる。ステンレス板は、工程中の基板の強度および寸法安定性を確保するため、例えば厚さが0.1mm〜2mmの範囲であることが好ましい。転写用基板としてのステンレス板は、適度の粗さを有することが望ましく、その表面粗さはRmax=0.2〜2μmの範囲であることが好ましい。Rmaxが0.2μm未満では、レジストおよび導体パターンとステンレス板との密着性が不十分となり剥離し易くなるため好ましくない。また、Rmaxが2μmを超えると、導体パターンの膜厚のばらつきに影響し、また高周波用に用いる場合には導体損失が増大するので好ましくない。ステンレス板の表面には、導体パターンとの剥離性を確保するために不動態化処理で不動態膜を形成することが好ましい。例えば、導電性基板1として、1mm厚で表面粗さRmaxが0.5μmのステンレス板(SUS304テンションアニール材)の表面を不動態化処理し、100mm角のサイズに切り出したものを用いることができる。
また、ステンレス板上へのレジストおよび導体パターンの密着性および剥離性が不十分な場合には、ステンレス板上にNi膜を形成することが好ましい。この場合には、Ni膜は、導電性基板1を下地とする電気めっきにより形成することができる。Ni膜の厚さは、例えば、0.5μm〜1μm程度である。なお、スパッタリング等の蒸着法でNi膜を形成すると、ステンレス板との密着力が大きすぎて、後にステンレス基板を剥離することが困難となる。
下層レジスト2の形成方法としては、例えば、導電性基板1を下地とした電気めっきにより、導電性基板1上に金属層を形成し、当該金属層を絶縁化処理して、絶縁性をもつ下層レジスト2を形成する。具体的には、導電性基板1を下地とする電気めっきにより、導電性基板1上に1μm程度の銅層を形成した後、銅層を硫化ナトリウム溶液で処理して表面を硫化する。これにより、ウェットプロセスにより安価かつ均一に、硫化銅からなる絶縁性の下層レジスト2が形成される。導電性基板1上にNi膜を形成した場合であって、当該処理によりNi膜表面にNiの硫化物が析出する場合には、希硫酸などの薄い酸処理でNiの析出物を容易に除去できる。または、絶縁化処理として銅層を酸化もしくはヨウ化することにより、酸化銅もしくはヨウ化銅からなる絶縁性の下層レジスト2を形成してもよい。酸化処理の場合には例えば次亜塩素酸ソーダなどの酸化剤を用いることができ、ヨウ化処理の場合には例えばヨウ化カリウムのアルカリ溶液などを用いることができる。あるいは、電気めっきを利用するのではなく、CVD法等のドライプロセスにより、導電性基板1上に酸化シリコンや窒化シリコンを堆積することにより、下層レジスト2を形成してもよい。
次に、図2(A)〜(C)に示すように、下層レジスト2上に、絶縁性を有し所望のパターンの開口部40をもつ上層レジスト3を形成する。上層レジスト3として、後に下層レジスト2に対して選択的に上層レジスト3を除去できるように、下層レジスト2とは異なる材料を用いる。
本実施形態では、図2(C)に示すように、開口部40として、コイルパターンの開口部41と、コイルパターンに接続される一方の電極用の開口部42と、コイルパターンに接続される他方の電極用の開口部43を形成する。開口部42は、開口部41に連通している。なお、特に開口部41〜43を区別する必要のない場合には、単に開口部40と称する。コイルパターンの開口部の幅および間隔は特に限定はないが、例えば、幅を100μm、間隔を30μmとする。
上層レジスト3の形成方法としては、例えば、下層レジスト2上に厚さ40μm〜50μmのフォトレジストとしてのドライフィルムをラミネートし、フォトリソグラフィ処理(露光、現像処理)により、所望の導体パターン用の開口部を形成する。ドライフィルムとしては、アルカリ可溶レジストを用いることができる。なお、液状のレジスト液を塗布および乾燥させた後に、フォトリソグラフィ処理を行なってもよい。
次に、図3(A)〜(C)に示すように、上層レジスト3をマスクとしたエッチングにより、上層レジスト3の開口部40内に露出した下層レジスト2を除去する。これにより、導電性基板1上に、下層レジスト2および上層レジスト3の積層体からなり、所望の開口部40をもつレジスト4が形成される。
下層レジスト2として硫化銅、酸化銅、またはヨウ化銅を用いた場合には、上記エッチングとして安価なウェットエッチングを採用することができる。例えば、硫化銅のウェットエッチングには、過酸化水素水を用いることができる。下層レジスト2が酸化銅、ヨウ化銅の場合のウェットエッチング液には、例えば希硫酸を用いることができる。下層レジスト2としてSiO2またはSiNを用いた場合には、上記エッチングとしてドライエッチングを用いる。
次に、図4(A)〜(C)に示すように、導電性基板1を下地とした電気めっきにより、レジスト4の開口部40内における導電性基板1上に中心導体層11を形成する。中心導体層11としては、Au、Ag、Al、Cuなどの電気抵抗の小さい金属が好ましいが、コスト、めっきの生産性の面からはCuが最も好ましい。中心導体層11の厚さに限定はなく、例えば35μm〜40μmである。
銅層の電気めっきでは、硫酸銅めっき液を用いることができる。硫酸銅めっき液の組成は、例えば、硫酸銅五水塩20g/リットル、硫酸100g/リットル、塩素60mg/リットルであり、光沢剤が適量添加される。
次に、図5(A)〜(C)に示すように、上層レジスト3を剥離する。このとき、下層レジスト2に対して上層レジスト3を選択的に剥離する必要がある。例えば、5%の水酸化ナトリウム水溶液を50℃に加温して、上層レジスト3に0.15MPaの圧力でスプレーすることにより、上層レジスト3を剥離する。
次に、図6(A)〜(C)に示すように、中心導体層11を下地とした電気めっきにより、中心導体層11の露出表面に表面導体層12を形成する。これにより、中心導体層11および表面導体層12からなる導体パターン10が形成される。中心導体層11間の導電性基板1上には下層レジスト2が形成されていることにより、導電性基板1間の底部からの導体層の形成を防止でき、隣接する導体パターン10間の短絡を防止することができる。表面導体層12の材料に特に限定はなく、中心導体層11と異なる材料を用いてもよいが、製造工程の簡素化の面からは、中心導体層11と同じ材料を用いることが好ましい。
電気めっきの際の表面導体層12の成長速度は、幅方向と厚さ方向とで同等であっても異なっていてもよいが、厚さ方向において成長速度が速くなるように異方性成長させれば、より高いアスペクト比の導体パターンが得られる。
表面導体層12を形成する工程の後に、導体パターン10の粗化処理を行なうことが好ましい。この粗化処理により、導体パターン10と後にこれを被覆する樹脂との接着力を強化することができる。粗化処理では、次亜塩素酸ナトリウムによる黒化処理、蟻酸系処理液による処理(例えばメック社のCZ処理)、硫酸過水系の処理(例えば日本マクダーミッド社のMB処理)等が使用される。硫酸過水系の処理は処理液を塩素フリー化できるので、信頼性上好ましい。黒化処理の場合は処理液そのものの中に、またはCZ処理では後処理に塩酸を用いるので好ましくない。またここで導体パターン10の上面、両側面の3面が粗化されるが、ステンレス板は粗化されない。このように導電性基板1にステンレスを用いると導体パターンのみを粗化処理できる処理液が多数選択できるので好ましい。
次に、図7(A)〜(C)に示すように、接着性を有する絶縁性シート5に、導体パターン10を対向させて、絶縁性シート5および導電性基板1を重ねて加熱および加圧する。接着性を有する絶縁性シート5としては、プリプレグを用いる。例えば、導体パターン10が形成された導電性基板1をコンベクションオーブンで100℃、30分乾燥した後に、50μm厚の芯材のないエポキシ樹脂製プリプレグをパターン面に配置して、その上にテフロン(登録商標)シートを置いてプレスする。これにより、上面および側面が粗化された導体パターン10がプリプレグの表面に埋め込まれる。プレスには、ボイドの発生を抑制するために、真空プレスを用いることが好ましい。なお、芯材無しのプリプレグの代わりに、芯材入りのプリプレグを使用してもよい。また、芯材の代わりに、または芯材とともに、線膨張係数の調整のためのフィラーを混入したプリプレグや、高誘電率フィラーを混入して誘電率の増大を図ったプリプレグを使用してもよい。なお、導電性基板1上に、液状の樹脂を塗布して、加熱等によって硬化させることにより、絶縁性シート5を形成することもできる。
次に、図8(A)〜(C)に示すように、導電性基板1を剥離する。なお、図8〜図11は、図1〜図7とは上下を反転して図解している。導電性基板1を剥離することで、上面および両側面が粗化された導体パターン10が絶縁性シート5の一方の面(転写面)に埋め込まれてなる基板が得られる。このとき、絶縁性シート5の一方の面がほぼ平滑になるように、導体パターン10が埋め込まれている。また、絶縁性シート5の一方の面から導体パターン10が露出している。Ni膜が導体パターン10および絶縁性シート5側に付着している場合には、導体パターン10に対して選択的にエッチングできる手法でNi膜を除去する。
次に、図9(A)〜(C)に示すように、絶縁性シート5の一方の面上に存在する下層レジスト2を除去する。下層レジスト2として硫化銅、酸化銅、またはヨウ化銅を用いた場合には、上記エッチングとして安価なウェットエッチングを採用することができる。例えば、硫化銅のウェットエッチングには、過酸化水素水を用いることができる。下層レジスト2としてSiO2またはSiNを用いた場合には、上記エッチングとしてドライエッチングを用いることも好ましい。なお、下層レジストを除去せずに、絶縁層として機能させてもよい。
上記までの工程により、図9(C)に示すように、導体パターン10として、コイルパターン10aと、コイルパターン10aに接続される一方の電極10bと、コイルパターンに接続される他方の電極10cが形成される。なお、特にコイルパターン10aおよび電極10b、10cを区別する必要のない場合には、単に導体パターン10と称する。
次に、図10(A)〜(C)に示すように、絶縁性シート5の一方の面上に、絶縁層6を形成する。絶縁層6の形成方法としては、例えば、導体パターン10とのコンタクト部分を除いて樹脂を絶縁性シート5の一方の面上に塗布し、熱硬化する。本実施形態では、コイルパターン10aの一端部10dと、電極10b、10cの部分を除いて、絶縁層6を形成する。なお、導体パターン10の露出面の全面に絶縁層6を形成した後に、絶縁層6上にレジストを形成して、レジストをマスクとしたエッチングにより、コンタクト部分に形成された絶縁層6を除去してもよい。絶縁層6としては、樹脂以外にもSiO2、SiN等の無機膜を使用してもよい。
次に、図11に示すように、導体パターン10に接続する電極7を形成する。この電極7により、導体パターン10間の必要な接続がなされる。本例では、コイルパターン10aの一端部10dと電極10bとに接続する電極7bと、電極10cに接続する電極7cを形成する。
電極7は、例えば導電性ペーストを用いて形成される。導電性ペーストの種類は、銀ペースト、銅ペースト、はんだペースト等が挙げられる。また、予備加熱を行なうことにより、合金層を形成するような導電性ペーストであってもよい。このような導電性ペーストを用いる場合には、当該合金の溶融温度が高いことが好ましい。導電性ペーストをスクリーン印刷するか、またはシリンジにより注入することにより、電極7を形成できる。なお、絶縁層6上の全面に電極層を形成した後に、レジストを用いたエッチングにより電極7のパターンを形成してもよい。
以上の工程を経て、図12に示す電子部品が形成される。なお、図12では、コイルを透視した状態を示している。なお、図12では、スパイラル形状の平面コイルを示したが、角型形状のコイルであってもよい。また、コイル用の導体パターン10に限定されず、抵抗、コンデンサ、トランジスタ等の電子部品を構成するあらゆる導体パターンの形成方法に本発明を適用可能である。本願明細書では、電子部品とは、導体パターンを含む機能素子を全て含み、受動素子、能動素子のいずれも含む。
上記の本実施形態に係る導体パターンの形成方法により形成された導体パターン10は、以下の構造的特徴がある。すなわち、図9(A)のC部に示すように、絶縁性シート5の一方の面上において、中心導体層11と表面導体層12との間で段差が存在する。
本実施形態に係る導体パターンの形成方法では、導電性基板1を下地とした電気めっきにより、レジスト4の開口部40内に中心導体層11が形成される。中心導体層11の幅および間隔は、レジスト4に形成された開口部40の幅および間隔により決まる。上層レジスト3を除去した後に、中心導体層11を下地とした電気めっきにより、中心導体層11の露出表面に表面導体層12が形成される。表面導体層12の形成により、中心導体層11および表面導体層12からなる導体パターン10の幅を中心導体層11よりも広げることができ、導体パターン10間の間隔を中心導体層11間の間隔よりも狭めることができる。下層レジスト2が形成されているため、中心導体層11間の底部における導電性基板1からのめっき成長を防止できるため、隣接する導体パターン10間の短絡を防止することができる。導体パターン10間の間隔は、表面導体層の電気めっきの条件(時間、電流等)を制御することにより、調整できる。したがって、本実施形態では、レジスト4およびリソグラフィの解像度により決定される占積率よりも高い占積率の導体パターン10を形成することができる。あるいは、レジスト4およびリソグラフィの解像度が低い場合であっても、高い占積率の導体パターン10を形成することができる。
このように、本実施形態に係る導体パターンの形成方法によれば、電気めっきを有効利用しつつ、導体パターンの占積率を向上させることができることから、導電性基板を利用する場合に特に有用なものとなる。このような導体パターンの形成方法により、電子部品の小型化および薄型化が可能となる。
また、本実施形態に係る導体パターンの形成方法は、導体パターン10の形成に電気めっきを用い、エッチングにはウェットエッチングを使用できるため、ドライプロセス(真空蒸着、ドライエッチング等)を用いる場合に比べて、生産性を向上させることができる。
さらに、所望の厚さをもつ導電性基板1上に導体パターン10を形成した後に、薄い絶縁性シート5の一方の面に導体パターン10を転写することにより、導体パターン10の占積率をさらに向上でき、当該導体パターンを含む電子部品を薄型化することができる。
また、電子部品がコイルである場合には、コイルパターンの幅を広げたり、コイルパターンの巻き数を多くすることができる。コイルパターンの幅を広くすることはコイルの低抵抗化に繋がり、コイルパターンの巻き数を多くすることはコイルのインダクタンスの向上に繋がる。
(第2実施形態)
第2実施形態に係る導体パターンの形成方法について、図13〜図15を参照して説明する。図13〜図15は、導体パターンを形成している状態を示す工程断面図である。第2実施形態では、絶縁性シートの両面に導体パターンを転写して、第1実施形態よりも占積率の向上を図る例について説明する。
図13に示すように、接着性を有する絶縁性シート8の両面に、導体パターン10を対向させて、絶縁性シート8および2つの導電性基板1を重ねて加熱および加圧する。絶縁性シート8としては、プリプレグを用いることができる。例えば、導体パターン10が形成された2つの導電性基板1をコンベクションオーブンで100℃、30分乾燥した後に、50μm厚の芯材のないエポキシ樹脂製プリプレグの両側に2つの導電性基板1を配置して、プレスする。これにより、上面および側面が粗化された導体パターン10がプリプレグの表面に埋め込まれる。プレスには、ボイドの発生を抑制するために、真空プレスを用いることが好ましい。なお、芯材無しのプリプレグの代わりに、芯材入りのプリプレグを使用してもよい。また、芯材の代わりに、または芯材とともに、線膨張係数の調整のためのフィラーを混入したプリプレグや、高誘電率フィラーを混入して誘電率の増大を図ったプリプレグを使用してもよい。なお、液状の樹脂を介在させて、2つの導電性基板1を重ねて加熱および加圧してもよい。この場合には、加熱により液状の樹脂が硬化して、絶縁性シート8となる。
次に、図14に示すように、絶縁性シート8の両側の2つの導電性基板1を剥離する。導電性基板1を剥離することで、絶縁性シート8の両面に導体パターン10が埋め込まれてなる基板が得られる。このとき、絶縁性シート8の両面がほぼ平滑になるように導体パターン10が埋め込まれている。また、絶縁性シート8の両面から導体パターン10が露出している。Ni膜が導体パターン10および絶縁性シート8側に付着している場合には、導体パターン10に対して選択的にエッチングできる手法でNi膜を除去する。
次に、図15に示すように、絶縁性シート8の両面に存在する下層レジスト2を除去する。下層レジスト2として硫化銅、酸化銅、またはヨウ化銅を用いた場合には、上記エッチングとして安価なウェットエッチングを採用することができる。例えば、硫化銅のウェットエッチングには、過酸化水素水を用いることができる。下層レジスト2としてSiO2またはSiNを用いた場合には、上記エッチングとしてドライエッチングを用いる。
以降の工程としては、第1実施形態と同様に、接着シート8の両面上に、絶縁層6を形成し、導体パターン10への導通および必要な電気的接続を得るための電極7を絶縁性シート8の両面上に形成する。第1実施形態と異なる点は、接着シート8の両側の面に、それぞれ絶縁層6および電極7を形成することである。以上により、本実施形態に係る電子部品、例えばコイルが製造される。
本実施形態に係る導体パターンの製造方法によれば、1枚の接着シート8の両面に導体パターン10を転写することにより、第1実施形態に比べて、導体パターン10の占積率をさらに向上させることができる。
本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態に係る電子部品は、コイル、抵抗等の機能素子を複数内蔵していてもよい。また、本実施形態で挙げた材料や数値は一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明によれば、小型化および薄型化を図った電子部品が得られるので、電子部品を備える携帯機器のように、特に小型化及び高性能化が要求される機器に広くかつ有効に利用することができる。本発明の電子部品の例として、平面コイルや、平面コイルを利用したトランス、コモンモードフィルタが挙げられる。また、プリント配線基板等の電子部品に適用可能である。
第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを示す斜視図である。 第2実施形態に係る導体パターンを形成している状態を示す工程図である。 第2実施形態に係る導体パターンを形成している状態を示す工程図である。 第2実施形態に係る導体パターンを形成している状態を示す工程図である。
符号の説明
1…導電性基板、2…下層レジスト、3…上層レジスト、4…レジスト、5…絶縁性シート、6…絶縁層、7…電極、8…絶縁性シート、10…導体パターン、10a…コイルパターン、10b,10c…電極、11…中心導体層、12…表面導体層、40…開口部。

Claims (8)

  1. 導電性基板上に、絶縁性をもつ下層レジスト、および絶縁性をもち前記下層レジストと異なる材料からなる上層レジストを含み、前記導電性基板を露出させる開口部をもつレジストを形成する工程と、
    前記導電性基板を下地とした電気めっきにより、前記レジストの前記開口部内のみにおける前記導電性基板上に中心導体層を形成する工程と、
    前記上層レジストのみを除去する工程と、
    前記中心導体層を下地とした電気めっきにより、前記中心導体層の露出表面に表面導体層を形成する工程と、
    を有する導体パターンの形成方法。
  2. 前記レジストを形成する工程は、
    前記導電性基板上に前記下層レジストを形成する工程と、
    前記下層レジスト上に前記開口部をもつ前記上層レジストを形成する工程と、
    前記上層レジストをマスクとしたエッチングにより、前記下層レジストに開口部を形成する工程と、
    を有する請求項1記載の導体パターンの形成方法。
  3. 前記下層レジストを形成する工程は、
    前記導電性基板を下地とした電気めっきにより、前記導電性基板上に金属層を形成する工程と、
    前記導電性基板上の前記金属層を絶縁化処理して、前記下層レジストを形成する工程と、
    を有する請求項2記載の導体パターンの形成方法。
  4. 前記表面導体層を形成する工程の後に、
    前記導電性基板上であって、前記中心導体層および前記表面導体層からなる導体パターンが形成された側を、接着性をもつ絶縁材で被覆する工程と、
    前記導電性基板を剥離する工程と、
    を有する請求項1記載の導体パターンの形成方法。
  5. 前記表面導体層を形成する工程の後に、
    前記中心導体層および前記表面導体層からなる導体パターンが形成された2つの前記導電性基板を、互いの前記導体パターンを対向させ、かつ接着性をもつ絶縁材を介在させた状態で、貼り合わせる工程と、
    前記絶縁材の両側の2つの前記導電性基板を剥離する工程と、
    を有する請求項1記載の導体パターンの形成方法。
  6. 前記表面導体層を形成する工程は、厚さ方向において成長速度が速くなるように調整される、
    請求項1記載の導体パターンの形成方法。
  7. 前記導電性基板上に金属層を形成し、前記導電性基板上の前記金属層を硫化またはヨウ化により絶縁化処理して、前記下層レジストを形成する、
    請求項1記載の導体パターンの形成方法。
  8. 前記絶縁化処理は、硫化ナトリウム溶液を用いて行なわれる硫化処理である、
    請求項1記載の導体パターンの形成方法。
JP2006352400A 2006-12-27 2006-12-27 導体パターンの形成方法 Active JP4894067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006352400A JP4894067B2 (ja) 2006-12-27 2006-12-27 導体パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352400A JP4894067B2 (ja) 2006-12-27 2006-12-27 導体パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2008166391A JP2008166391A (ja) 2008-07-17
JP4894067B2 true JP4894067B2 (ja) 2012-03-07

Family

ID=39695499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352400A Active JP4894067B2 (ja) 2006-12-27 2006-12-27 導体パターンの形成方法

Country Status (1)

Country Link
JP (1) JP4894067B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4853832B2 (ja) * 2007-03-29 2012-01-11 Tdk株式会社 導体パターンの形成方法
KR101339486B1 (ko) 2012-03-29 2013-12-10 삼성전기주식회사 박막 코일 및 이를 구비하는 전자 기기
CN104756211A (zh) * 2012-10-30 2015-07-01 株式会社Leap 使用树脂基板,通过电铸来制造线圈元件的方法
JP5294286B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap コイル素子の製造方法
WO2014068613A1 (ja) * 2012-10-30 2014-05-08 株式会社Leap コイル素子の製造方法
WO2014068611A1 (ja) * 2012-10-30 2014-05-08 株式会社Leap コイル素子、コイル素子集合体及びコイル部品の製造方法
KR101983137B1 (ko) * 2013-03-04 2019-05-28 삼성전기주식회사 파워 인덕터 및 그 제조방법
JP5514375B1 (ja) * 2013-07-19 2014-06-04 株式会社Leap コイル部品及びコイル部品の製造方法
WO2015097728A1 (ja) * 2013-12-27 2015-07-02 株式会社Leap コイル部品
KR101581695B1 (ko) * 2015-10-20 2016-01-05 삼성전기주식회사 코일 기판
KR101832608B1 (ko) * 2016-05-25 2018-02-26 삼성전기주식회사 코일 전자 부품 및 그 제조방법
JPWO2018070329A1 (ja) * 2016-10-12 2019-07-25 住友電工プリントサーキット株式会社 プリント配線板及びその製造方法
KR102016496B1 (ko) * 2018-04-06 2019-09-02 삼성전기주식회사 코일 부품 및 이의 제조 방법
JP7358847B2 (ja) * 2019-08-28 2023-10-11 Tdk株式会社 積層コイル部品の製造方法及び積層コイル部品
JP6879355B2 (ja) * 2019-12-03 2021-06-02 Tdk株式会社 コイル部品の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098696A (ja) * 1983-11-02 1985-06-01 東光株式会社 厚膜導体パタ−ンの製造方法
JPS60161605A (ja) * 1984-02-01 1985-08-23 Matsushita Electric Ind Co Ltd プリントコイルの製造方法
JPS60173817A (ja) * 1984-02-20 1985-09-07 Matsushita Electric Ind Co Ltd プリントコイルの製造方法
JPS61124117A (ja) * 1984-11-20 1986-06-11 Matsushita Electric Ind Co Ltd プリントコイルの製造方法
JPH01143391A (ja) * 1987-11-30 1989-06-05 Sony Chem Corp モールド基板の製造方法
JP2002246726A (ja) * 2001-02-20 2002-08-30 Mitsubishi Paper Mills Ltd プリント配線板の製造方法
JP2004111597A (ja) * 2002-09-18 2004-04-08 Canon Inc マイクロ構造体、及びその作製方法
JP2005191408A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd コイル導電体とその製造方法およびこれを用いた電子部品

Also Published As

Publication number Publication date
JP2008166391A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP4894067B2 (ja) 導体パターンの形成方法
CN107430922B (zh) 平面线圈元件及平面线圈元件的制造方法
TWI295089B (en) Wiring substrate and the manufacturing method of the same
US20070111380A1 (en) Fabricating method of printed circuit board having embedded component
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
JP4853832B2 (ja) 導体パターンの形成方法
JP2009277972A (ja) コイル部品およびその製造方法
JP2009152347A (ja) コイル部品およびその製造方法
WO2019111966A1 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP5246461B2 (ja) 電子素子及び電子素子の製造方法
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP5968640B2 (ja) インダクタ及びその製造方法
JP4087080B2 (ja) 配線基板の製造方法およびマルチップモジュールの製造方法
JP4877598B2 (ja) 導体パターンの形成方法および電子部品
JPH08138941A (ja) 積層型セラミックチップインダクタおよびその製造方法
JP4947416B2 (ja) 電子素子およびその製造方法
JP4547164B2 (ja) 配線基板の製造方法
US20070126108A1 (en) External connection structure for semiconductor package, and method for manufacturing the same
JP2002329959A (ja) プリント配線板およびその製造方法
TW200421961A (en) Multi-layer wiring substrate and the manufacturing method thereof
JP3960302B2 (ja) 基板の製造方法
JPH11163525A (ja) 多層配線基板の製造方法
JP2009267291A (ja) コイル部品およびその製造方法
JP5207811B2 (ja) 実装構造体および配線基板
JP4274861B2 (ja) 多層基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111211

R150 Certificate of patent or registration of utility model

Ref document number: 4894067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3