JPH08138941A - 積層型セラミックチップインダクタおよびその製造方法 - Google Patents

積層型セラミックチップインダクタおよびその製造方法

Info

Publication number
JPH08138941A
JPH08138941A JP7233742A JP23374295A JPH08138941A JP H08138941 A JPH08138941 A JP H08138941A JP 7233742 A JP7233742 A JP 7233742A JP 23374295 A JP23374295 A JP 23374295A JP H08138941 A JPH08138941 A JP H08138941A
Authority
JP
Japan
Prior art keywords
conductor
sheet
multilayer ceramic
ceramic chip
chip inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7233742A
Other languages
English (en)
Inventor
Hidekazu Uryu
英一 瓜生
Osamu Makino
治 牧野
Hironobu Chiba
博伸 千葉
Chisa Yokota
千砂 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7233742A priority Critical patent/JPH08138941A/ja
Publication of JPH08138941A publication Critical patent/JPH08138941A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【目的】 ノイズ対策部品などデジタル機器の小型・薄
型化に伴う高密度実装回路に数多く使用されている、積
層型セラミックチップインダクタの高インピーダンス化
と低導体抵抗化を両立し、かつ低積層化により、信頼性
向上と低コスト化を目的とする。 【構成】 電鋳法により形成した巻回コイル状メッキ導
体2,5をそれぞれシート状磁性体層1,6に転写する
とともに、シート状磁性体層3に設けた貫通孔4を介し
て、巻回コイル状メッキ導体2と5を接続することによ
り、低積層化、高インピーダンス化および低導体抵抗化
を同時に実現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、磁性体または絶縁体層
と導体層からなるシートを複数枚積層し焼成によりコイ
ル状導体線路が構成される積層型セラミックチップイン
ダクタおよびその製造方法に関するものである。
【0002】
【従来の技術】近年、積層型セラミックチップインダク
タはノイズ対策部品などデジタル機器の小型・薄型化に
伴う高密度実装回路に数多く使用されている。
【0003】以下、従来の積層型セラミックチップイン
ダクタの製造方法について説明する。
【0004】実開昭59−145009号公報に示され
るように、あらかじめ磁性体グリーンシートに1ターン
未満の導体線路(導体ペースト)を印刷しておき、導体
線路が印刷された各磁性体グリーンシートを積層圧着さ
せ、磁性体グリーンシートに設けられたスルーホールを
介して上下の層の間で、導体線路を電気的に接続させ
て、コイル状導体線路を形成し、積層された磁性グリー
ンシートおよびコイル状導体線路を一括焼成した積層型
セラミックチップインダクタが知られている。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
積層型セラミックチップインダクタは、大きなインピー
ダンス(あるいはインダクタンス)を得ようとすると、
コイル状導体線路の巻数を増やす必要があり、これに伴
って積層数を増やさなければならなかった。
【0006】ところが、このように積層数が増加する
と、積層工程回数が増え、製造コストが増加するという
問題があった。さらに各グリーンシート間での導体接続
箇所が増加し、接続信頼性も低下するという問題も生じ
ていた。
【0007】これらの課題を解決するため、特開平4−
93006号公報に示されるように、磁性体シートの磁
性体層を用い、同一平面内に1ターン以上の導体層を厚
膜印刷技術で形成して、これらを積層し、かつあらかじ
め磁性体層に形成されていた貫通孔を介して隣接する上
下の各導体層を電気的に接合させることにより、積層数
が少なくても比較的大きなインピーダンスを有する積層
型セラミックチップインダクタが提案されている。
【0008】しかしながら、このような提案において
も、次の2つの欠点を有している。 (1)厚膜導体印刷技術を用いて、小型の積層型セラミ
ックチップインダクタ(例えば、外形サイズ2.0mm
×1.25mmや1.6mm×0.8mm等)を製造す
る場合においては、微細な印刷の為、製造上の歩留り等
を考慮すると1.5ターン程度以下が実用範囲であり、
より大きいインピーダンスを有する積層型セラミックチ
ップインダクタを製造する場合には、高積層化する必要
がある。
【0009】(2)印刷厚膜導体層は、同一平面内でタ
ーン数を増やすには、厚膜導体幅を細くする必要がある
が、導体幅を細くすると導体抵抗が増加するので印刷厚
みを厚くする必要がある。ところが、印刷導体幅を細く
するにつれ、印刷解像度を保持するには、導体厚みは薄
くせざるを得ない(例えば印刷導体幅75μmの場合、
乾燥厚み15μm程度が限界と思われる)。
【0010】従って、上述のように厚膜印刷導体のター
ン数を単純に増やす方法は、多少積層数を減じる効果が
認められるものの余り実用的なものではない。
【0011】また、導体抵抗値の低減を目指したものと
して、特開平3−219605号公報では、グリーンシ
ートに凹部を形成し、その凹部内に導体ペーストを充填
して厚膜導体の膜厚を厚くさせることにより、導体抵抗
の低減を目指したものがあるが、グリーンシートに複雑
な凹部のパターンを形成することは量産工法的に困難で
ある。
【0012】さらに、もう一つの例として、特開昭60
−176208号公報では、磁性体層とコイル形成用の
約半ターンの導体を交互に積層する積層部品において、
コイル形成用の導体として金属箔の打ち抜き導体パター
ンを用いることで、導体抵抗値の低減を実現したことが
開示されている。しかし近年の部品の小型化に対応し
て、微小な平面部に導体を形成できるように金属箔を精
度良く打ち抜くことは極めて困難であり、ましてや1タ
ーン以上巻回する複雑なコイル状パターンを形成するこ
とは不可能である。また、打ち抜いた複数の金属箔を精
度良くシート状磁性体層上に、一定ピッチで並べること
も困難である。更にシート状磁性体層を挟んで上下に隣
接する金属箔同士をそのパターンの端部で接続する際、
接合技術が低いと接続不良を発生する場合もあり得るの
である。
【0013】また、別角度のアプローチとして、特公昭
64−42809号公報、特開平4−314876号公
報にフィルム上に形成された金属薄膜をセラミックグリ
ーンシートに転写することにより、積層セラミックコン
デンサを製造する方法が開示されている。
【0014】すなわち、フィルム上に蒸着により形成さ
れた離型性を有する金属薄膜上に湿式メッキにより、所
望の金属層を得、必要によりエッチング法で余分に形成
された金属層を除去し、パターンを形成したものを被転
写体(セラミックグリーンシート)に転写するというも
のである。
【0015】この転写技法の応用により、コイル状導体
線路を形成し、これを磁性体グリーンシートに転写する
ことが可能である。
【0016】即ちフィルム上に形成された比較的薄い
(例えば10μm以下)転写用金属薄膜をフォトレジス
ト法でエッチングし、ファインな導体パターン(例えば
導体幅40μm、ラインスペース40μm等)を得るこ
とにより、大きなインピーダンスを有するセラミック積
層チップ型インダクタを得ることもできる。
【0017】しかしながら上記転写技法では、比較的厚
い(例えば10μm以上)転写用金属膜をファインなパ
ターン精度で得ようとすることは困難である。
【0018】何故なら、上記のような湿式メッキを用い
た転写技法では、いったんほぼ全面に形成された金属層
をエッチング法により余分な金属層を除去するものであ
るから、金属層の厚みが厚ければ厚いほどファインな導
体パターン形成が困難になる。
【0019】また所望の金属パターンはエッチングレジ
ストの下部に残っているので、金属パターンを被転写体
に転写する前に必ずエッチングレジストを除去する必要
があるが、エッチング用のレジストを剥離する際に、レ
ジストと一緒に金属パターンが、剥離する場合もある。
この現象も金属層の厚みが厚くなればなるほど、起こり
やすくなる。これは、金属層の厚みが厚くなればなるほ
ど、エッチングに要する時間が長くなり、金属薄膜層が
エッチャントに侵されるために生じるものと推定され
る。
【0020】従って、この技法を用いても、導体抵抗値
を低くするという課題を十分解決することはできない。
【0021】
【課題を解決するための手段】上記課題を解決するため
に、本発明の積層型セラミックチップインダクタは、磁
性体または絶縁体層と導体層とを交互に複数枚積層し、
各導体層間を電気的接続することにより、コイル状導体
線路を構成する積層型チップインダクタにおいて、前記
導体層の少なくとも1つを電鋳法によりパターン形成し
たメッキ導体層としたものである。
【0022】
【作用】この構成により、本発明により製造される積層
型セラミックチップインダクタの導体パターンは、フォ
トレジスト膜等の型を用いた電鋳法により形成するの
で、導体抵抗を十分低くするに足りる程度の厚みを有す
るとともに高精度なパターン幅を有する導体パターンを
実現することができる。
【0023】一方、印刷等で形成した膜厚導体とは異な
り、焼成後の導体厚みの収縮が小さいため、磁性体層と
導体層のデラミネーションの発生も皆無である。
【0024】
【実施例】
(実施例1)以下、本発明の第1の実施例を図面を用い
て説明する。
【0025】図1は本発明の第1の実施例における積層
型セラミックチップインダクタの構造を示す分解斜視図
である。
【0026】なお、以下図面は都合上1個片分の積層型
セラミックチップインダクタのみを図示するが、実際の
製造工程では、平面上に複数個同時に形成されており、
積層後個片に分割するものとする。
【0027】図1において1,3,6はシート状磁性体
層である。2,5は所望のパターンを有するレジスト膜
を形成した後メッキにより導体パターンを形成する電鋳
法で形成され、それぞれシート状磁性体層1,6に転写
される巻回コイル状メッキ導体である。4は巻回コイル
状メッキ導体2,5を互いに接続するための貫通孔であ
る。
【0028】以上のように構成された積層型セラミック
チップインダクタの製造方法を以下に示す。
【0029】まず初めに、電鋳法による転写用の巻回コ
イル状メッキ導体2,5の作製法を図2を用いて説明す
る。
【0030】図2に示すように、ベースステンレス板8
全面に導電性を有する離型処理層として、ストライクA
gメッキを施すことにより、厚み0.1μm以下のAg
離型層9を得る。
【0031】ここで、ストライクAgメッキとしては、
ごく一般的なアルカリシアン系のAgメッキ浴を用いる
ことができる。アルカリシアン系のAgメッキ浴の一例
として(表1)にメッキ浴の構成を例示する。
【0032】
【表1】
【0033】(表1)のAgメッキ浴の場合で、5〜2
0秒程度で、約0.1μmのAg離型層9を得ることが
できる。
【0034】ところで、Ag離型層9が離型性を有する
のは、Agとの密着性が乏しいベースステンレス板8上
に、Ag膜をストライク(高速)メッキするので、Ag
膜の膜中に歪みが多く発生し、Ag膜がベースステンレ
ス板8と強固に密着できないためと考えられる。
【0035】またAg離型層9とベースステンレス板8
の、より最適な離型性を得るため、ベースステンレス板
8の表面を表面粗さ(Ra)が約0.05μm〜約1μ
mの範囲に調整する(粗す)ことが望ましい。
【0036】表面を粗す方法として、酸処理やブラスト
処理等を用いることができる。表面粗さ(Ra)が約
0.05μm以下の場合、Ag離型層9とベースステン
レス板8の密着性が不十分になり、以降の工程の途中で
Ag離型層9が剥離する場合があり、また表面粗さ(R
a)が約1μm以上の場合、Ag離型層9とベースステ
ンレス板8の密着性が良すぎて、Ag離型層9の磁性体
層への転写が良好に行えなかったり、メッキレジストパ
ターン11の解像度が低下する場合がある。
【0037】一方、ベースステンレス板8の表面を適度
に粗すことにより、次工程で形成されるメッキレジスト
パターン11の密着性を向上させる効果や、メッキレジ
ストパターン11の剥離工程におけるAg離型層9の離
型防止効果が向上するという副次的効果も生じる。
【0038】なお、Ag離型層9は、銀鏡反応を利用し
て形成することもできる。更にベース金属板としては、
ステンレス以外の材料を用いて導電性を有するように離
型処理することも可能である。主な使用可能材料とその
離型処理方法を(表2)に列挙する。
【0039】
【表2】
【0040】また、ベース金属板以外に銅箔をラミネー
トしたプログラム基板やペットフィルム等に導電性を付
与することにより、同様の効果を持たせることも可能で
あるが、金属板の方が、わざわざ導電性を付与する必要
も無く効率的である。
【0041】特にステンレス板は、化学的に安定で、か
つ表面にクロム系の酸化膜を有するため、離型性も良
く、最も容易に用いることが可能である。
【0042】このように、Ag離型層9を形成した後、
Ag離型層9上にドライフィルムレジストをラミネート
し、予備乾燥後、2.0×1.25mm2サイズの平面
内に幅70μm、約2.5ターンの巻回コイル状導体形
成用のフォトマスクを用いて露光・現像し、厚みT=5
5μmのメッキレジストパターン11を形成する。
【0043】フォトレジストとしては、各種メッキレジ
スト(液状、ペースト状、ドライフィルム)が利用でき
る。ドライフィルムに関しては、レジスト厚みが一定で
あり、導体膜の厚みを比較的精度良くコントロールでき
るが、レジスト感度の程度から、導体パターン精度幅が
約50μm以上のパターン形成用に用いるのが好まし
い。
【0044】液状フォトレジストの場合、数ミクロン幅
の導体パターン精度を得ることも可能である。
【0045】最も一般的なペースト状フォトレジストの
場合で、40μm程度の導体幅と30〜40μm程度の
厚みの導体パターンを得ることができる。
【0046】この場合、例えば2.0×1.25mm2
サイズの平面内に5ターン程度の巻回導体パターンを、
1.6×0.8mm2サイズの平面内に3ターン程度の
パターンを容易に形成できる。
【0047】また、それぞれのレジストの特性に応じ
て、レジスト膜のコーティング方法も、印刷、スピンコ
ート、ロールコート、ディップ、ラミネート等の方法を
選択することができる。
【0048】露光は、平行光のUV露光器で行い、露光
時間、光量等の条件は、各種レジストの特性に合わせれ
ば良い。
【0049】さらに、現像は各種レジストの専用の現像
液を用いれば良い。また必要により、現像後UV光の再
露光や、ポストキュアを行い、レジスト膜の耐薬品性を
向上させることもできる。
【0050】次に、メッキレジストパターン11を形成
した後、Agの電気メッキ浴に浸漬し、必要な厚みtの
転写用のAg導体パターン10を形成する。本実施例で
はt=約50μmとなるように形成した。
【0051】この工程における最も注意すべき点は、一
般的なアルカリ性のAgメッキ浴を用いないということ
である。
【0052】何故なら、アルカリ浴の場合、メッキレジ
スト膜の剥離液として機能するため、前工程でパターン
作製したメッキレジストパターン11が破壊されてしま
うためである。
【0053】従って、弱アルカリ性(中性)あるいは酸
性のAgメッキ浴を用いる必要がある。弱アルカリ性
(中性)のメッキ浴としては(表3)に示すようなもの
を用いることができる。
【0054】
【表3】
【0055】pH調整はアンモニアとクエン酸で行う
が、種々の実験の結果、pHが8.5を越えるとほとん
どのメッキレジストが剥離する。
【0056】従って、pHを少なくとも8.5以下に設
定することが望ましい。その他酸性のメッキ浴として、
(表4)に示すようなものを用いることができる。
【0057】
【表4】
【0058】このような(表4)に示すAgメッキ浴
は、酸性のため、メッキレジストの剥離は見られなかっ
た。さらに界面活性剤(メチルイミダゾールチオール、
フルフラール、ロート油等)の添加により、Ag光沢を
増し表面をさらに平滑にすることもできた。
【0059】本実施例では、(表3)に示す弱アルカリ
(中性)浴を用いた。pHは7.3とした。
【0060】但し、メッキ処理における電流密度は1A
/dm2程度とした。これは、高速にメッキを行うた
め、電流密度を大きくすると、Ag導体パターン10に
歪みが大きく生じ、パターンを転写する以前にAg膜が
剥離してしまう場合があるからである。
【0061】なお、本実施例においては、厚み約50μ
mのAg導体パターン10を得るのに約260分のメッ
キ時間を要した。
【0062】ところで、Ag離型層9は、ストライクA
gメッキ浴(アルカリ性)で形成されたが、上記に示し
たような弱アルカリ性(中性)または酸性浴中で、最初
の数分間のみ電流密度を大きくし、Ag膜の歪みを大き
くすることでベースステンレス板8との界面付近のAg
膜に離型性を付与することも可能である。
【0063】この場合、図3に示すような構成となり、
わざわざAg離型層9を設ける必要は無い。
【0064】次に、メッキレジストパターン11を剥離
し、図4に示すような構造を得る。メッキレジストパタ
ーン11の剥離液もメッキレジスト膜専用のものを用い
れば良いが、通常はNaOHの約5%溶液(液温 約4
0℃)に浸漬すれば約1分程度で剥離することができ
る。
【0065】メッキレジストパターン11の剥離終了
後、約0.1μmのAg剥離型9を希硝酸(5%)を用
いて、ソフトエッチング(エッチング時間は数秒)する
ことにより、図5に示すように独立した巻回コイル状の
Ag導体パターン10をベースステンレス板上に得る。
このAg導体パターン10が図1に示す約2.5ターン
の巻回コイル状メッキ導体2,5となるのである。
【0066】Ag離型層9のソフトエッチャントとして
は、前述の希硝酸以外に、無水クロム酸の硫酸浴や塩化
第2鉄の塩酸浴等も使用できる。
【0067】なお、エッチング時間にして、わずか数秒
のソフトエッチング程度で、巻回コイル状メッキ導体パ
ターンの下に位置するAg離型層がエッチングされ巻回
コイル状メッキ導体パターンが剥離することはない。
【0068】次に、シート状磁性体層1,3,6の形成
方法について述べる。まず、ブチラール、アクリル、エ
チルセルロース等の樹脂をイソプロピルアルコール、ブ
タノール等の低沸点アルコールまたはトルエン、キシレ
ン等の溶剤とジブチルフタレート等の可塑剤に溶解させ
たビヒクルとNi・Zn・Cu系のフェライト粉末(平
均粒径0.5〜2.0μm)とを混練してなるペースト
(スラリー)状フェライトをドクターブレード法でペッ
トフィルム上に形成し、80〜100℃程度で粘着性を
少し残した状態になるまで乾燥させる。
【0069】各シート状磁性体層1,3,6の厚みとし
ては、シート状磁性体層1,6は厚み0.3〜0.5m
m程度になるように形成し、シート状磁性体層3は、厚
さ20〜100μm程度に形成した後、パンチング等に
より、0.15〜0.3mm角程度の貫通孔4を貫通さ
せる。
【0070】次に、各巻回コイル状メッキ導体2,5と
各シート状磁性体層1,3,6を転写積層する転写工程
について説明する。
【0071】まず、ペットフィルム上に形成されたシー
ト状磁性体層1に、すでに形成済みの巻回コイル状メッ
キ導体2を押し当て転写する(必要により、加圧、加熱
しても良い)。あるいは、シート状磁性体層1を一旦ペ
ットフィルムから離型し、シート状磁性体層1の粘着性
を有する可塑剤面側(ペットフィルムと接していた面
側)に巻回コイル状導体2を押し当て転写しても良い。
【0072】このとき巻回コイル状メッキ導体2は、ベ
ースステンレス板8と程良い離型性を有しており、一方
シート状磁性体層1に対しては程良い粘着性があり、ま
たコイル状メッキ導体2が、転写プロセスの過程でシー
ト状磁性体層1の圧縮変形により喰い込むため、シート
状磁性体層1をベースステンレス板8から、引き剥がす
ことにより、巻回コイル状導体2は容易にシート状磁性
体層1に転写される。
【0073】また、このときシート状磁性体層1のシー
ト強度が不足している場合には、シート状磁性体層1の
上に粘着性シートを張り付けることにより、シート状磁
性体層の強度不足を補うこともできる。
【0074】さらに同様のプロセスにより、巻回コイル
状メッキ導体5をシート状磁性体層6に転写する。
【0075】さらにこうして得た2つの巻回コイル状メ
ッキ導体2,5を転写したシート状磁性体1,6の間に
シート状磁性体層3を配置し、貫通孔4を通じて2つの
巻回コイル状メッキ導体2,5が互いに接続されるよう
に積層し、加熱(60〜120℃)・加圧(20〜50
0kg/cm2)することで層間の接続を完全にする。
【0076】ただし、2つの巻回コイル状導体2,5
の、電気的接合は厚膜導体を介した方がよりオーミック
な接続が得られる場合が多いため、図13に示すよう
に、好ましくは、シート状磁性体層3の貫通孔4には、
予め印刷厚膜導体7を印刷し充填するか、あるいは、貫
通孔4と略同じ大きさのバンプ状のメッキ導体7を転写
した方が望ましい。
【0077】以上のプロセスにおいては、製造上の効率
を向上させるため同時に複数の積層型セラミックチップ
インダクタを得るため、一枚のシートに複数の導体パタ
ーンが形成されるのが一般的である。従って、シートを
各個片に切断した後、850〜950℃、1〜2時間程
度で焼成する。また、焼結後に切断しても良い。
【0078】最後に、切断した個片の相対する外片部に
内部の巻回コイル状メッキ導体と電気的に接続されるよ
うに、銀合金系の取り出し電極を形成し、600〜85
0℃程度で、焼結させることにより、図6に示す外部電
極12を形成する。さらに必要により、外部電極12上
にNi、ハンダ等のメッキを施すものである。
【0079】このようなプロセスにより、外形2.0×
1.25mm、厚み0.8mmの積層型セラミックチッ
プインダクタを得た。内部導体は約2.5ターンの巻回
コイル状メッキ導体2および5の2層構造となってお
り、合計5ターンの巻回コイル状導体線路を有している
ため、周波数100MHzでのインピーダンス値は、約
700Ω得ることができた。
【0080】直流抵抗値は、Ag導体厚みが約50μm
あるため、極めて小さく約0.12Ωにすることができ
た。
【0081】また、本実施例による、積層セラミックチ
ップインダクタを切断して観察したところ、Ag導体と
磁性体層の界面に特には隙間のようなものは観察されな
かった。
【0082】これは、本発明による電鋳法により形成さ
れた巻回コイル状導体は、焼成による収縮率が40〜6
0%である厚膜導体で形成される場合と異なり、焼成に
よる収縮が比較的小さい(5〜10%)ため、Ag導体
の周りに磁性体(焼結収縮率5〜20%)が緻密に焼結
したためと考えられる。
【0083】また、巻回コイル状導体が金属箔の場合に
は、金属箔がメッキ膜と比較して緻密であるので、熱膨
張するので、ほとんど収縮しないため、磁性体の焼結収
縮との収縮率の相違によるクラックを生じる場合がある
が、本実施例による電鋳法により形成された巻回コイル
状導体の場合はクラックを生じることは少ない。
【0084】(実施例2)以下、本発明の第2の実施例
を図面を用いて、説明する。
【0085】図7は本発明の第2の実施例における積層
型セラミックチップインダクタの構造を示す分解斜視図
である。
【0086】図7において13,18はシート状磁性体
層、15は貫通孔16を形成したシート状磁性体層であ
る。14は電鋳法で形成された転写用の巻回コイル状メ
ッキ導体、17は貫通孔16を形成したシート状磁性体
層に印刷された厚膜導体である。電鋳法で形成された転
写用の巻回コイル状メッキ導体14と印刷された厚膜導
体17は、貫通孔16を介して互いに接続する。
【0087】以上のように構成された積層型セラミック
チップインダクタの製造方法を以下に示す。
【0088】まず初めに、転写用の巻回コイル状メッキ
導体14の作製は、実施例1と同様の電鋳法により行う
ことができる。
【0089】本実施例では、1.6×0.8mm2サイ
ズの平面内に幅約40μm、厚さ35μmのパターンル
ールで約3.5ターンのパターンを得た。
【0090】なお、使用したレジストは、印刷可能な高
感度ペースト状レジストである。次にシート状磁性体層
13,15,18の形成方法について述べる。
【0091】ブチラール、アクリル、エチルセルロース
等の樹脂をターピネオール等の高沸点の溶剤とジブチル
フタレート等の可塑剤に溶解させたビヒクルとNi・Z
n・Cu系のフェライト粉末(平均粒径0.5〜2.0
μm)とを混練してなるペースト状フェライトをメタル
マスクを用いて印刷でペットフィルム上に形成する。そ
の後、80〜100℃程度で乾燥させ(必要により印刷
・乾燥を数回繰り返し)、厚み0.3〜0.5mm程度
になるように形成されたシート状磁性体層13,18を
得る。
【0092】あるいは、上記の方法以外に、50〜10
0μm程度に印刷・乾燥されたシート状磁性体層を数枚
積層することにより各シート状磁性体層13,18を得
ることもできる。
【0093】なお、シート状磁性体層15については、
スクリーン印刷にてペットフィルム上に貫通孔16を有
するパターンを形成し、厚みは40〜100μm程度に
なるように調整する。
【0094】まずペットフィルム上に形成されたシート
状磁性体層13に、すでに形成済みの巻回コイル状メッ
キ導体14を押し当て転写する。加圧条件は20〜10
0kg/cm2、加熱条件は60〜120℃の範囲から
選ばれるのが好ましい。
【0095】このとき巻回コイル状メッキ導体14は、
ベースステンレス板と程良い離型性を有しているととも
に、シート状磁性体層13に対しては程良い粘着性があ
る。さらに巻回コイル状メッキ導体14は、パターン幅
が40μmと比較的狭いため、シート状磁性体層13に
多少喰い込む効果も有るので、巻回コイル状メッキ導体
14は容易にシート状磁性体層13に転写される。
【0096】なお、実施例1と同様にシート状磁性体層
13の可塑剤面側に巻回コイル状メッキ導体14を押し
当てることにより転写することもできる。
【0097】続いて、貫通孔16を有するシート状磁性
体層15に厚膜導体17を印刷する。
【0098】さらに、こうして得た巻回コイル状メッキ
導体14を転写したシート状磁性体13と厚膜導体17
が印刷されたシート状磁性体層15を重ね、貫通孔16
を介して、巻回コイル状メッキ導体14と厚膜導体17
が互いに接続されるように積層し、さらにその上部にシ
ート状磁性体層18を積層し、加熱・加圧し、一体積層
体とする。
【0099】以上のプロセスにおいては、製造上の効率
を向上させるため同時に複数の積層型セラミックチップ
インダクタを得るため、一枚のシートに複数の導体パタ
ーンが形成する。従って、シートを各個片に切断した
後、850〜950℃、1〜2時間程度で焼成する。
【0100】最後に切断した個片の相対する両端部に内
部の巻回コイル状導体と接続するように、取り出し電極
を形成し、600〜850℃程度で、焼結させることに
より、図6に示す外部電極12を形成する。さらに必要
により、外部電極12上にNi、ハンダ等のメッキを施
すものである。
【0101】このようなプロセスにより、外形1.6×
0.8mm2、厚み0.8mmの積層型セラミックチッ
プインダクタを得た。内部導体は約3.5ターンの巻回
コイル状メッキ導体14と貫通孔を介して接続される直
線状の厚膜導体17の、2層構造となっており、合計
3.5ターンの巻回コイル状導体線路を有しているた
め、100MHzにおけるインピーダンスは、約300
Ωとして得ることができた。
【0102】直流抵抗値は、Ag導体厚みが約35μm
あるため、約0.19Ωにすることができた。
【0103】なお、本実施例では、転写用の巻回コイル
状メッキ導体14と厚膜導体17の2つの導体のみから
なっているが、必要により複数の転写用の巻回コイル状
メッキ導体14と複数の厚膜導体17とを交互に接続し
ても構わない。
【0104】また本実施例のように、厚膜導体と巻回コ
イル状メッキ導体とを組み合わせることにより、巻回コ
イル状メッキ導体同士を接続する場合に比べ更に接続信
頼性が増すものである。
【0105】これは、厚膜導体が積層時に変形しやすい
ため、巻回コイル状メッキ導体との密着性が高まった状
態で焼結されるためであると推定される。
【0106】(実施例3)以下、本発明の第3の実施例
を図面を用いて、説明する。
【0107】図8は本発明の第3の実施例における積層
型セラミックチップインダクタ構造を示す分解斜視図で
ある。
【0108】図8において19,24はシート状磁性体
層、21は貫通孔22を有するシート状磁性体層であ
る。20,23は電鋳法で形成された転写用の巻回コイ
ル状メッキ導体である。25はシート状磁性体層21に
形成された貫通孔22を充填するように印刷された厚膜
導体である。電鋳法で形成された転写用の巻回コイル状
メッキ導体20,23と印刷された厚膜導体25は、貫
通孔22を介して互いに接続する。
【0109】以上のように構成された積層型セラミック
チップインダクタの製造方法を以下に示す。
【0110】まず初めに、電鋳法による転写用の巻回コ
イル状メッキ導体20,23の作製法は、実施例1と同
様の電鋳法により行うことができる。
【0111】本実施例では、1.6×0.8mm2サイ
ズの平面内に幅約40μm、厚さ35μmのパターンル
ールで、転写用の巻回コイル状メッキ導体20は、約
3.5ターン、転写用の巻回コイル状メッキ導体23と
して約2.5ターンのパターンを得た。
【0112】なお、使用したレジストは、印刷可能な高
感度ペースト状レジストである。次にシート状磁性体層
19,21,24の形成方法について述べる。
【0113】ブチラール、アクリル、エチルセルロース
等の樹脂をターピネオール等の高沸点の溶剤とジブチル
フタレート等の可塑剤に溶解させたビヒクルとNi・Z
n・Cu系のフェライト粉末(平均粒系0.5〜2.0
μm)とを混練してなるペースト状フェライトをメタル
マスクを用いて印刷でペットフィルム上に形成し、80
〜100℃程度で粘着性を少し残した状態になるまで乾
燥させ、厚み0.3〜0.5mm程度になるように形成
されたシート状磁性体19,24を得る。シート状磁性
体層21は、スクリーン印刷にてペットフィルム上に貫
通孔22を有するパターンを形成し、厚みは40〜10
0μm程度になるように調整する。
【0114】さらに貫通孔22に厚膜導体が充填される
ように、厚膜導体25を印刷する。次にペットフィルム
上に形成されたシート状磁性体層19に、すでに形成済
みの転写用の巻回コイル状メッキ導体20を押し当て転
写する(必要により、加圧、加熱する)。
【0115】同様に、転写用の巻回コイル状メッキ導体
23もシート状磁性体層24に転写する。
【0116】このとき、シート状磁性体層24の代わり
にシート状磁性体層21に転写しても構わない。
【0117】さらにこうして得た巻回コイル状メッキ導
体20が転写されたシート状磁性体層19と巻回コイル
状メッキ導体23が転写されたシート状磁性体層24の
間に貫通孔22を有するシート状磁性体層21を配置
し、貫通孔22に充填された厚膜導体25を介して、転
写用の巻回コイル状メッキ導体20と23とが互いに接
続するよう積層し、加熱・加圧し、一体積層体とする。
【0118】以上のプロセスにおいては、製造上の効率
を向上させるため同時に複数の積層型セラミックチップ
インダクタを得るため、一枚のシートに複数の導体パタ
ーンが形成されるのが一般的である。従って、シートを
各個片に切断し、その後、850〜1000℃、1〜2
時間程度で焼成する。
【0119】最後に、切断した個片の相対する両端部に
内部の巻回コイル状導体と接続するように、取り出し電
極を形成し、600〜850℃程度で焼結させることに
より、図6に示す外部電極12を形成する。さらに、必
要により外部電極12上にNi、ハンダ等のメッキを施
すものである。
【0120】このようなプロセスにより、外形1.6×
0.8mm2、厚み0.8mmの積層型セラミックチッ
プインダクタを得た。内部導体は導体幅約40μm、約
3.5ターンの巻回コイル状メッキ導体20と、貫通孔
を介して接続される約2.5ターンの巻回コイル状メッ
キ導体23との2層構造となっており、合計6ターンの
巻回コイル状導体線路を有しているため、100MHz
においてインピーダンスは、約1000Ω得ることがで
きた。
【0121】直流抵抗値は、巻回コイル状メッキ導体の
厚みが約35μmあるため、約0.32Ωにすることが
できた。
【0122】(実施例4)以下、本発明の第4の実施例
を図面を用いて説明する。
【0123】図9は本発明の第4の実施例における積層
型セラミックチップインダクタの構造を示す分解斜視図
である。
【0124】図9において26,31はシート状磁性体
層、28は貫通孔29を有するシート状磁性体層、2
7,30は電鋳法で形成された転写用の巻回コイル状メ
ッキ導体である。
【0125】電鋳法で形成された転写用の巻回コイルメ
ッキ状導体27,30は、貫通孔29を介して互いに接
続する。
【0126】以上のように構成された積層型セラミック
チップインダクタの製造方法は、実施例1と同じである
ので省略する。
【0127】本実施例により、外形2.0×1.25m
2、厚み0.8mmの積層型セラミックチップインダ
クタを得た。内部導体は導体幅約40μm、約5.5タ
ーンの巻回コイル状メッキ導体27と貫通孔29を介し
て接続される約2.5ターンの巻回コイル状メッキ導体
30の2層構造となっており、合計8ターンの巻回コイ
ル状導体線路を有しているため、100MHzにおける
インピーダンスは、約1400Ω得ることができた。
【0128】直流抵抗値は、巻回コイル状メッキ導体厚
みが約35μmあるため、約0.47Ωにすることがで
きた。
【0129】(実施例5)以下、本発明の第5の実施例
を図面を用いて、説明する。
【0130】本実施例における積層型セラミックチップ
インダクタは実施例2と同じ構造を有しているので、図
7を用いて説明する。
【0131】図7において13,18はシート状磁性体
層、15は貫通孔16を有するシート状磁性体層、14
は電鋳法で形成された転写用の巻回コイル状メッキ導
体、17は貫通孔16を有するシート状磁性体層に印刷
された厚膜導体で、電鋳法で形成された転写用の巻回コ
イル状メッキ導体14と印刷された厚膜導体17とは、
貫通孔16を介して互いに接続する。
【0132】以上のように構成された積層型セラミック
チップインダクタの製造方法を以下に示す。
【0133】まず、実施例2と同様に、1.6×0.8
mm2サイズの平面内に幅約40μm、厚さ35μmの
パターンルールで約3.5ターンのパターンの転写用の
巻回コイル状メッキ導体14を得た。
【0134】次に図10を用いて、シート状磁性体層1
3の形成方法について述べる。ブチラール、アクリル、
エチルセルロース等の樹脂をターピネオール等の高沸点
の溶剤とジブチルフタレート等の可塑剤に溶解させたビ
ヒクルとNi・Zn・Cu系のフェライト粉末(平均粒
系0.5〜2.0μm)とを混練してなるペースト状フ
ェライトをメタルマスクを用いてAg導体パターン34
の形成されているベースステンレス板32上に印刷し、
80〜100℃程度で乾燥させ(必要により、印刷・乾
燥を繰り返し)、厚み0.3〜0.5mm程度になるよ
うに形成する。
【0135】次にこのシート状磁性体層33の上層から
熱離型性シート35を粘着させ(必要により加熱、加圧
しても良い)、この熱離型性シート35とともに、Ag
導体パターン34とシート状磁性体層33を同時にベー
スステンレス板32から離型する。
【0136】このようにして巻回コイル状メッキ導体1
4がシート状磁性体層13上に形成されたグリーンシー
トを得ることができる。
【0137】また、必要により、シート状磁性体層33
を印刷形成する前に、Ag導体パターン34が形成され
たベースステンレス板32上に実施例1で図2に示すよ
うなAg離型層9を設けることもできる。
【0138】このようなAg離型層により、シート状磁
性体層33とベースステンレス板32との離型性をより
良くすることができる。なお、Ag離型層としては液状
のフッ素系カップリング剤(パーフルオロデシルトリエ
トキシシラン等)をディップコートし、200℃程度で
乾燥形成できる。離型層の厚みは0.1μm程度が好適
である。
【0139】一方、シート状磁性体層15は、スクリー
ン印刷にてペットフィルム上に貫通孔16を有するパタ
ーンに形成される。厚みは40〜100μm程度になる
ように調整され、このシートを巻回コイル状メッキ導体
14上に積層する。
【0140】積層時の加圧条件は20〜500kg/c
2、加熱条件は80〜120℃の範囲から選ばれるの
が好ましい。
【0141】本実施例においては、巻回コイル状メッキ
導体14は、シート状磁性体層13に食い込んでおり、
凹凸が少ないため、シート状磁性体層15はシート状磁
性体層13上に容易に転写される。
【0142】次にシート状磁性体層15上に貫通孔16
を介して巻回コイル状メッキ導体層14と接続するよう
に厚膜導体17が印刷される。
【0143】さらにその上部にシート状磁性体層18を
積層し、加熱・加圧し、一体積層体とする。この場合シ
ート状磁性体層18を直接印刷積層しても構わない。
【0144】残りの工程(グリーンシートの切断、焼
成、端面電極形成等)は、実施例2と全く同様である。
【0145】また本実施例における積層型セラミックチ
ップインダクタの電気特性も実施例2と等価である。
【0146】(実施例6)以下、本発明の第6の実施例
を図面を用いて、説明する。
【0147】本実施例は実施例2及び5と同じ構造を有
しており、図7及び図11を用いて説明する。
【0148】図7において13,18はシート状磁性体
層、15は貫通孔16を有したシート状磁性体層であ
る。14は電鋳法で形成された転写用の巻回コイル状メ
ッキ導体、17は貫通孔16を有するシート状磁性体層
に印刷された厚膜導体である。電鋳法で形成された転写
用の巻回コイル状メッキ導体14と印刷された厚膜導体
17とは、貫通孔16を介して互いに接続する。
【0149】以上のように構成された積層型セラミック
チップインダクタの製造方法において、転写用の巻回コ
イル状メッキ導体14をシート状磁性体層13に転写す
る工程を図11を用いて以下に示す。
【0150】実施例2と同様に、1.6×0.8mm2
サイズの平面内に幅約40μm、厚さ35μmのパター
ンルールで約3.5ターンのAg導体パターン38(転
写用の巻回コイル状メッキ導体14と一致する)をベー
スステンレス板36上に得た。Ag導体パターン38と
ベースステンレス板36の間には導電性のAg離型層
(ストライクAgメッキ層)37が形成される(図11
(a))。
【0151】次にAg導体パターン38の上部から加熱
発泡することにより、ベースステンレス板36からの熱
離型性を有する発泡シート39を貼り付ける(必要によ
り、加熱、加圧しても良い)(図11(b))。
【0152】発泡シート39は、粘着力が強いので、発
泡シート39をベースステンレス板36から引き剥がす
と、Ag導体パターン38及びAg離型層37が発泡シ
ート39に転写される(図11(c))。
【0153】予め、ペットフィルム等に印刷等の技法で
形成されたシート状磁性体層40(厚み50μm〜50
0μm)を、発泡シート39上に転写されているAg導
体パターン38上のAg離型層37の上部に積層する。
この場合、シート状磁性体層40の可塑剤面側をAg離
型層37に接するように積層し、シート状磁性体層40
の総厚が0.3〜0.5mm程度になるまで積層を繰り
返す(図11(d))。
【0154】勿論、必要により、積層時に加圧・加熱を
適当な条件で行っても良い。次に、前記シート状磁性体
層40、Ag導体パターン38、Ag離型層37、発泡
シート39からなる一体物を約120℃、10分加熱
し、発泡シート39を発泡離型させることにより、Ag
導体パターン38(図7の巻回コイル状メッキ導体14
に相当)と一体化したシート状磁性体層40(図7のシ
ート状磁性体層13に相当)を得ることができる(図1
1(e))。
【0155】次に図7に示すように貫通孔16を有する
シート状磁性体層15を巻回コイル状メッキ導体14上
に積層または印刷技法を用いて形成し、さらにシート状
磁性体層15上に貫通孔16を介して巻回コイル状メッ
キ導体層14と接続するように厚膜導体17を積層また
は印刷する。
【0156】さらにその上部にシート状磁性体層18を
積層し、加熱・加圧し、一体積層体とする。この場合シ
ート状磁性体層18も直接印刷積層しても構わない。
【0157】残りの工程(グリーンシートの切断、焼
成、端面電極形成等)は、実施例2と全く同様である。
【0158】また本実施例における積層型セラミックチ
ップインダクタの電気特性も実施例2と等価であった。
【0159】なお、本実施例では蛇行したコイル状メッ
キ導体を用いたが、直線上の導体パターンを組合わせて
コイルを形成しても良い。
【0160】(実施例7)以下、本発明の応用例として
第7の実施例を図面を用いて、説明する。
【0161】図12は本発明の第7の実施例における積
層型セラミックチップインダクタの構造を示す分解斜視
図である。
【0162】図12において41,43はシート状磁性
体層、42は電鋳法で形成された転写用の蛇行型コイル
状メッキ導体である。
【0163】電鋳法で形成された転写用の蛇行型コイル
状メッキ導体42は積層型セラミックチップインダクタ
のチップの両端部に引き出されるように配置される。
【0164】以上のように構成された積層型セラミック
チップインダクタの製造方法は、実施例1と同様である
ので省略する。
【0165】本実施例により、外形2.0×1.25m
2、厚み0.8mmの積層型セラミックチップインダ
クタを得た。内部導体は導体幅約50μm、蛇行したコ
イル状メッキ導体が磁性体層の長手方向を貫通する構造
となっており、100MHzにおけるインピーダンス
は、約120Ω得ることができた。
【0166】直流抵抗値は、蛇行型コイル状メッキ導体
42の厚みが約35μmで、約0.08Ωにすることが
できた。
【0167】本実施例では蛇行したコイル状メッキ導体
を用いたが、直線状のメッキ導体パターンを用いること
も可能である。
【0168】以上の7つの実施例において、転写用の各
巻回あるいは蛇行型コイル状メッキ導体として、すべて
Agを用いたが、価格的なこと、固有抵抗値、耐酸化性
を考慮しなければ、Au,Pt,Pd,Cu,Ni等、
及びその合金も適宜使用することができる。
【0169】また、積層体はすべて、Ni・Zn・Cu
系磁性体からなる例のみ列挙したが、その他Ni・Zn
系、Mn・Zn系等の磁性体や各種低誘電率の絶縁材料
等を用いて、空心コイル特性を有する積層型セラミック
チップインダクタを形成することも可能であることは言
うまでもない。
【0170】(比較例)次に、上記各実施例に対する比
較例を図面を用いて、説明する。
【0171】図14は上記比較例における積層型セラミ
ックチップインダクタの製造方法を示す斜視図である。
【0172】図14において101,111はシート状
磁性体層、102,104,106,108,110
は、約半ターンの巻回コイル状導体を形成するための厚
膜導体層である。
【0173】103,105,107,109は前記約
半ターンの厚膜導体を積層するための絶縁層の役割を行
うシート状磁性体層であって、約半ターンの導体層の縁
端部のみ導体が露出されるように配置、積層されるもの
である。
【0174】以上のように構成された積層型セラミック
チップインダクタの製造方法を以下に示す。
【0175】まず初めに、図14(a)に示すように、
フェライトペーストを矩形に印刷し、シート101を得
る。次に、シート101上に導電ペーストを約1/2タ
ーン印刷し、導体線路102を形成する(図14
(b))。
【0176】さらに、導体線路102の一部を隠すよう
に、フェライトペーストを印刷することにより、シート
103を形成する(図14(c))。
【0177】そして、導体線路102端部に接続される
ように、Ag導電ペーストを印刷することにより、約1
/2ターンの厚膜導体層104を形成する(図14
(d))。
【0178】以下同様に、図14(e)〜(k)に示す
ように印刷積層し、高温焼結し、合計2.5ターンの巻
回コイル状導体線路を有するセラミック積層体を得る。
【0179】本比較例では、1.6×0.8mmサイズ
の平面内に幅約150μm、印刷乾燥厚さ12μmのパ
ターンルールで導体パターンを得た。
【0180】内部導体は2.5ターンの巻回コイル状導
体を有しているため、100MHzにおけるインピーダ
ンスは、約150Ω得ることができた。
【0181】直流抵抗値は、焼結後の巻回コイル状導体
厚みが約8μmとなり、約0.16Ωであった。
【0182】本比較例では計11層もの積層構造であり
ながら、巻回コイル状導体は2.5ターンしか得られ
ず、このため積層数の割りには、インピーダンスが小さ
く、また導体抵抗値もインピーダンス値に対して大き
い。
【0183】また工程が煩雑で、各導体層間での接続信
頼性にも乏しい。ところで本比較例においても、各厚膜
導体層を本実施例における電鋳法によるメッキ導体パタ
ーンを転写することにより形成して、導体抵抗値を下げ
ることは可能であるが、積層数の低減、インピーダンス
値の増加等の効果は期待できるものではない。
【0184】(実施例8)以下、本発明の第8の実施例
を図面を用いて、説明する。
【0185】図15は本発明の第8の実施例における積
層型セラミックチップインダクタの構造を示す分解斜視
図である。
【0186】図15において、201,206はシート
状磁性体層、203は略中心部に貫通孔207を形成し
たシート状磁性体層、202,205は電鋳法により蛇
行状に形成された転写用巻回コイル状メッキ導体、20
4はシート状磁性体層203の貫通孔207内に電鋳法
で形成されたバンプ状メッキ導体で、電鋳法で形成され
た転写用の巻回コイル状メッキ導体202,205は貫
通孔207に転写されたバンプ状メッキ導体204を介
して電気的に接続されている。
【0187】以上のように構成された積層型セラミック
チップインダクタについて、以下にその製造方法を示
す。まず、電鋳法による転写用の巻回コイル状メッキ導
体202,205及び前記巻回コイル状メッキ導体20
2,205をそれぞれ接続するバンプ状メッキ導体20
4の作製法を図16を用いて説明する。図16(a)に
示すようにベースステンレス板210上に液状レジスト
をスクリーン印刷し、約100℃で乾燥させ約25μm
のレジスト膜211を得る。次に、レジスト膜211を
所定の条件で平行光露光し、炭酸ソーダ水溶液を用いて
直ちに現像を行う。次に、現像後、十分水洗し、さらに
2SO4 5%溶液に0.5〜1mm浸漬させて酸活性
処理し、大和化成製のシアンを含有しない中性タイプの
ストライク銀メッキを行い銀離型層212を得る。この
ストライク銀メッキの時間は、約1分(電流密度0.3
A/dm2)でメッキ膜厚約0.1μmである。
【0188】次に、市販のシアンを含有しないAgメッ
キ液(大和化成)を使用し、pHは約1.0で酸性浴
で、電流密度1A/dm2で約20分のメッキ条件で、
約20μmtの厚みのAgメッキ膜213を作成する。
【0189】なお、本実施例で用いたシアンを含有しな
い銀メッキ液は毒性が全くなく、作業安全性、排液の処
理の簡便化が図れ、作業効率の向上と製造コストの低減
を可能とするものである。
【0190】次に、図16(b)に示すように、NaO
H 5%溶液に浸漬することでレジスト膜211を剥離
した。以上の方法で、1608サイズで巾35μm、ス
ペース25μm、厚み20μmt、約2.5ターン相当
の巻回コイル状導体202,205とシート状磁性体層
203の貫通孔207の直径が0.1の貫通孔充てん用
バンプ状Agメッキパターン204を設けるものであ
る。
【0191】次にシート状磁性体層201,203,2
06の形成方法について述べる。まず、Ni・Zn・C
u系フェライトの高温仮焼粉(800〜1100℃)と
ブチラール、アクリル、エチルセルロース等の樹脂とト
ルエン、キシレン等の低沸点溶媒とジブチルフタレート
等の可塑剤及び少量の添加剤とをポット混合して得られ
るスラリーをドクターブレード装置で成膜し、約100
μm及び40μmのグリーンシートを得る。
【0192】さらに約100μmのグリーンシートを4
枚ラミネートし、約400μmのグリーンシート20
1,206を得る。一方、40μmのグリーンシートに
パンチャー(金型ピンを用いて機械的に穴を開ける装
置)を用いて直径0.1の貫通孔を開孔したグリーンシ
ート203を作成する。
【0193】このようにして得られた、グリーンシート
201,206を巻回コイル状メッキ導体202,20
5にそれぞれ熱プレスし、グリーンシート201,20
6をベースステンレス板より離形することで巻回コイル
状導体の転写されたシート状磁性体層201,206を
得る。また、同様にバンプ状Agメッキパターン204
を直径0.1の貫通孔を有するグリーンシート203を
位置合わせのうえ転写することにより、バンプ状Agメ
ッキパターンの転写されたシート状磁性体層203を得
る。
【0194】この時熱転写条件は100℃、70kg/
cm2、5secであり、図17(a)に示すように、各グ
リーンシートにメッキ導体が喰い込むように転写され
る。
【0195】このようにして得たシート状磁性体層20
1,203,206をそれぞれが電気的に接続され、1
つのコイルとして形成されるように位置合わせのされる
ように順次積層してこの積層体を900〜920℃で焼
成し、外形サイズ1.6×0.8厚み約0.8の積層体
を得る。
【0196】なお一般にフェライト粉末は焼結緻密性を
増すため、700〜800℃で仮焼された、フェライト
微粉末(0.2〜1.0μm)を用い、焼結過程に於い
て15〜20%程度収縮させるのが普通であるが、本実
施例では800〜1100℃の高温仮焼粉(1〜3μ
m)を用い焼結収縮を2〜10%程に抑制した。これ
は、Agメッキ導体が、焼結過程で、わずかしか収縮し
ないため、極力収縮率をマッチングさせ焼結後の内部歪
を減少させるためである。
【0197】但し、一般に粉体の仮焼温度を上げていく
と、収縮率は低下するが、反面磁気特性を劣化させる。
従って、磁気特性の劣化を極力おさえる添加剤を加える
ことが重要である。
【0198】研究の結果、収縮率を維持したまま磁気特
性劣化を抑制する添加剤としてオクチル酸鉛等の有機鉛
化合物を微量(フェライトの0.1〜1.0%)添加す
ることが有効であることを見い出した。
【0199】これは有機鉛化合物はフェライトスラリー
中に極めて良く分散するため、フェライト粉末の粒界に
焼成過程で熱分解した原子状の原子金属Pbまたは原子
状のPbOが効率良く効果的に溶け込み焼結性を向上さ
せるためと考えられる。
【0200】一方PbO等の粉末は比重が思いため、ス
ラリー中でフェライトと分離しやすく、分散性が悪い。
更にフェライト粉反応性も、有機鉛化合物の熱分解によ
り生じた物質(原子状の金属鉛または原子状のPbO)
より劣る。従って、PbO等の酸化物粉末の添加はあま
り効果はない。
【0201】また、高温化燃料のかわりに無収縮フェラ
イトを導入することも有効である。これは、Ni・Zn
・Cuフェライトの Fe23となる部分 Fe23
あらかじめ減して仮焼した粉体を作成しておき、別途金
属Fe粉及び未反応のNiO,ZnO,CuOを加える
ことで焼結過程で、金属Fe粉がFe23と酸化され膨
張する割合といわゆる一般の焼結収縮の割合を調節する
ことにより、焼結収縮を無くしたものである。具体例は
(表5)に述べる。
【0202】
【表5】
【0203】(表5)に示すように低収縮フェライト粉
または無収縮フェライト粉を用いて、チップビーズを作
成することも容易である。
【0204】さらに最終工程として、チップのバリ取り
や外部電極形成及び外部電極メッキ(Ni、ハンダ)を
行うことにより、チップビーズが完成する。なお、電気
特性は使用する材料により多少異なるため(表6)に示
す。なお焼結温度は910℃で、1時間keepした場
合のデータを示すものとする。
【0205】
【表6】
【0206】
【発明の効果】以上のように、本発明の積層型セラミッ
クチップインダクタ及びその製造方法によれば、コイル
状導体線路を電鋳(メッキ)技法を用いて形成するの
で、フォトレジストの解像度次第で数ミクロン以上のパ
ターン幅が高精度に得られるため、微少なチップ部品の
エリア内に、印刷技法で導体を形成する場合よりも、よ
り巻数の多いコイル状導体線路を得ることができる。
【0207】従って、低積層数でも大きなインピーダン
ス値を得ることができる。また導体膜厚は、フォトレジ
ストの膜厚とメッキ条件次第でサブミクロン〜数十ミク
ロン、あるいは条件次第では、数ミリの厚みを実現する
ことが可能であるため、導体抵抗値を容易にコントロー
ルでき、膜厚を厚くすることにより、微細パターンであ
りながら導体抵抗値を低減することができる。
【0208】一方、厚膜導体のみでコイルパターンを形
成する場合と異なり、焼成前から比較的に緻密な膜が得
られるため、焼成後の導体厚みの収縮が比較的小さく、
磁性体層と導体層とのデラミネーションの発生も皆無で
ある。
【0209】また、全く収縮しない金属箔のみでコイル
パターンを形成する場合と異なり、焼結時にクラックを
発生することは少ない。
【0210】更に、導体のパターン精度、導体の緻密性
により、製品特性上の信頼性も高くなるものである。
【0211】以上のように、本発明の積層型セラミック
チップインダクタ及びその製造方法によれば、低積層
化、高インピーダンス化および低導体抵抗化を同時に実
現することができるという優れた効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における積層型セラミッ
クチップインダクタの構造を示す分解斜視図
【図2】同第1の実施例における積層型セラミックチッ
プインダクタの製造工程を示す説明図
【図3】同実施例における積層型セラミックチップイン
ダクタの製造工程を示す説明図
【図4】同実施例における積層型セラミックチップイン
ダクタの製造工程を示す説明図
【図5】同実施例における積層型セラミックチップイン
ダクタの製造工程を示す説明図
【図6】同各実施例における積層型セラミックチップイ
ンダクタの外観斜視図
【図7】同第2、第5および第6の実施例における積層
型セラミックチップインダクタの構造を示す分解斜視図
【図8】同第3の実施例における積層型セラミックチッ
プインダクタの構造を示す分解斜視図
【図9】同第4の実施例における積層型セラミックチッ
プインダクタの構造を示す分解斜視図
【図10】同第5の実施例における積層型セラミックチ
ップインダクタの製造工程を示す説明図
【図11】同第6の実施例における積層型セラミックチ
ップインダクタの製造工程を示す説明図
【図12】同第7の実施例における積層型セラミックチ
ップインダクタの構造を示す分解斜視図
【図13】本発明の第1の実施例における積層セラミッ
クチップインダクタの構造の他の一例を示す部分斜視図
【図14】同各実施例に対する比較例としての積層型セ
ラミックチップインダクタの製造工程を示す説明図
【図15】同第8の実施例における積層型セラミックイ
ンダクタの構造を示す分解斜視図
【図16】同工程を説明する図
【図17】同工程を説明する図
【符号の説明】
1,3,6,13,15,18,19,21,24,2
6,28,31,33,40,41,43 シート状磁
性体層 2,5,14,20,23,27,30 巻回コイル状
メッキ導体 4,16 貫通孔 8,32,36 ベースステンレス板 9,37 Ag離型層 10,34,38 Ag導体パターン 11 メッキレジストパターン 12 外部電極 17,25 厚膜導体 39 発泡シート 42 蛇行型コイル状メッキ導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横田 千砂 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも一対の絶縁層と、この少なく
    とも一対の絶縁層に挟持されたコイル状導体線路を構成
    する少なくとも1つの導体パターンとを有し、この少な
    くとも1つの導体パターンは電鋳法により形成されてい
    る積層型セラミックチップインダクタ。
  2. 【請求項2】 導体パターンを複数有し、この導体パタ
    ーンの少なくとも2つは印刷により形成された厚膜導体
    によって電気的に接続されている請求項1記載の積層型
    セラミックチップインダクタ。
  3. 【請求項3】 少なくとも1つの電鋳導体パターンは蛇
    行状である請求項1記載の積層型セラミックチップイン
    ダクタ。
  4. 【請求項4】 少なくとも1つの電鋳導体パターンは直
    線状である請求項2記載の積層型セラミックチップイン
    ダクタ。
  5. 【請求項5】 少なくとも一対の絶縁層は磁性体からな
    る請求項1記載の積層型セラミックチップインダクタ。
  6. 【請求項6】 絶縁層は、焼結過程で無収縮あるいは低
    収縮性を有する粉体からなる請求項1記載の積層型セラ
    ミックチップインダクタ。
  7. 【請求項7】 導電性を有するベース板上に電鋳法によ
    り導体パターンを形成する工程と、第1絶縁層に前記電
    鋳導体パターンを転写する工程と、前記電鋳導体パター
    ンを有する前記第1絶縁層の表面上に第2絶縁層を形成
    する工程とからなる積層型セラミックチップインダクタ
    の製造方法。
  8. 【請求項8】 電鋳導体パターンを転写された第1絶縁
    層を複数形成する工程と、前記複数の電鋳導体パターン
    を互いに電気的に接続しながら前記複数の第1絶縁層を
    積層する工程とを包含する請求項7記載の積層型セラミ
    ックチップインダクタの製造方法。
  9. 【請求項9】 複数の第1絶縁層の間に、貫通孔を有す
    る第3絶縁層を挟持する工程を包含する請求項8記載の
    積層型セラミックチップインダクタの製造方法。
  10. 【請求項10】 複数の第1絶縁層の間に、印刷された
    厚膜導体で充填された貫通孔を有する第3絶縁層を挟持
    する工程を包含する請求項8記載の積層型セラミックチ
    ップインダクタの製造方法。
  11. 【請求項11】 転写工程は、導電性ベース板の電鋳導
    電パターンを有する表面上に第1絶縁層を形成する工程
    と、前記第1絶縁層上に熱離型シートを接着する工程
    と、前記電鋳導体パターンを有する前記第1絶縁層と前
    記熱離型シートとを前記導電性ベース板から剥離する工
    程と、前記熱離型シートを加熱によって剥離する工程と
    を包含する請求項7記載の積層型セラミックチップイン
    ダクタの製造方法。
  12. 【請求項12】 転写工程は、導電性ベース板の電鋳導
    電パターンを有する表面上に熱離型性を有する発泡シー
    トを加熱および発泡により接着する工程と、前記熱離型
    性発泡シートと前記電鋳導体パターンとを前記導電性ベ
    ース板から剥離する工程と、前記熱離型性発泡シートの
    前記電鋳導体パターンを有する表面上に前記第1絶縁層
    を形成する工程と、前記熱離型性発泡シートを加熱によ
    り剥離する工程とを有する請求項7記載の積層型セラミ
    ックチップインダクタの製造方法。
  13. 【請求項13】 電鋳導体パターンを形成する工程は、
    導電性ベース板を所望のパターンで露出するように導電
    性ベース板をホトレジスト膜で覆う工程と、前記ホトレ
    ジスト膜を覆うように前記導電性ベース板上に導電性膜
    を形成する工程と、前記ホトレジスト膜を前記導電性ベ
    ース基板から剥離する工程とを包含する請求項7記載の
    積層型セラミックチップインダクタの製造方法。
  14. 【請求項14】 導電性ベース板は、導電性を有するよ
    うに離型処理された金属板である請求項7記載の積層型
    セラミックチップインダクタの製造方法。
  15. 【請求項15】 導電性ベース板は、ステンレス板であ
    る請求項7記載の積層型セラミックチップインダクタの
    製造方法。
  16. 【請求項16】 電鋳導体パターンは、pHが8.5以
    下のAgメッキ浴により形成される請求項7記載の積層
    型セラミックチップインダクタの製造方法。
  17. 【請求項17】 導電性ベース板の表面粗さ(Ra)が
    0.05〜1μmである請求項7記載の積層型セラミッ
    クチップインダクタの製造方法。
  18. 【請求項18】 第1、第2および第3絶縁層は、磁性
    材料からなる請求項9記載の積層型セラミックチップイ
    ンダクタの製造方法。
  19. 【請求項19】 導電性を有するベース板上に電鋳法に
    よりメッキ導体パターンを形成する工程と、絶縁層に前
    記メッキ導体パターンを転写し第1のシートを形成する
    工程と、貫通孔を有する絶縁体層の貫通孔とほぼ同じ大
    きさの円柱状または角柱状のバンプ型メッキ導体を電鋳
    法により形成する工程と、前記絶縁体層の貫通孔部に前
    記バンプ型メッキ導体を転写し第2のシートを形成する
    工程と、前記第2のシートを2枚の第1のシート間に挟
    むように前記第1のシートと第2のシートを交互に積層
    し隣接する第1のシートと第2のシート上のメッキ導体
    パターンとバンプ型メッキ導体とを電気的に接続して積
    層体を形成する工程と、前記積層体を焼成する工程とを
    有することを特徴とする積層型セラミックチップインダ
    クタの製造方法。
  20. 【請求項20】 絶縁層の焼結助剤として、有機鉛化合
    物を添加する請求項7記載の積層型セラミックチップイ
    ンダクタの製造方法。
  21. 【請求項21】 シアンを含有しない銀メッキ液を使用
    し、銀メッキパターンを設ける請求項7記載の積層型セ
    ラミックチップインダクタの製造方法。
JP7233742A 1994-09-12 1995-09-12 積層型セラミックチップインダクタおよびその製造方法 Pending JPH08138941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7233742A JPH08138941A (ja) 1994-09-12 1995-09-12 積層型セラミックチップインダクタおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21715094 1994-09-12
JP6-217150 1994-09-12
JP7233742A JPH08138941A (ja) 1994-09-12 1995-09-12 積層型セラミックチップインダクタおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003280709A Division JP4056952B2 (ja) 1994-09-12 2003-07-28 積層型セラミックチップインダクタの製造方法

Publications (1)

Publication Number Publication Date
JPH08138941A true JPH08138941A (ja) 1996-05-31

Family

ID=26521846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7233742A Pending JPH08138941A (ja) 1994-09-12 1995-09-12 積層型セラミックチップインダクタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH08138941A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002254417A (ja) * 2001-03-05 2002-09-11 Nitto Denko Corp セラミックグリーンシートの製造方法、積層セラミック電子部品の製造方法およびセラミックグリーンシート用キャリアシート
JP2002361617A (ja) * 2001-06-08 2002-12-18 Nitto Denko Corp セラミックグリーンシートの製造方法、積層セラミック電子部品の製造方法およびセラミックグリーンシート用キャリアシート
JP2002361618A (ja) * 2001-06-08 2002-12-18 Nitto Denko Corp セラミックグリーンシートの製造方法、積層セラミック電子部品の製造方法およびセラミックグリーンシート用キャリアシート
EP1271572A1 (en) * 2000-03-08 2003-01-02 Matsushita Electric Industrial Co., Ltd. Noise filter and electronic device using noise filter
JP2004006964A (ja) * 1994-09-12 2004-01-08 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
JP2007027586A (ja) * 2005-07-20 2007-02-01 Fdk Corp 積層インダクタ
JP2008166455A (ja) * 2006-12-28 2008-07-17 Tdk Corp コイル装置、及びコイル装置の製造方法
US7607216B2 (en) 2004-10-18 2009-10-27 Murata Manufacturing Co., Ltd. Method for manufacturing monolithic ceramic electronic component
WO2010035417A1 (ja) * 2008-09-29 2010-04-01 オムロン株式会社 電気鋳造方法
JP2010165964A (ja) * 2009-01-19 2010-07-29 Murata Mfg Co Ltd 積層コイル部品およびその製造方法
WO2013153578A1 (ja) * 2012-04-12 2013-10-17 株式会社Leap 電気鋳造部品の製造方法
WO2014068614A1 (ja) 2012-10-30 2014-05-08 株式会社Leap 樹脂基板を用い、電気鋳造によりコイル素子を製造する方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51149134A (en) * 1975-03-12 1976-12-21 Tech Inc Nonncyanideeseries silver plating bath
JPS59149013A (ja) * 1983-02-15 1984-08-25 Sony Corp ロ−タリトランスの製造方法
JPS59163813A (ja) * 1983-03-09 1984-09-14 Kenseidou Kagaku Kogyo Kk プリントコイル構造の製法
JPS59204449A (ja) * 1983-05-04 1984-11-19 Hitachi Ltd プリントコイルの製造方法
JPH02159789A (ja) * 1988-12-14 1990-06-19 Meiko Denshi Kogyo Kk プリント配線板の製造方法
JPH02196406A (ja) * 1989-01-25 1990-08-03 Tokin Corp 積層トランスホーマ
JPH0380509A (ja) * 1989-08-23 1991-04-05 Murata Mfg Co Ltd 積層トランス
JPH05136001A (ja) * 1991-11-14 1993-06-01 Murata Mfg Co Ltd 積層電子部品
JPH05175032A (ja) * 1991-12-20 1993-07-13 Tdk Corp Ni−Cu−Zn系フェライト焼結体、それを用いた積層インダクタ、複合積層部品および磁心
JPH05251243A (ja) * 1992-03-09 1993-09-28 Hitachi Ltd 回転トランス及びその製造方法
JPH05330908A (ja) * 1992-05-27 1993-12-14 Murata Mfg Co Ltd 緩和型強誘電体磁器原料粉末の製造方法
JPH0653655A (ja) * 1992-07-28 1994-02-25 Sumitomo Kinzoku Ceramics:Kk バンプ付き回路基板の製造方法
JPH0677073A (ja) * 1992-08-24 1994-03-18 Taiyo Yuden Co Ltd 積層電子部品の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51149134A (en) * 1975-03-12 1976-12-21 Tech Inc Nonncyanideeseries silver plating bath
JPS59149013A (ja) * 1983-02-15 1984-08-25 Sony Corp ロ−タリトランスの製造方法
JPS59163813A (ja) * 1983-03-09 1984-09-14 Kenseidou Kagaku Kogyo Kk プリントコイル構造の製法
JPS59204449A (ja) * 1983-05-04 1984-11-19 Hitachi Ltd プリントコイルの製造方法
JPH02159789A (ja) * 1988-12-14 1990-06-19 Meiko Denshi Kogyo Kk プリント配線板の製造方法
JPH02196406A (ja) * 1989-01-25 1990-08-03 Tokin Corp 積層トランスホーマ
JPH0380509A (ja) * 1989-08-23 1991-04-05 Murata Mfg Co Ltd 積層トランス
JPH05136001A (ja) * 1991-11-14 1993-06-01 Murata Mfg Co Ltd 積層電子部品
JPH05175032A (ja) * 1991-12-20 1993-07-13 Tdk Corp Ni−Cu−Zn系フェライト焼結体、それを用いた積層インダクタ、複合積層部品および磁心
JPH05251243A (ja) * 1992-03-09 1993-09-28 Hitachi Ltd 回転トランス及びその製造方法
JPH05330908A (ja) * 1992-05-27 1993-12-14 Murata Mfg Co Ltd 緩和型強誘電体磁器原料粉末の製造方法
JPH0653655A (ja) * 1992-07-28 1994-02-25 Sumitomo Kinzoku Ceramics:Kk バンプ付き回路基板の製造方法
JPH0677073A (ja) * 1992-08-24 1994-03-18 Taiyo Yuden Co Ltd 積層電子部品の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006964A (ja) * 1994-09-12 2004-01-08 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
EP1271572A4 (en) * 2000-03-08 2009-04-08 Panasonic Corp NOISE FILTER AND ELECTRONIC DEVICE USING SUCH A FILTER
US6998939B2 (en) * 2000-03-08 2006-02-14 Matsushita Electric Industrial Co., Ltd. Noise filter and electronic device using noise filter
EP1271572A1 (en) * 2000-03-08 2003-01-02 Matsushita Electric Industrial Co., Ltd. Noise filter and electronic device using noise filter
JP2002254417A (ja) * 2001-03-05 2002-09-11 Nitto Denko Corp セラミックグリーンシートの製造方法、積層セラミック電子部品の製造方法およびセラミックグリーンシート用キャリアシート
JP2002361617A (ja) * 2001-06-08 2002-12-18 Nitto Denko Corp セラミックグリーンシートの製造方法、積層セラミック電子部品の製造方法およびセラミックグリーンシート用キャリアシート
JP2002361618A (ja) * 2001-06-08 2002-12-18 Nitto Denko Corp セラミックグリーンシートの製造方法、積層セラミック電子部品の製造方法およびセラミックグリーンシート用キャリアシート
US7607216B2 (en) 2004-10-18 2009-10-27 Murata Manufacturing Co., Ltd. Method for manufacturing monolithic ceramic electronic component
JP2007027586A (ja) * 2005-07-20 2007-02-01 Fdk Corp 積層インダクタ
JP4721269B2 (ja) * 2005-07-20 2011-07-13 Fdk株式会社 積層インダクタ
JP2008166455A (ja) * 2006-12-28 2008-07-17 Tdk Corp コイル装置、及びコイル装置の製造方法
JP2010084158A (ja) * 2008-09-29 2010-04-15 Omron Corp 電気鋳造方法
KR101254888B1 (ko) * 2008-09-29 2013-04-15 오므론 가부시키가이샤 전기주조 방법
US9085828B2 (en) 2008-09-29 2015-07-21 Omron Corporation Electroforming method
WO2010035417A1 (ja) * 2008-09-29 2010-04-01 オムロン株式会社 電気鋳造方法
JP2010165964A (ja) * 2009-01-19 2010-07-29 Murata Mfg Co Ltd 積層コイル部品およびその製造方法
JPWO2013153578A1 (ja) * 2012-04-12 2015-12-17 株式会社Leap 電気鋳造部品の製造方法
WO2013153578A1 (ja) * 2012-04-12 2013-10-17 株式会社Leap 電気鋳造部品の製造方法
WO2014068614A1 (ja) 2012-10-30 2014-05-08 株式会社Leap 樹脂基板を用い、電気鋳造によりコイル素子を製造する方法

Similar Documents

Publication Publication Date Title
KR100231356B1 (ko) 적층형 세라믹칩 인덕터 및 그 제조방법
US6911888B2 (en) Inductor and method for producing the same
KR100276052B1 (ko) 전사도체의 제조방법 및 적층용 그린시트의 제조방법
JP4894067B2 (ja) 導体パターンの形成方法
JP3346124B2 (ja) 転写導体の製造方法およびグリーンシート積層体の製造方法
JP2008166455A (ja) コイル装置、及びコイル装置の製造方法
JPS6317359B2 (ja)
JP2005210010A (ja) コイル基板及びその製造方法並びに表面実装型コイル素子
JPH08138941A (ja) 積層型セラミックチップインダクタおよびその製造方法
JP4056952B2 (ja) 積層型セラミックチップインダクタの製造方法
JP4947416B2 (ja) 電子素子およびその製造方法
JP2000331858A (ja) インダクタ内蔵積層部品及びその製造方法
JP2003017351A (ja) 転写導体の製造方法およびグリーンシート積層体の製造方法
JP2008166390A (ja) 導体パターンの形成方法および電子部品
JPH09312232A (ja) 積層チップインダクタの製造方法
JP4033401B2 (ja) 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法
JPS62123935A (ja) プリントコイルの製造方法
JP2000164457A (ja) 電子部品の製造方法
JP2004221331A (ja) コイルとその製造方法
JP2000164458A (ja) 電子部品の製造方法
JPH06215947A (ja) 積層インダクタ
JP2005019883A (ja) 多層基板およびその製造方法
JP4151843B2 (ja) 積層セラミックコンデンサおよび当該コンデンサの製造に供せられるセラミックグリーンシートの製造方法
JP2005311223A (ja) 積層セラミック電子部品の製造方法
JPH0564844B2 (ja)