JPH06215947A - 積層インダクタ - Google Patents
積層インダクタInfo
- Publication number
- JPH06215947A JPH06215947A JP817793A JP817793A JPH06215947A JP H06215947 A JPH06215947 A JP H06215947A JP 817793 A JP817793 A JP 817793A JP 817793 A JP817793 A JP 817793A JP H06215947 A JPH06215947 A JP H06215947A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- laminated
- hole
- electrode
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 内部電極と外部電極の接続信頼性を向上させ
る。 【構成】 磁性体印刷層または磁性体グリーンシートと
印刷導体パターンを積層し、一体焼成した積層インダク
タであって、積層方向に重畳するコイル状の導体パター
ンを有し、前記導体パターンのそれぞれの両端部が、積
層方向にほぼ垂直な２側面に複数個に分割されて延長
し、前記２側面に、外部電極端子が形成されている積層
インダクタ。
る。 【構成】 磁性体印刷層または磁性体グリーンシートと
印刷導体パターンを積層し、一体焼成した積層インダク
タであって、積層方向に重畳するコイル状の導体パター
ンを有し、前記導体パターンのそれぞれの両端部が、積
層方向にほぼ垂直な２側面に複数個に分割されて延長
し、前記２側面に、外部電極端子が形成されている積層
インダクタ。
Description
【０００１】
【産業上の利用分野】本発明は、積層型インダクタに関
するものであり、特に内部導体の電極取り出し部の構造
に関するものである。
するものであり、特に内部導体の電極取り出し部の構造
に関するものである。
【０００２】
【従来の技術】従来のインダクタは絶縁被覆を有する導
電線を磁芯の回りに巻装してコイルを形成したものであ
る。しかし、この方法では小型化に限界があり、また、
巻線作業により量産性にも問題があった。上記の解決策
として、特開昭４８−８１０５７号公報、米国特許第３
７６５０８２号に示されるように、ドクターブレード法
によってグリーンシートを形成し、スルーホールを打ち
抜き、Ｕ字状の導電パターンを印刷し、スルーホールを
介して、隣接するグリーンシートの導電パターンの端部
同士が電気的に接続し、かつ積層方向にコイルが重畳す
るように積層し、熱圧着することにより一体化し、焼成
することにより製造するインダクタが提案されている。
また、特公昭５７−３９５２１号公報には、複数個の約
半ターン分の印刷導体パターン間に印刷フェライト磁性
体層を介在し、かつ縁端部を介して接続して導電パター
ンが積層方向に重畳するコイルを形成することにより一
体化し、焼成するインダクタが提案されている。前記一
体焼結体では、内部導電パターンと外部電極との接続を
確実にするため、図７（Ａ）、（Ｅ）に示すように、内
部導電パターンの側面延長部は広幅になっており、内部
電極と外部電極の接触面積を多くすることにより、接続
の信頼性を得ている。
電線を磁芯の回りに巻装してコイルを形成したものであ
る。しかし、この方法では小型化に限界があり、また、
巻線作業により量産性にも問題があった。上記の解決策
として、特開昭４８−８１０５７号公報、米国特許第３
７６５０８２号に示されるように、ドクターブレード法
によってグリーンシートを形成し、スルーホールを打ち
抜き、Ｕ字状の導電パターンを印刷し、スルーホールを
介して、隣接するグリーンシートの導電パターンの端部
同士が電気的に接続し、かつ積層方向にコイルが重畳す
るように積層し、熱圧着することにより一体化し、焼成
することにより製造するインダクタが提案されている。
また、特公昭５７−３９５２１号公報には、複数個の約
半ターン分の印刷導体パターン間に印刷フェライト磁性
体層を介在し、かつ縁端部を介して接続して導電パター
ンが積層方向に重畳するコイルを形成することにより一
体化し、焼成するインダクタが提案されている。前記一
体焼結体では、内部導電パターンと外部電極との接続を
確実にするため、図７（Ａ）、（Ｅ）に示すように、内
部導電パターンの側面延長部は広幅になっており、内部
電極と外部電極の接触面積を多くすることにより、接続
の信頼性を得ている。
【０００３】
【発明が解決しようとする課題】しかしながら、一般
に、内部電極には銀が、磁性体としてフェライトが使用
されるが、それぞれの焼結開始温度は約３００℃、約８
００℃と非常に異なる。従って、焼結過程において、前
記内部電極（銀）と磁性体（フェライト）の収縮挙動の
差により、両者の界面には応力が発生している。さら
に、両者の熱膨張係数が大きく異なるため、実際の焼結
体には相当の応力が残留している。特に、内部電極と外
部電極の接続部近傍は、広幅な内部電極が焼結体表面に
露出しているため応力が集中しており、電極と磁性体の
界面に剥離が発生し、素子の信頼性を低下させる問題が
あった。本発明は、上記問題点を解決し、内部電極の露
出部において、電極と磁性体の界面に剥離の恐れが無
く、信頼性の高い積層インダクタを提供するものであ
る。
に、内部電極には銀が、磁性体としてフェライトが使用
されるが、それぞれの焼結開始温度は約３００℃、約８
００℃と非常に異なる。従って、焼結過程において、前
記内部電極（銀）と磁性体（フェライト）の収縮挙動の
差により、両者の界面には応力が発生している。さら
に、両者の熱膨張係数が大きく異なるため、実際の焼結
体には相当の応力が残留している。特に、内部電極と外
部電極の接続部近傍は、広幅な内部電極が焼結体表面に
露出しているため応力が集中しており、電極と磁性体の
界面に剥離が発生し、素子の信頼性を低下させる問題が
あった。本発明は、上記問題点を解決し、内部電極の露
出部において、電極と磁性体の界面に剥離の恐れが無
く、信頼性の高い積層インダクタを提供するものであ
る。
【０００４】
【課題を解決するための手段】上記問題点を解決する方
法として、本発明では磁性体印刷層または磁性体グリー
ンシートと印刷導体パターンを積層し、一体焼成した積
層インダクタであって、積層方向に重畳するコイル状の
導体パターンを有し、前記導体パターンのそれぞれの両
端部が、積層方向にほぼ垂直な２側面に複数個に分割さ
れて延長し、前記２側面に、外部電極端子が形成される
ものである。
法として、本発明では磁性体印刷層または磁性体グリー
ンシートと印刷導体パターンを積層し、一体焼成した積
層インダクタであって、積層方向に重畳するコイル状の
導体パターンを有し、前記導体パターンのそれぞれの両
端部が、積層方向にほぼ垂直な２側面に複数個に分割さ
れて延長し、前記２側面に、外部電極端子が形成される
ものである。
【０００５】
【作用】本発明によれば、内部導体パターンの端部が複
数個に分割されているため、焼結過程および熱膨張係数
の差によって発生し、特に、内部電極と外部電極の接続
部近傍に集中している応力が分散され、電極と磁性体の
界面に剥離の恐れが無く、信頼性の高い積層インダクタ
が得られる。
数個に分割されているため、焼結過程および熱膨張係数
の差によって発生し、特に、内部電極と外部電極の接続
部近傍に集中している応力が分散され、電極と磁性体の
界面に剥離の恐れが無く、信頼性の高い積層インダクタ
が得られる。
【０００６】
【実施例】以下、実施例に従い本発明を詳細に説明す
る。 （実施例１）Ｆｅ2Ｏ3、ＮｉＯ、ＺｎＯ、ＣｕＯを主成
分とするＮｉ−Ｚｎ−Ｃｕフェライト粉末に、有機バイ
ンダーとしてＰＶＢ（ポリビニルブチラール）、可塑剤
としてＢＰＢＧ（ブチルフタリルブチルグリコレー
ト）、有機溶剤としてエタノールおよびブタノールを各
々添加して混合し、スラリーを作成した。このスラリー
をドクターブレード法によりシリコン処理を行ったポリ
エステル製のキャリアフィルム上に厚さ１００μｍのシ
ート状に形成した。これをフィルムから剥離し、約５０
ｍｍ角のシートに切断し、図３に示すように、位置合わ
せ用のガイド穴６が設けられているステンレス製の枠５
にグリーンシート１を貼り付けた。上記グリーンシート
１が貼り付けられた枠５を、位置合わせ用のガイドピン
が設けられている穴明け金型に、前記枠５のガイド穴６
を合わせてセットし、所定の位置にスルーホール３を多
数形成した。次に、スルーホール３が形成されたグリー
ンシート１に、前記と同様にガイドピンとガイド穴によ
る位置合わせ方法により、図４に示すように、スルーホ
ール３の位置に対して所定の導電パターン２の位置が合
うように、銀ペーストにより導電パターン２を印刷し
た。図５の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に
作製に用いた、グリーンシート１に形成した導電パター
ン２とスルーホール３の位置を示す。次に、前記印刷さ
れたグリーンシート１を、前記と同様にガイドピン、ガ
イド穴を用いた位置合わせ方法により、所定の大きさに
切断し、積層金型内に、一つのコイルがパターン
（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）の順に形成さ
れているものを積み重ねた。この時、上下に導電パター
ンおよびスルーホールが形成されていないグリーンシー
ト１を、それぞれ３枚同時に積層した。次に、これら積
み重ねたグリーンシートを、温度１２０℃、圧力２００
ｋｇ／ｃｍ2の条件で熱圧着し、積層体を作製した。次
に、積層体を切断機でチップ形状に切り離した。図１に
チップ形状の積層体の内部構造を示す。これを、大気
中、５００℃で脱バインダーを行い、続いて、９００℃
で１時間焼成した。さらに、銀を主成分とする外部電極
を塗布し、６００℃で焼き付けた。 最後に、前記外部
電極上に電解バレルめっきにより、Ｎｉめっきおよび半
田めっきを施した。作製したインダクタ素子１００個に
ついて、一対の外部電極間の導通を、−２０℃〜１００
℃の温度サイクル１０００サイクルの前後で調べたとこ
ろ、サイクル試験後に導通不良となった素子は無かっ
た。比較のため、図７に示すように、従来の導電パター
ンを用いて作製した素子について、前記と同様の温度サ
イクル試験を行ったところ、導通不良となった素子が７
個あった。
る。 （実施例１）Ｆｅ2Ｏ3、ＮｉＯ、ＺｎＯ、ＣｕＯを主成
分とするＮｉ−Ｚｎ−Ｃｕフェライト粉末に、有機バイ
ンダーとしてＰＶＢ（ポリビニルブチラール）、可塑剤
としてＢＰＢＧ（ブチルフタリルブチルグリコレー
ト）、有機溶剤としてエタノールおよびブタノールを各
々添加して混合し、スラリーを作成した。このスラリー
をドクターブレード法によりシリコン処理を行ったポリ
エステル製のキャリアフィルム上に厚さ１００μｍのシ
ート状に形成した。これをフィルムから剥離し、約５０
ｍｍ角のシートに切断し、図３に示すように、位置合わ
せ用のガイド穴６が設けられているステンレス製の枠５
にグリーンシート１を貼り付けた。上記グリーンシート
１が貼り付けられた枠５を、位置合わせ用のガイドピン
が設けられている穴明け金型に、前記枠５のガイド穴６
を合わせてセットし、所定の位置にスルーホール３を多
数形成した。次に、スルーホール３が形成されたグリー
ンシート１に、前記と同様にガイドピンとガイド穴によ
る位置合わせ方法により、図４に示すように、スルーホ
ール３の位置に対して所定の導電パターン２の位置が合
うように、銀ペーストにより導電パターン２を印刷し
た。図５の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に
作製に用いた、グリーンシート１に形成した導電パター
ン２とスルーホール３の位置を示す。次に、前記印刷さ
れたグリーンシート１を、前記と同様にガイドピン、ガ
イド穴を用いた位置合わせ方法により、所定の大きさに
切断し、積層金型内に、一つのコイルがパターン
（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）の順に形成さ
れているものを積み重ねた。この時、上下に導電パター
ンおよびスルーホールが形成されていないグリーンシー
ト１を、それぞれ３枚同時に積層した。次に、これら積
み重ねたグリーンシートを、温度１２０℃、圧力２００
ｋｇ／ｃｍ2の条件で熱圧着し、積層体を作製した。次
に、積層体を切断機でチップ形状に切り離した。図１に
チップ形状の積層体の内部構造を示す。これを、大気
中、５００℃で脱バインダーを行い、続いて、９００℃
で１時間焼成した。さらに、銀を主成分とする外部電極
を塗布し、６００℃で焼き付けた。 最後に、前記外部
電極上に電解バレルめっきにより、Ｎｉめっきおよび半
田めっきを施した。作製したインダクタ素子１００個に
ついて、一対の外部電極間の導通を、−２０℃〜１００
℃の温度サイクル１０００サイクルの前後で調べたとこ
ろ、サイクル試験後に導通不良となった素子は無かっ
た。比較のため、図７に示すように、従来の導電パター
ンを用いて作製した素子について、前記と同様の温度サ
イクル試験を行ったところ、導通不良となった素子が７
個あった。
【０００７】（実施例２）図６に示すような導電パター
ンを用いて、実施例１と同様の方法により作製し、温度
サイクル試験を行った。本実施例でも、導通不良になっ
た素子は無かった。
ンを用いて、実施例１と同様の方法により作製し、温度
サイクル試験を行った。本実施例でも、導通不良になっ
た素子は無かった。
【０００８】
【発明の効果】以上、説明したように、本発明によれ
ば、内部導体パターンの端部が複数個に分割されている
ため、焼結過程および熱膨張係数の差によって発生し、
特に、内部電極と外部電極の接続部近傍に集中している
応力が分散され、電極と磁性体の界面に剥離の恐れが無
く、信頼性の高い積層インダクタが得られる。
ば、内部導体パターンの端部が複数個に分割されている
ため、焼結過程および熱膨張係数の差によって発生し、
特に、内部電極と外部電極の接続部近傍に集中している
応力が分散され、電極と磁性体の界面に剥離の恐れが無
く、信頼性の高い積層インダクタが得られる。
【図１】本発明におけるチップ切断した積層体の内部構
造を示す図である。
造を示す図である。
【図２】本発明における作製した積層インダクタの斜視
図である。
図である。
【図３】本発明におけるスルーホール形成後の説明図で
ある。
ある。
【図４】本発明における導電パターン印刷後の説明図で
ある。
ある。
【図５】本発明における積層インダクタの導電パターン
を示す図である。
を示す図である。
【図６】本発明における積層インダクタの他の導電パタ
ーンを示す図である。
ーンを示す図である。
【図７】従来の積層インダクタの導電パターンを示す図
である。
である。
１ グリーンシート ２ 導電パターン ３ スルーホール ４ 外部電極 ５ ステンレス製枠 ６ 位置合わせ用ガイド穴
Claims (2)
- 【請求項１】磁性体印刷層または磁性体グリーンシート
と印刷導体パターンを積層し、一体焼成した積層インダ
クタであって、積層方向に重畳するコイル状の導体パタ
ーンを有し、前記導体パターンのそれぞれの両端部が、
積層方向に実質的に垂直な２側面に複数個に分割されて
延長し、前記２側面に、外部電極端子が形成されている
ことを特徴とする積層インダクタ。 - 【請求項２】請求項１において、磁性体がＮｉ−Ｚｎフ
ェライトまたはＮｉ−Ｚｎ−Ｃｕフェライトであること
を特徴とする積層インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP817793A JPH06215947A (ja) | 1993-01-21 | 1993-01-21 | 積層インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP817793A JPH06215947A (ja) | 1993-01-21 | 1993-01-21 | 積層インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06215947A true JPH06215947A (ja) | 1994-08-05 |
Family
ID=11686040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP817793A Pending JPH06215947A (ja) | 1993-01-21 | 1993-01-21 | 積層インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06215947A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0978852A1 (en) * | 1998-08-04 | 2000-02-09 | Korea Electronics Technology Institute | Multilayer type chip inductor |
| JP2016018812A (ja) * | 2014-07-04 | 2016-02-01 | パナソニックＩｐマネジメント株式会社 | 積層コイル部品 |
| JP2016131170A (ja) * | 2015-01-13 | 2016-07-21 | パナソニックＩｐマネジメント株式会社 | 積層コイル部品 |
-
1993
- 1993-01-21 JP JP817793A patent/JPH06215947A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0978852A1 (en) * | 1998-08-04 | 2000-02-09 | Korea Electronics Technology Institute | Multilayer type chip inductor |
| JP2016018812A (ja) * | 2014-07-04 | 2016-02-01 | パナソニックＩｐマネジメント株式会社 | 積層コイル部品 |
| JP2016131170A (ja) * | 2015-01-13 | 2016-07-21 | パナソニックＩｐマネジメント株式会社 | 積層コイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| KR100664999B1 (ko) | 적층코일부품 및 그 제조방법 | |
| US7579937B2 (en) | Laminated inductor and method of manufacture of same | |
| JP2004128506A (ja) | 積層型コイル部品及びその製造方法 | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| JP3680758B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2005294486A (ja) | 積層型電子部品 | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH0363205B2 (ja) | ||
| JP3301564B2 (ja) | 積層チップインダクタ | |
| JP4272183B2 (ja) | 積層型電子部品 | |
| JPH06215947A (ja) | 積層インダクタ | |
| JP2001307937A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0634216U (ja) | 積層チップインダクタ | |
| JPH06215948A (ja) | 積層インダクタ | |
| JPH06196334A (ja) | 積層インダクタ | |
| JP2938631B2 (ja) | 積層セラミックインダクタの製造方法 | |
| JP2967843B2 (ja) | 積層チップインダクタおよびその製造方法 | |
| JPS6344286B2 (ja) | ||
| JPH04206910A (ja) | 積層コイルの製造方法 | |
| JPH06333744A (ja) | 積層チップビーズアレイ | |
| JPH05335149A (ja) | 積層セラミック部品およびその製造方法 | |
| JP2001135548A (ja) | 電子部品およびその製造方法 | |
| JPH08236409A (ja) | 積層複合部品およびその製造方法 | |
| JPH06290953A (ja) | 積層インダクタおよびそのインダクタンス調整方法 |