JPH02159789A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JPH02159789A
JPH02159789A JP31384188A JP31384188A JPH02159789A JP H02159789 A JPH02159789 A JP H02159789A JP 31384188 A JP31384188 A JP 31384188A JP 31384188 A JP31384188 A JP 31384188A JP H02159789 A JPH02159789 A JP H02159789A
Authority
JP
Japan
Prior art keywords
forming
layer
thin film
metal thin
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31384188A
Other languages
English (en)
Other versions
JPH0512878B2 (ja
Inventor
Sakae Komi
小海 栄
Yuji Kawada
河田 裕次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Electronics Co Ltd
Toagosei Co Ltd
Original Assignee
Meiko Electronics Co Ltd
Toagosei Co Ltd
Meiko Denshi Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Electronics Co Ltd, Toagosei Co Ltd, Meiko Denshi Kogyo Co Ltd filed Critical Meiko Electronics Co Ltd
Priority to JP31384188A priority Critical patent/JPH02159789A/ja
Publication of JPH02159789A publication Critical patent/JPH02159789A/ja
Publication of JPH0512878B2 publication Critical patent/JPH0512878B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプリント配線板の製造方法に関し、更に詳しく
は、表面実装用プリント配線板を製造する方法に関する
(従来の技術) 従来、表面実装用プリント配線板を製造するためには、
多くの方法が適用されているが、その代表例としてSC
L法がある。
この方法は、第27図乃至第37図に示すような各単位
工程から構成されている。以下、両面実装用のプリント
配線板の場合につき説明する。
まず、第27図に示すように、絶縁基材2の両面に銅箔
3,3が積層された銅張積層板1が用意される。ついで
、必要により、この銅張積層板1にスルーホール用穴4
が穿設され(第28図)、その後、銅張積層板lの表面
およびスルーホール用穴4の壁面に、公知の無電解銅め
っきを施してスルーホール用穴4の壁面に導電性を付与
したのち、電解めっき法によって、全表面に所定厚みの
銅めっき層5を形成する(第29図)。
ついで、前記鋼めっき層5の表面のうち、導体回路を形
成すべき個所を除いた個所に、レジストマスク6のパタ
ーンを形成する(第30図)。その後、電解めっき法に
より、前記レジストマスクのバクーン以外の部分、すな
わち、導体回路を形成スべき個所とスルーホールの壁面
とに所定厚みの銅めっき層7を導体回路層として形成す
る(第31図)。
ついで、前記鋼めっき層7の表面に、電解めっき法によ
って、半田を電着せしめて所定厚みの半田層8を形成す
る。ずなわち、導体回路層7を半田層で被覆する(第3
2図)。
さらに、レジストマスクの剥離液を用いてレジストマス
ク6を剥離除去し、ついで、銅エッチャントを用いてエ
ンチング処理を施して、レジストマスク6が存在してい
た個所の銅めっき層5と銅張積層板の銅箔3,3をエツ
チング除去する(第33図、第34図)。このとき、第
32図の工程で形成した半田層8は導体回路層7のレジ
ストとして機能する。
ついで、導体回路層7とスルーホールの内壁に形成され
ている半田層8をエツチング除去して、導体回路層7を
露出させる(第35図)。
その後、後述する表面実装部品の端子を半田付けする個
所およびスルーホールランドを除し)た導体回路層7の
表面に永久レジストを印刷して、絶縁性の永久レジスト
層9を形成する(第36図)。
そして最後に、永久レジスト層9が形成されていない導
体回路層7の部分とスルーホールの内壁に半田層10を
形成する(第37図)。このときの半田層10の形成方
法は、通常、第36図の工程で得られた配線板を溶融半
田液にどふ漬けしたのち、熱風を吹き付けて余分に付着
している半田を吹きとばすという方法が採られている。
このようにして製造された配線板は、表面実装用の基板
としてユーザーに出荷される。
(発明が解決しようとする課題) ところで、上記したSCL法で製造した表面実装用のプ
リント配線板には、スルーホールが形成されているか、
形成されていないかにかかわらず、次のような問題があ
り、その問題解決が強く望まれている。
すなわち、まず、第32図の工程で示したように、導体
回路層7の上に形成した半田層8を第35図の工程でエ
ツチング除去し、再び第37図の工程で示したように半
田層10を形成するのであるから、不経済であるという
ことである。
また、第37図に示した工程で形成される半田層10は
、その厚みを管理することが困難であり、例えば前記し
た熱風による余分な半田の吹きとばし時に、最終的に形
成される半田層10の厚みは、両面において、また同一
面内において、均一となりにくく、その厚のにばらつき
が発生する。
このような状態にある半田層10に表面実装部品の端子
を載せて半田付は処理炉に送入し、炉出すると、炉内で
半田が溶融する際に、半田溶融時間の差に起因するマン
ハッタン現象が多発するようになる。
このような現象を解消するためには、一般に第37図の
工程を経たプリント配線板を約230°Cでハイドロス
キージ装置に通して過剰の半田を除去し、半田層10の
厚みを均一に整えるという処置が採られている。しかし
ながら、このような処置は、プリント配線板の各構成要
素に不要な熱履歴を強制することになり、またコスト高
を招くのみならず、半田層の部分に半田−銅の合金を露
出させて表面実装部品の実装時に用いるクリーム半田と
の漏れ性を低下させるという問題を引き起す。
更に、第37図に示したように、プリント配線板の表面
において、永久レジスト層9と半田層10のそれぞれの
表面は、同一高さでなくしかも水平面にならないため、
表面実装部品を接続したとき、表面実装部品の端子と半
田層との接触状態が不完全になり易く、その結果、接触
抵抗にばらつきが発生し易くなる。そして、仮に、表面
実装部品の接続部である2つの半田層の間に位置する永
久レジスト層が前記半田層より突出していた場合には、
この永久レジス)[を跨いで表面実装部品を実装した時
に、表面実装部品に部分的な力が加わり表面実装部品を
破壊するという問題も発生する。
本発明は、表面実装部品の実装時に、上記したような問
題を発生することがないプリント配線板を製造する方法
の提供を目的とする。
(課題を解決するための手段 作用) 上記目的を達成するために、本発明においては、まず、
第1の方法として、平板状導電基材の表面に金属薄膜を
形成する工程(以下、A、工程という);前記金属薄膜
の表面のうち導体回路を形成すべき個所を除いた個所に
、レジストマスクのパターンを形成する工程(以下、A
2工程という);前記導体回路を形成すべき個所に、め
っき法により、導体回路層を形成する工程(以下、A3
工程という);前記レジストマスクのパターンを剥離除
去する工程(以下、A4工程という);前記導体回路層
側の表面に絶縁基材を圧着または加熱圧着して積層体と
する工程(以下、A5工程という);前記積層体から前
記平板状導電基材のみを剥離除去する工程(以下、A6
工程という);露出した金属薄膜の表面のうち半田付は
端子部を形成すべき個所を除いた個所にレジストマスク
のパターンを形成する工程(以下、A、工程という);
前記半田付は端子部を形成すべき個所に、電解めっき法
により、半田層を形成する工程(以下、All工程とい
う);半田付は端子部を形成すべき個所を除いた個所に
形成されている前記レジストマスクを剥離除去したのち
、露出した金属薄膜を更にエツチング除去する工程(以
下、A、工程という);ならびに、前記半田層が形成さ
れていない個所に永久レジスト層を形成する工程(以下
、A1o工程という);を具備することを特徴とするプ
リント配線板の製造方法が提供される。なお、この場合
には、A、工程とA7工程の途中に、露出した金属薄膜
の所定個所にスルーホールを穿設し、更にスルーボール
に導電性を付与する工程が介在してもよい。また、第2
の製造方法として、平板状導電基材の表面のうち導体回
路を形成すべき個所を除いた個所に、レジストマスクの
パターンを形成する工程(以下、B1という);前記導
体回路を形成すべき個所に、めっき法により、導体回路
層を形成する工程(以下、B2工程という);前記レジ
ストマスクのパターンを剥離除去する工程(以下、B3
工程という)、前記導体回路層の表面と露出した平板状
導電基材の表面に金属薄膜を形成する工程(以下、B4
工程という):前記台属薄膜側の表面に絶縁基材を圧着
または加熱圧着して積層体とする工程;(以下、B、工
程という);前記積層体から前記平板状導電基材のみを
剥離除去する工程(以下、B6工程という);露出した
導体回路層と金属薄膜とから成る表面のうち、半田付は
端子部を形成すべき個所以外の個所にレジストマスクの
パターンを形成する工程(以下、B7工程という):前
記半田付は端子部を形成すべき個所に、電解めっき法に
より、半田層を形成する工程(以下、B8工程という)
;半田付は端子部を形成すべき個所を除いた個所に形成
されている前記レジストマスクを剥離除去したのち、露
出した金属薄膜を更にエツチング除去する工程(以下、
B、工程という);ならびに、前記半田層が形成されて
いない個所に永久レジスト層を形成する工程(以下、B
1゜工程という)を具備することを特徴とするプリント
配線板の製造方法が提供される。なお、この第2の製造
方法の場合、B6工程とB、工程の途中に、露出した表
面の所定個所にスルーホールを穿設し、更にスルーホー
ルに導電性を付与する工程が介在してもよい。
まず、第1の製造方法につき、スルーホールを穿設する
場合に関し、各工程を第1図乃至第13図の図面に基づ
いて詳細に説明する。
A、工程においては、平板状の導電基材11の表面に、
金属薄膜12が形成される(第1図)。
金属薄膜12の形成は、通常、電解めっき、無電解めっ
きを問わずめっき法で行なわれる。
このA1工程で用いる導電基材11としては、剛性を有
する単板、例えば、有効寸法が最大1220x102O
n+m、厚み1〜10mmの範囲にある適宜な大きさの
平板からなり、例えば電解めっき法を適用する場合、そ
の工程で使用する薬品に対する耐薬品性、耐電食性を有
するものが望ましく、例えば、ステンレススチール板(
ハードニング処理を施した5US630が好適である)
、ニッケル板、チタン板またはチタン合金板、銅板また
は銅合金板等をあげることができる。この導電基材11
の表面の汚れ、酸化皮膜を除去すると共に、該表面には
所要の粗度を与える前処理が施される。すなわち、導電
基材11の表面ば、0.08〜0.23μmの範囲の粗
度で研磨されることが望ましい。この導電基材11の表
面粗度は、導電基材11上に形成される金属薄膜12の
導電基材表面への密着強度や金属薄膜12内のピンホー
ルの発生状況、更には金属薄膜12の表面粗度にも影響
を与える。また、上述の粗度規定範囲は金属薄膜12が
後述する導体回路層を形成する工程A3で導電基材11
から剥離せず、しかも、後述する工程A6における導電
基材11の剥離時に導電基材11と金属薄膜12が容易
に剥離できる程度の密着性が得られるように設定されて
いる。
導電基材11の表面に金属薄膜12を形成するために電
解めっき法を適用する場合、そのめっき法としては、い
わゆる、高速めっき法が好適である。なお、金属薄膜1
2としては、銅、ニッケル膜であることが好ましい。
ここで、高速めっき法は、導電基材11を陰極とし、こ
れに所定間隔を置いて平板状陽極を対向せしめ、両極間
に高速で電解液を通流せしめで電解めっきを行なう方法
である。
例えば、金属薄膜12として銅薄膜を形成するときの高
速めっき条件としては、45〜70°Cのめっき浴を陰
極表面において乱流状態、すなわち、電極間距離3〜3
0mm、電極に対する接液スピードが2.6〜20.0
 m/secになるように供給する。
このとき、めっき浴としては、例えば、硫酸銅めっき浴
、ピロリン酸銅めっき浴等を使用し、陰極電流密度0.
15〜4.OA/cJで電流を印加し、銅薄膜の形成速
度が25〜100μm/minとなるように設定するこ
とが望ましい。
また、金属薄膜12としてニッケル膜を形成する場合の
高速めっき条件としては、陰極と陽極とを300〜35
0mm離間させ、この電極間に40〜48°Cのめっき
浴を供給してエア撹拌を行なう。
このとき、めっき浴として、例えば、硫酸ニッケル、ス
ルファミン酸ニッケル等を使用し、陰極電流密度2,2
〜4.0 A/dm2で電流を印加し、ニッケル膜の形
成速度が0.8〜1.5 p m/minとなるように
設定することが好ましい。
1に のような方法で形成された金属薄膜12は、前述した表
面粗度を存する導電基材11の表面に電着しているので
、導電基材11と適度な密着力を形成している。
また、ステンレススチール板、ニッケル板等の導電基材
11の場合には、金属間化合物、または非金属介在物、
偏析、気孔等の欠陥が存在する。
そしてこれらの欠陥はステンレススチール板の溶製時、
圧延時等に混入、発生するもので、導電基材11の前述
したような表面処理だけでは解消し得ないものである。
これらの欠陥は後述する導体回路層にピンホールを生じ
さゼる原因となる。しかしながら、A1工程の場合、導
電基材11の表面に形成させた金属薄膜12の表面は電
気化学的に平滑であるため、この上に形成される後述の
導体回路層には、ピンホールの発生が起こらなくなる。
A2工程においては、A、工程で形成された金IFEf
fllu12の表面にレジストマスクのパターン13が
形成される(第2図)。
このレジストマスクのパターン13は、導体回路を形成
すべき個所を除いた個所に、フォトレジスト法、印刷法
などを適用して形成される。具体的には、感光性レジス
トフィルムをラミネートする方法もしくは液状の感光性
レジストを塗布後乾燥することによりレジスト層を形成
し、露光・現像によす所望のパターンのレジストマスク
13を形成する。
A3工程においては、A2工程でレジストマスク13が
形成されていない金属薄膜12の表面部分、すなわち導
体回路を形成すべき個所に、めっき法によって金属を被
着させて導体回路1’i14が形成される。導体回路層
としては、銅で構成されているものが好ましい。めっき
法としては、電解めっき法、無電解めっき法のいずれで
あってもよい。
銅の導体回路層を形成する場合、この工程における電解
めっき法としては、通常のめっき法であってもよいが、
A、工程で説明した高速めっき法であることが好ましい
この場合の高速めっき法に用いる電解液とじては、銅濃
度0.20〜2.0mor!、/42.好ましくは、0
.35〜0.98mon、/42、および硫酸濃度50
〜220g/j!を含有する硫酸銅めっき浴が望ましく
、更には、めっきの均一性を確保するために西独間LP
W社製のCUPPORAPID Is(商品名)を1.
5m ’1/I!添加することが好ましい。また、ビロ
リン酸銅液等の通常のめっき浴を使用してもよい。電流
密度は、0.15〜4A/cJ、電極に対する接液スピ
ードは2.6〜20 m/sec、電解浴温度は45〜
70°C1好ましくは60〜65°Cとなるようにそれ
ぞれ設定する。めっき浴温が45°C未満の場合は、銅
イオンの移動速度が低下するため電極表面に分極層が生
じ易くなって、めっき堆積速度が低下する。一方、浴温
か70°Cを超えるとめっき浴の蒸発量が多くなり濃度
が不安定になると共に、浴温の高温化による設備的制限
が加わるようになる。
電流密度と電極に対する接液スピードとを上述のような
条件に設定することにより、金属薄膜12の上に、25
〜100μm / mi nの形成速度で導体回路層1
4が形成される。これは、従来のめっき法の場合よりも
10〜200倍の形成速度であり、実用上極めて大きな
意義を有する。しかも、導体回路層14を構成する銅粒
子は極めて微細であり、導体回路層14の伸び率は抗張
力を損なうことなく16〜25%に達する。この伸び率
は通常のめっき法により形成した導体回路層の伸び率よ
り1.5〜2倍以上の値である(圧延アニール銅箔と同
等以上の稙である)。したがって、この導体回路層は極
めて軟らかく圧延アニール銅箔と同等の性能を有するこ
とから、高折曲性が必要なフレキシブル基板における導
体回路層として特に有効である。
A4工程においては、A3工程で形成されている、レジ
ストマスク13と導体回路層14とから成る表面から、
レジストマスクI3のみが剥離除去され、金属薄膜12
の上には導体回路層14ののが残置せしめられる(第4
図)。
具体的には、上記表面に、カセイソーダのようなレジス
I・マスクのみを溶解する溶解液をスプレ】 9 したり、またはA3工程で得られた板体を上記溶解液中
に浸漬すればよい。
A5工程においては、第5図に示したように、絶縁基板
15の両面に、A4工程で形成された導体回路層14側
の表面を圧着または加熱圧着して積層体が製造される。
第5図は両面表面実装用の配線板を製造する場合を示す
もので、片面実装用の配線板を製造する場合には、絶縁
基材15の片面のみに導体回路層14が圧着または加熱
圧着されている積層体を製造すればよい。
絶縁基材15としては、有機材料、無機材料のいずれの
ものでもよく、例えば、ガラス、エポキシ系樹脂、フェ
ノール系樹脂、ポリイミド系樹脂、ポリエステル系樹脂
、アラミド樹脂等の材料を用いることができる。また、
鉄、アルミ等の導電性材料の表面にホーロウを被覆した
ものやアルミ表面にアルマイト処理を施して表面絶縁し
た材料であってもよい。このA、工程においては、一般
には、ガラス布等にエポキシ樹脂を含浸させ、半硬化状
態(Bステージ)にしたプリプレグを用い、これに導体
回路層14が没入する状態(第5図に示すような状態)
で接着されていることが好ましい。
なお、このA5工程を行なうに先立ち、A4工程で形成
された導体回路層14の表面を粗面化しておくと、絶縁
基材15との密着性が向上して好適である。
この場合の粗面化方法としては、前記導体回路層14を
陰極としその表面に電解めっきを施すことが好ましい。
このときのめっき条件としては、電流密度が0゜25−
0.85A /cnl、電極間距離が26〜50 mm
、電極に対する電解液の接液スピードが0.6〜1.5
 m/secとなるようにそれぞれ設定し、また、電解
液としては、特に限定されないが、例えば、硫酸銅80
〜150g/IV、、硫酸40〜80g/n、および硝
酸カリウム25〜50 g#!よりなる混合溶液等を使
用すればよい。
このような条件下の粗面化処理により導体回路層14の
表面には突起状析出物が形成され、この突起状析出物の
平均粒径は1〜5μmとなり、絶縁基材15との密着性
向」二に資する。
なお、上述した粗面化処理後の導体回路層14の粗面化
面にクロメート処理を施すと、銅と絶縁基材15中の樹
脂または接着剤との親和性が増大し、ビーリング強度は
もとよりのこと、導体回路層の耐熱性(例えば、半田耐
熱性)も15%程度向上するという利点がある。このク
ロメート処理は、具体的には、0.7〜12 g/l濃
度の重クロム酸カリウム溶液に常温で5〜45秒間浸漬
するか、市販の電解クロメート処理液にてクロメート処
理を施せばよい。
このA5工程において、導体回路層14は厚手の導電基
材11と一体に絶縁基材15に積層され、圧着または加
熱圧着されるので、導体回路層14は導電基材11に保
持されたまま絶縁基材15側に転写されることになり、
その寸法安定性が確保される。また、導電基材11が転
写時の転写治具を兼ねるので特別の治具が不要であり、
更に、導体回路層14と導電基材11との間に金属薄膜
12が介在し、金属薄膜12と導体回路層14とが強い
密着力で結合しでいるので導体回路層14が転写時にず
れて移動する(いわゆる、スイングを起こす)ことがな
くなり、寸法安定性が向上するので微細な導体回路層の
パターンを有する高密度回路にも適用可能である(例え
ば、パターン幅数μm−数十μmが実現出来る)。
A6工程においては、A5工程で製造した積層体から導
電基材11のみが剥離される。その結果、第6図に示し
たように、絶縁基材15の両面には導体回路層14が没
入し、外表面には金属薄膜12が露出した板体が得られ
る。
ついで、第6図に示した板体にスルーホール用穴16を
穿設しく第7図)、更に、無電解めっきを施して、スル
ーホール16用穴の壁面に導電性を付与する。
A7工程においては、第8図に示したように、金属薄膜
12の表面のうち、表面実装部品を実装するときの半田
付は端子部になるべき個所およびスルーホールランドを
除いた個所に、レジスト層スクエアのパターンを形成す
る。
ついで、更に電解めっきを施してレジストマスク17が
形成されていない個所に金属めっきN18を形成する(
第9図)。このときの金属めっき層としては銅めっき層
でよく、また、電解めっき法としては通常のめっき法を
適用すればよい。
A、工程においては、第10図に示したように、A7工
程で形成された金属めっき711Bの上に、電解めっき
法によって、半田層19が形成される。
このとき、半田層19の形成に用いる半田めっき浴とし
ては、ホウフッ酸系のめっき浴であることが好ましく、
例えば、HBF4濃度230〜250g/2、S n”
11.5〜13.5 g/ t!、 P b”8.0〜
10.0g/ρの組成浴をあげることができる。
また、このときの電流密度は0.5〜2A/drrfが
好適である。
このA8工程において、形成された半田層19は、その
表面は平滑でしかもその厚みはすべての個所で均一にな
る。そして、めっき時間を変化させることにより、半田
層19の厚みを適宜に変化させることができる。
A、工程においては、第11図に示したように、レジス
トマスク17が剥離除去される。このときの剥離は、A
4工程の場合と同じように、カセイソーダやカセイカリ
のような溶解液を用いて行なわれる。かくして、半田付
は端子部およびスルーホールランドを形成すべき個所に
位置する金属薄膜12の部分が露出する。
ついで、第12図に示したように、前記の露出した金属
薄膜12の部分を銅エッチャントを用いてエツチング除
去する。
銅エッチャントとしては、Cu (NH3) 4c N
 z溶液をあげることができる。
最後のA 1 o工程においては、第13図に示したよ
うに、半田層19が形成されていない個所に永久レジス
トを印刷して永久レジスト層20が形成される。
かくして、半田付は端子部には、同一面内においても、
また両面においても、均一な所定厚みを有する半田層1
9が形成されているプリント配線板が得られる。
つぎに第2の製造方法の各工程につき、スルーホールを
穿設した場合に関し、第21図〜33図に基づいて説明
する。
まず、B、工程においては、第21図に示したように、
平板状導電基材11の表面に、レジストマスク13のパ
ターンが形成される。その形成個所は、導体回路を形成
すべき個所を除いた個所である。用いる導電基材11は
第1の製造方法におけるA、工程で用いたものと同じで
あってよく、また、レジストマスクの形成方法等はA2
工程の場合と同様であればよい。
B2工程においては、レジストマスク13が形成されて
いない導電基材11表面に、めっき法によって、導体回
路層14が形成される(第22図)。
この場合の形成方法は、第1の製造方法におけるA、工
程を適用すればよい。
B、l工程においては、A4工程と同様にして、レジス
トマスク13を剥離除去し、第23図に示したように、
導電基材11の表面に導体回路層14のみを残置せしめ
る。
B4工程においては、第17図に示したように、導体回
路層14の表面と露出した導電基材11の表面に、金属
薄膜12を形成する。
この場合、金属薄膜12の形成に際しては、AIl工程
よびA3工程で説明したような高速めっき法を適用する
ことが好ましい。
B、工程においては、第18図に示したように、B4工
程で得られた板体と絶縁基材15とから両者を圧着また
は加熱圧着して積層体が製造される。
用いる絶縁基材15や金属薄膜12の表面への粗面化処
理等はA5工程の場合と同様であってよい。
B6工程においては、A6工程の場合と同様にして、B
、工程で製造された積層体から、第19図で示したよう
に、導電基材11のみを剥離除去する。
かくして、得られた板体の両面には、導体回路層14の
表面と金属薄膜12の表面が露出する。
ついで、第20図で示したように、所定の個所にスルー
ホール用穴16が穿設され、その後、無電解めっきを施
して、スルーホール用穴16の壁面に導電性を付与する
B7工程においては、第21図に示したように、金属薄
膜12および導体回路層14の表面のうち、表面実装部
品を実装するときの半田付は端子部になるべき個所およ
びスルーホールランドを除いた個所に、レジストマスク
17のパターンを形成する。これは、前述したA、工程
と同様に行なわれる。ついで、必要により、更に電解め
っきを施して、レジストマスク17が形成されていない
個所に金属めっき層18を形成する(第22図)。
BIl工程においては、A8工程の場合と同様にして、
第23図に示したように、金属めっき層18の上に、必
要により、電解めっき法で半田層19が形成される。
ついで、B9工程において、第24図に示したように、
レジストマスク17が剥離除去され、更に、第25図に
示したように、前記剥離除去によって露出した金属薄膜
12の部分と導体回路層14の表面の一部がエツチング
除去される。この方法は、第1の製造方法のA、工程の
場合と同様に行なわれる。
そして最後に、B、。工程においては、第26図に示し
たように、A1o工程の場合と同様にして、永久レジス
ト層20が形成される。
(発明の実施例) 第1の製造方法によって、以下の工程でプリント配線板
を製造した。
1)A1工程 導電基材としてハードニング処理を施した5US630
の単板を用意し、その表面にオンレーションイ」ロータ
リ別布研磨装置を用いて研磨処理を施し、01μmの表
面粗度にした。ついで、硫酸濃度200g//!、銅濃
度0.5 mol/ lの硫酸銅めっき浴を用い、極間
距離11胴、電流密度0.8 Al1、接液スピード5
 m/secで高速めっきを行ない、厚み3μmの銅薄
膜を形成した。
2)A2工程 A、工程で形成した88膜の表面に、ドライフィルムを
レジスト剤として厚み50μmのレジストマスクのパタ
ーンを形成した。
3)A3工程 硫酸濃度200g/ffi、銅濃度0.5 mol/ 
lの硫酸銅めっき浴を用い、極間距離11胴、電流密度
0.8A/ctfl、接液スピード7 m/secの条
件で高速めっきを行ない、前記レジストマスクパターン
以外の個所に厚み35μmの銅層を導体回路層として形
成した。ついで、硫酸銅100g/ffi、硫酸50g
/j2、硝酸カリウム30g/42の混合液を用いたノ
ジュラめっきを行ない、前記導体回路層の表面に厚み3
μmで銅を堆積せしめて粗面化した。
4)A4工程 A3工程で得られた板体を、2%苛性ソーダ水溶液から
成る剥離液に浸漬して、前記レジストマスクを剥離除去
した。
5)A5工程 A4工程で形成された導体回路層側の表面に、ガラス繊
維−エポキシ樹脂板(商品名:GFPL17〇 三菱瓦
斯化学社製)の絶縁基材を当接し、全体を温度170°
C1圧40kg/c/で熱圧着した。
6)A6工程 A、工程で得られた積層体から5US630の単板のみ
を剥離した。ガラス繊維−エポキシ樹脂板の表面は、全
面が銅薄膜で被覆されていた。
7)A7工程 A6工程で得られた板体に電気ドリルで孔径0.8肛の
スルーホール用穴を穿設し、更に、無電解めっきを施し
て、スルーホール用穴の壁面に導電性を付与したのち、
銅薄膜の表面に、ドライフィルムをレジスト剖として厚
み38μmのレジストマスクのパターンを形成した。
ついで、硫酸190 g#!、硫酸銅85g/jl!の
硫酸銅めっき浴、電流密度3.OA/dポの条件で電解
めっきを行ない、スルーホールの壁面に厚み10μmの
銅めっき層を形成した。
8)A8の工程 HBF、 240 g/j2、Sn” 12.5g/j
2.  P b”9g/IV、から成る半田めっき浴を
用い、電流密度1.5A/dボで平均膜厚14μm、最
低膜厚9μmを目標にしてめっき処理を施し、A7工程
で形成したレジストマスクのパターン以外の個所に半田
めっき層を形成した。
9)A、工程 ついで、約2%の苛性ソーダ液を用いてレジストマスク
を剥離除去し、更に、43.3g/l、のCu(NH3
)4c12液を用いて、銅薄膜をエツチング除去した。
10)A、。工程 ついで、所定のフラックスを塗布し温度220°Cの雰
囲気下に約10秒間放置したのち、半田めっき層以外の
個所にS−4O3(太陽インキ社製)を印刷して永久レ
ジスト層を形成した。
得られたプリント配線板の半田めっき層の厚みを測定し
たところ、最低膜厚は10μm、最高膜厚は15μmで
あった。
ちなみに、第27図乃至第37図で説明した従来のSC
L法で形成した半田層の場合、A8工程と同様に平均膜
厚14μm、最低膜厚9μmを目標としたにもかかわら
ず、最低膜厚は2μm、最高膜厚は100μmであった
(発明の効果) 以上の説明で明らかなように、本発明方法によれば、半
田付は接続部を形成すべき表面には、共通ずる状態で金
属薄膜が形成されているので、仮に上記半田付は接続部
が分散・孤立していても、前記金属薄膜を陰極とする電
解めっき法によりその個所に半田めっき層を形成するこ
とができる。
そして、この半田層は電解めっき法で形成されるため、
その膜厚のばらつきは小さく、しかもめつき条件を変え
ることにより任意の膜厚にすることができる。
したがって、表面実装部品の実装時に、従来のSCL法
の場合のような半田層の厚みのばらつきに基づくマンハ
ッタン現象やチップの破壊等の不都合は解消される。
また、永久レジスト層と半田めっき層との間に段差が生
じないように半田めっき層を形成できるので、摺動する
部分の接続用のプリント配線板を製造することもできる
更には、半田めっき層の高さを突出させ、TA4゜ BやFPCのような接続方法に使用される異方性電気伝
導樹脂を用いた実装用のプリント配線板にすることもで
きる。
このように、本発明方法は、表面実装部品との接続の信
転性が要求される表面実装基板、とくに両面実装基板、
高密度実装基板の製造に好適で、その工業価値は極めて
大である。
【図面の簡単な説明】
第1図乃至第13図は本発明の第1の製造方法における
各工程を例示する説明図、第14図乃至第26図は本発
明の第2の製造方法の各工程を例示する説明図、第27
図〜第37図は従来のSCL法における各工程を例示す
る説明図である。 11・・・導電基材、12・・・金属薄膜、13・・・
レジストマスク、14・・・導体回路層、15・・・絶
縁基材、16・・・スルーホール用穴、17・・・レジ
ストマスク、18・・・金属めっき層、19・・・半田
層、20・・・永久レジスト層。 (NLn へ− ヘい 手続補正書(自発) 平成元年

Claims (4)

    【特許請求の範囲】
  1. (1)平板状導電基材の表面に金属薄膜を形成する工程
    ;前記金属薄膜の表面のうち導体回路を形成すべき個所
    を除いた個所に、レジストマスクのパターンを形成する
    工程;前記導体回路を形成すべき個所に、めっき法によ
    り、導体回路層を形成する工程;前記レジストマスクの
    パターンを剥離除去する工程;前記導体回路層側の表面
    に絶縁基材を圧着または加熱圧着して積層体とする工程
    ;前記積層体から前記平板状導電基材のみを剥離除去す
    る工程;露出した金属薄膜の表面のうち半田付け端子部
    を形成すべき個所を除いた個所にレジストマスクのパタ
    ーンを形成する工程;前記半田付け端子部を形成すべき
    個所に、電解めっき法により、半田層を形成する工程;
    半田付け端子部を形成すべき個所を除いた個所に形成さ
    れている前記レジストマスクを剥離除去したのち、露出
    した金属薄膜を更にエッチング除去する工程;ならびに
    、前記半田層が形成されていない個所に永久レジスト層
    を形成する工程;を具備することを特徴とするプリント
    配線板の製造方法。
  2. (2)平板上導電基材の表面に金属薄膜を形成する工程
    ;前記金属薄膜の表面のうち導体回路を形成すべき個所
    を除いた個所に、レジストマスクのパターンを形成する
    工程;前記導体回路を形成すべき個所に、めっき法によ
    り、導体回路層を形成する工程;前記レジストマスクの
    パターンを剥離除去する工程;前記導体回路層側の表面
    に絶縁基材を圧着または加熱圧着して積層体とする工程
    ;前記積層体から前記平板上導電基材のみを剥離除去す
    る工程;露出した金属薄膜の所定個所にスルーホールを
    穿設する工程;前記スルーホールに、無電解めっきによ
    り導電性を付与する工程;前記露出した金属薄膜の表面
    のうち半田付け端子部を形成すべき個所およびスルーホ
    ールランドを除いた個所にレジストマスクのパターンを
    形成する工程;前記半田付け端子部を形成すべき個所お
    よびスルーホールランドに、電解めっき法により、半田
    層を形成する工程;半田付け端子部を形成すべき個所お
    よびスルーホールランドを除いた個所に形成されている
    前記レジストマスクを剥離除去したのち、露出した金属
    薄膜を更にエッチング除去する工程;ならびに、前記半
    田層が形成されていない個所に永久レジスト層を形成す
    る工程;を具備する請求項1記載のプリント配線板の製
    造方法。
  3. (3)平板状導電基材の表面のうち導体回路を形成すべ
    き個所を除いた個所に、レジストマスクのパターンを形
    成する工程;前記導体回路を形成すべき個所に、めっき
    法により、導体回路層を形成する工程;前記レジストマ
    スクのパターンを剥離除去する工程;前記導体回路層の
    表面と露出した平板状導電基材の表面に金属薄膜を形成
    する工程;前記金属薄膜側の表面に絶縁基材を圧着また
    は加熱圧着して積層体とする工程;前記積層体から前記
    平板状導電基材のみを剥離除去する工程;露出した導体
    回路層と金属薄膜とから成る表面のうち、半田付け端子
    部を形成すべき個所以外の個所にレジストマスクのパタ
    ーンを形成する工程;前記半田付け端子部を形成すべき
    個所に、電解めっき法により、半田層を形成する工程;
    半田付け端子部を形成すべき個所を除いた個所に形成さ
    れている前記レジストマスクを剥離除去したのち、露出
    した金属薄膜を更にエッチング除去する工程;ならびに
    、前記半田層が形成されていない個所に永久レジスト層
    を形成する工程;を具備することを特徴とするプリント
    配線板の製造方法。
  4. (4)平板状導電基材の表面のうち導体回路を形成すべ
    き個所を除いた個所に、レジストマスクのパターンを形
    成する工程;前記導体回路を形成すべき個所に、めっき
    法により、導体回路層を形成する工程;前記レジストマ
    スクのパターンを剥離除去する工程;前記導体回路層の
    表面と露出した平板上導電基材の表面に金属薄膜を形成
    する工程;前記金属薄膜側の表面に絶縁基材を圧着また
    は加熱圧着して積層体とする工程;前記積層体から前記
    平板状導電基材のみを剥離除去する工程;前記露出した
    導体回路層と金属薄膜とから成る表面の所定個所にスル
    ーホールを穿設する工程;前記スルーホールに、無電解
    めっきにより導電性を付与する工程;前記露出した導体
    回路層と金属薄膜とから成る表面のうち、半田付け端子
    部を形成すべき個所およびスルーホールランド以外の個
    所にレジストマスクのパターンを形成する工程;前記半
    田付け端子部を形成すべき個所およびスルーホールラン
    ドに、電解めっき法により、半田層を形成する工程;半
    田付け端子部を形成すべき個所およびスルーホールラン
    ドを除いた個所に形成されている前記レジストマスクを
    剥離除去したのち、露出した金属薄膜を更にエッチング
    除去する工程;ならびに、前記半田層が形成されていな
    い個所に永久レジスト層を形成する工程;を具備する請
    求項3記載のプリント配線板の製造方法。
JP31384188A 1988-12-14 1988-12-14 プリント配線板の製造方法 Granted JPH02159789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31384188A JPH02159789A (ja) 1988-12-14 1988-12-14 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31384188A JPH02159789A (ja) 1988-12-14 1988-12-14 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH02159789A true JPH02159789A (ja) 1990-06-19
JPH0512878B2 JPH0512878B2 (ja) 1993-02-19

Family

ID=18046154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31384188A Granted JPH02159789A (ja) 1988-12-14 1988-12-14 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH02159789A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138941A (ja) * 1994-09-12 1996-05-31 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
JP2004006964A (ja) * 1994-09-12 2004-01-08 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
JP2005311202A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd 配線基板及びその製造方法
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Bga 패키지 기판 및 그 제조방법
JP2007067276A (ja) * 2005-09-01 2007-03-15 Nippon Avionics Co Ltd プリント配線板とその製造方法
JP2008109140A (ja) * 2006-10-25 2008-05-08 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP2008529283A (ja) * 2005-01-24 2008-07-31 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2008277737A (ja) * 2007-04-30 2008-11-13 Samsung Electro Mech Co Ltd 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法
JP2009253261A (ja) * 2008-04-07 2009-10-29 Samsung Electro Mech Co Ltd 高密度回路基板及びその形成方法
JP2011061176A (ja) * 2009-09-14 2011-03-24 Samsung Electro-Mechanics Co Ltd プリント基板の製造方法
WO2011078031A1 (ja) * 2009-12-22 2011-06-30 株式会社メイコー プリント基板の製造方法及びプリント基板
JP2012029507A (ja) * 2010-07-26 2012-02-09 Namiki Precision Jewel Co Ltd 円筒状マイクロパターンコイル及びそれを用いた円筒型マイクロモータ
US8736064B2 (en) 2005-01-24 2014-05-27 Invensas Corporation Structure and method of making interconnect element having metal traces embedded in surface of dielectric
WO2015107618A1 (ja) * 2014-01-14 2015-07-23 株式会社メイコー プリント配線板の製造方法
WO2020144959A1 (ja) * 2019-01-10 2020-07-16 パナソニックIpマネジメント株式会社 メッキ用パターン版及び配線基板の製造方法
WO2020144960A1 (ja) * 2019-01-10 2020-07-16 パナソニックIpマネジメント株式会社 メッキ用パターン版及び配線基板の製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006964A (ja) * 1994-09-12 2004-01-08 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
JPH08138941A (ja) * 1994-09-12 1996-05-31 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
JP4534575B2 (ja) * 2004-04-23 2010-09-01 パナソニック電工株式会社 配線基板の製造方法
JP2005311202A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd 配線基板及びその製造方法
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Bga 패키지 기판 및 그 제조방법
US8736064B2 (en) 2005-01-24 2014-05-27 Invensas Corporation Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP2008529283A (ja) * 2005-01-24 2008-07-31 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2007067276A (ja) * 2005-09-01 2007-03-15 Nippon Avionics Co Ltd プリント配線板とその製造方法
US8124880B2 (en) 2006-10-25 2012-02-28 Samsung Electro-Mechanics Co., Ltd. Circuit board and method for manufacturing thereof
US8633392B2 (en) 2006-10-25 2014-01-21 Samsung Electro-Mechanics Co., Ltd. Circuit board with high-density circuit patterns
JP2008109140A (ja) * 2006-10-25 2008-05-08 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP4558776B2 (ja) * 2006-10-25 2010-10-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. 回路基板の製造方法
JP4646968B2 (ja) * 2007-04-30 2011-03-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. 回路転写用キャリア部材の製造方法
JP2008277737A (ja) * 2007-04-30 2008-11-13 Samsung Electro Mech Co Ltd 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法
JP2009253261A (ja) * 2008-04-07 2009-10-29 Samsung Electro Mech Co Ltd 高密度回路基板及びその形成方法
JP2011061176A (ja) * 2009-09-14 2011-03-24 Samsung Electro-Mechanics Co Ltd プリント基板の製造方法
WO2011078031A1 (ja) * 2009-12-22 2011-06-30 株式会社メイコー プリント基板の製造方法及びプリント基板
JP2011134758A (ja) * 2009-12-22 2011-07-07 Meiko:Kk プリント基板の製造方法及びプリント基板
JP2012029507A (ja) * 2010-07-26 2012-02-09 Namiki Precision Jewel Co Ltd 円筒状マイクロパターンコイル及びそれを用いた円筒型マイクロモータ
WO2015107618A1 (ja) * 2014-01-14 2015-07-23 株式会社メイコー プリント配線板の製造方法
JPWO2015107618A1 (ja) * 2014-01-14 2017-03-23 株式会社メイコー プリント配線板の製造方法
WO2020144959A1 (ja) * 2019-01-10 2020-07-16 パナソニックIpマネジメント株式会社 メッキ用パターン版及び配線基板の製造方法
WO2020144960A1 (ja) * 2019-01-10 2020-07-16 パナソニックIpマネジメント株式会社 メッキ用パターン版及び配線基板の製造方法
JPWO2020144959A1 (ja) * 2019-01-10 2021-11-18 パナソニックIpマネジメント株式会社 メッキ用パターン版及び配線基板の製造方法
JPWO2020144960A1 (ja) * 2019-01-10 2021-11-25 パナソニックIpマネジメント株式会社 メッキ用パターン版及び配線基板の製造方法
US11479860B2 (en) 2019-01-10 2022-10-25 Panasonic Intellectual Property Management Co., Ltd. Pattern plate for plating and method for manufacturing wiring board

Also Published As

Publication number Publication date
JPH0512878B2 (ja) 1993-02-19

Similar Documents

Publication Publication Date Title
JPH02159789A (ja) プリント配線板の製造方法
US3936548A (en) Method for the production of material for printed circuits and material for printed circuits
US20050123782A1 (en) Copper foil with low profile bond enhancement
JPH06318783A (ja) 多層回路基板の製造方法
US4889584A (en) Method of producing conductor circuit boards
JP3075484B2 (ja) プリント配線板の製造方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP3942535B2 (ja) 多層配線基板の製造方法
US4976808A (en) Process for removing a polyimide resin by dissolution
US4968398A (en) Process for the electrolytic removal of polyimide resins
JPH0217953B2 (ja)
JPH0573359B2 (ja)
JPH0194695A (ja) 導体回路板の製造方法
JPH098458A (ja) プリント配線板及びその製造方法
JPS63280496A (ja) 多層回路板の製造方法
JP2000309887A (ja) クロメート系防錆膜の除去方法および配線基板の製造方法
JPH08148810A (ja) プリント配線板の製造法
JP2922589B2 (ja) 多層回路基板の製造方法
JPH05167248A (ja) プリント配線板の製造方法
JP2002266087A (ja) 銅のエッチング液およびそれを用いたプリント配線板の製造方法
JP2000114693A (ja) 配線板の製造法
JPH0521951A (ja) 銅張積層板用銅箔
JPH05175648A (ja) 回路板の銅回路の処理方法
JP2022030741A (ja) プリント配線板及びその製造方法、並びに、電子部品実装装置及びその製造方法
JPH06216520A (ja) 多層プリント基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees