KR100276052B1 - 전사도체의 제조방법 및 적층용 그린시트의 제조방법 - Google Patents

전사도체의 제조방법 및 적층용 그린시트의 제조방법 Download PDF

Info

Publication number
KR100276052B1
KR100276052B1 KR1019950033634A KR19950033634A KR100276052B1 KR 100276052 B1 KR100276052 B1 KR 100276052B1 KR 1019950033634 A KR1019950033634 A KR 1019950033634A KR 19950033634 A KR19950033634 A KR 19950033634A KR 100276052 B1 KR100276052 B1 KR 100276052B1
Authority
KR
South Korea
Prior art keywords
conductor
transfer
resist film
forming
resist
Prior art date
Application number
KR1019950033634A
Other languages
English (en)
Other versions
KR960015613A (ko
Inventor
에이이치 우리우
오사무 마키노
히로노부 치바
치사 요코타
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR960015613A publication Critical patent/KR960015613A/ko
Application granted granted Critical
Publication of KR100276052B1 publication Critical patent/KR100276052B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

본 발명은, 적층칩인덕터등의 칩형전자부품을 형성하기 의한 전사도체의 제조방법 및 적층용그린시트의 제조방법에 관한 것으로서, 각종 적층형세라믹전자부품형성용의 그린시트위에, 전주법에 의해 형성한 미세패턴이나 고밀도배선회로를 간단히 전사하는 것을 목적으로 한 것이며, 그 구성에 있어서, 베이스스테인레스판(1)위에 형성되는 소망의 전사용도체(4)의 역패턴의 내약품성에 뛰어난 레지스트막(3)이 형성된 전주도체전사용형을 사용해서 전사용도체(4)를 전주법에 의해 형성하고, 또한 상기 레지스트막(3)을 박리하는 일없이 전사용도체(4)를 피전사체에 전사하고, 이 레지스트막(3)을 반복하여 재이용하여, 전사용도체(4)전주, 전사하는 것을 특징으로 한 것이다.

Description

전사도체의 제조방법 및 적층용 그린시트의 제조방법
제1도는 본 발명의 제1의 실시예에 있어서의 전사용도체의 형성방법을 표시한 설명용 단면도.
제2도는 동 실시예에 있어서의 적층형 세라믹칩인딕터의 구조를 표시한 분해사시도.
제3도는 동 실시예에 있어서의 적층형 세라믹칩인덕터의 사시도.
제4도는 본 발명의 제2실시예에 있어서의 전사용도체의 형성방법을 표시한 설명용 단면도.
제5도는 동 실시예에 있어서의 적층형 세라믹칩인덕터의 형성방법을 표시한 설명용 단면도.
제6도는 동 실시예에 있어서의 적층형 세라믹칩인덕터의 형성방법을 표시한 설명용 단면도.
제7도는 동 실시예에 있어서의 적층형 세라믹칩인덕터의 형성방법을 표시한 설명용 단면도.
제8도는 동 실시예에 있어서의 적층형 세라믹집인덕터의 형성방법을 표시한 설명용 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,13 : 베이스스테인레스만 2 : 도전성이형층
3,14 : 레지스트막 4,15 : 전사용도체
5 : 이형층(離型層) 6,8,11 : 자성체그린시트
9 : 관통구멍 7,10 : 감아돌린코일형상전사도체
16,20 : 열이형성접착시트 18 : PET필름
본 발명은, 적층칩인덕터등의 칩형전자부품을 형성하기 위한 전사도체의 제조방법 및 적층용 그린시트의 제조방법에 관한 것이다.
최근, 전자부품의 소형, 박형화는 굉장하며, 예를들면 적층칩인덕터에 있어서는 보다 소형 높은 인덕턴스(높은 임피던스)화가 요구되고 있으나, 이것을 실현하는데는, 내부에 형성되는 코일형상의 감아돌린도체의 파인패턴화가 필요하게 된다.
특히 적층칩콘덴서에 있어서는, 보다 얇고, 치밀한 내부전극의 형성에 의해, 보다 소형, 대옹량화의 실현이 요구되고 있다.
또, 휴대전화등의 고성능소형기기의 실용화가 진척됨에 따라, 1개의 칩의 속에 여러 가지의 기능을 가지게한 LCR모듈의 칩화가 요구되고 있으나, 이들을 실현하기 위해서는, 어떻게 미세한 패턴(Fine pattern)을 효율좋게, 치밀하게 형성하는 지가 가장 중요한 과제가 된다.
이와같은 칩형전자부품을 제조하는 경우, 종래의 인쇄기법이 널리 일반적으로 사용되고, 보다 미세한 도체패턴을 형성하기 위하여, 현재도 밤낮으로 연구되고 있다. 그런 상황으로서는, 오프세트인쇄기 법을 도입하거나, 스크린인쇄의 스크린의 개구율을 크게 하거나, 도체페이스트의 도체분말의 미세화나 부형제(賦形劑:vehicle)개량등등, 여러가지의 접근(approach)이 이루어지고 있으나, 공업적으로 실용화되고 있는 것은, 고작 50∼80㎛정도의 도체라인폭의 패턴을 형성할 수 있는 데 불과하고, 또 이들 패턴의 도체의 두께는 도체라인폭이 좁아지면 좁아질수록, 두께가 얇아지는 경향이 있고, 도체저항치가 커진다고 하는 결점을 가지고 있다.
이와같은 종래의 결점을 해결하기 위하여, 전사기법을 사용한 패턴형성방법이 일본국 특개평 4-314876호 공보에 개시되어 있다.
필름위에 증착에 의해 형성된 이형성을 가진 금속박막위에 습식도금에 의해 소망의 금속층을 얻고, 필요에 따라 에칭법에 의해 여분으로 형성된 금속층을 제거하여, 패턴형성한 것을 미전사체에 전사하는 것이다.
이 전사기법에 의하면, 예를들면 적층세라믹콘덴서등의 내부전극에 사용하기 위한 비교적 얇은(예를들면 10㎛이하)전사용금속막의 형성이 가능하다.
그러나, 상기 전사기법에서는, 비교적 두꺼운(예를들면 10㎛이상)전사용 금속막을 미세라인의 패턴정밀도로 얻을려고 하는 것은 곤란하다.
즉, 상기 전사기법에서는, 일단, 거의 전체면에 형성된 금속층을 에칭법에 의해 여분의 금속부를 게거하는 것이기 때문에, 금속층의 두께가 두꺼우면 두꺼울수록 미세한 패턴형성이 곤란하게 되기 때문이다.
또, 소망의 금속패턴은 에칭레지스트층의 하부에 남아있으므로, 금속패턴을 피전사체에 전사하기 전에 반드시 에칭레지스트를 제거할 필요가 있으나, 에칭용의 레지스트를 박리할때에, 레지스트와 함께 금속패턴이 박리되는 경우도 있다. 이와같은 현상도, 전사되는 금속층의 두께가 두꺼워지면 두꺼울수록, 일어나기 숴워진다. 이것은, 금속층의 두께가 두꺼울수록, 에칭에 소요되는 시간이 길어지고, 증착에 의해 형성된 이형성을 가진 금속박막층이 부식제(etchant)에 의해 침식되거나 하는 것에 기인되는 것으로 생각된다.
또, 상기 전사방법에서는 매회 패턴형성용의 레지스트를 코팅하여, 레지스트 패턴을 형성할 필요가 있어, 그다지 효율적이 아니라고 할 수 있다.
본 발명은, 상기 종래의 문제점을 해결하는 것이며, 베이스금속판에, 소망의 도체패턴의 역패턴을 가지는 동시에 적어도 내산성 또는 내알칼리성을 가진 레지스트막을 형성하므로써 전주(電鑄)도체전사용형을 형성하는 제1의 공정과, 이 전주 도체전사용형의 상기 레지스트를 형성하고 있지않는 부분에, 전사용 도체를 전주법(電鑄法)에 의해 형성하는 제2의 공정과, 상기 레지스트막을 박리하는 일없이 상기 전사용도체를 자성체그린시트에 전사하는 제3의 공정을 가진 것을 특징으로 하는 것이다.
이 구성에 의해, 금속층의 두께가 두꺼워도, 미세패턴을 얻을 수 있는 전사용도체를 얻을 수 있다.
또 패턴형성용의 FP지스트를 재이용가능하기 때문에, 매회 레지스트패턴을 형성할 필요가 없고, 저코스트로 효율좋게 전사용도체를 제조할 수 있다.
[실시예 1]
이하, 본 발명의 제1의 실시예를 도면을 사용해서 설명한다.
제1도는 본 발명의 제1의 실시예에 있어서의 전사도체를 형성하기 위한 베이스금속판과 레지스트막의 구성을 표시한 단면도이다.
제1도에 있어서(1)은, 베이스금속핀으로서의 베이스스테인레스판, (2)는 스트라이크Ag도 금층으로 이루어진 도전성이형층, (3)은 레지스트막, (4)는 전주법에 의해 형성되는 Ag로 이루어진 전사용도체, (5)는 레지스트막(3)위에 형성된 레지스트막(3)에 이형성을 부여하기 위한 이형층이다.
이상과 같이, 베이스스테인레스판(1) 및 레지스트막(3)으로 구성하는 전주도체전사용형을 사용한 전사용도체(4)의 제조방법을 이하에 표시한다.
먼저 제1도에 표시한 바와같이, 베이스스테인레스판(1)전체면에 내산성과 내알칼리성을 가진 아크릴계 드라이 필름을 레지스트막(3)으로서 라미네이트하였다. 라미네이트후, 약 160℃에서 60분간 건조경화하여, 아크릴계드라이필름을 베이스스테인레스판에 접착시켰다.
이렇게해서 얻게된 레지스트막(3)의 두께는 경과후, 약 45㎛였다.
다음에 레지스트막(3)의 표면에, 이형성을 부여하기 위한 액상의 불소계커플링제(퍼플루오르데실트리에록시실란)를 이형층(5)으로서 딥코팅하고, 200℃에서 경화시킨다. 경화후 이형층(5)의 막두께는, 0.1㎛이하이다.
이렇게해서 형성된 레지스트막(3) 및 이형층(5)의 위쪽으로부터 정확하게 도체패턴을 형성하는 필요가 있는 부위에 엑사이머레이저를 조사(출력50∼80W)하고, 베이스스테인레스판(1)이 소망의 도체패턴인 폭 40㎛로 감아돌린 코일형상으로 노출하도록 패터닝(제2도의 (7), 또는 (l0)에 상당)하여, 레지스트패터닝을 얻는다.
이와같은 엑사이머FP이저의 조사에 의해, 레지스트막(3)이 깨끗히 제거되어서 패터닝되어가므로, 통상의 YAG레이저등의 열부하에 의한 달구어끊기레이저가공과 달라, 고해상도의 미세패턴을 얻을 수 있다. 또, 엑사이머레이저의 파장영역에서는, 베이스스테인레스판(1)이 손상되는 염려도 없다.
이와같은 엑사이머레이저에서의 수지절단의 메카니즘에 대해서, 엑사이머레이저의 308nm나 248nm의 에너지가 아크릴, 폴리스틸렌등의 중합되어 있는 수지의 카르보닐기등의 분자사슬을 절단하는 화학반응적인 작용을 가지기 때문이라고 생각된다.
이상과 같이 형성한 레지스트막(3)은 강고하게 베이스스테인레스판(1)에 접착되어 있으므로, 박리되는 일은 없으며, 따라서 레지스트막(3)의 남은 베이스스테인레스판에 재차 전주법에 의해 전사용도체(4)를 형성하므로써, 레지스트막(3)의 재이용이 가능하게된다.
만약, 전사용도체(4)가 레지스트막의 사이에 끼워저서, 패턴의 전사가 곤란한 경우는, 각동 접착시트를 사용해서 전사용도체(4)를 인출하는 일이 가능하다.
패턴의 최소폭, 레지스트의 두께에 따라서, 레이저의 출력조건을 결정하므로써, 최소선폭 10㎛정도이고 두께 50㎛정도의 패턴을 얻을 수도 있다.
감광성아크릴드라이 필름을 사용하였을 경우, 패턴폭 10∼30㎛정도의 미세한 패턴형성도 용이하나, 레지스트의 두께를 두껍게 하는 것이 곤란하다(패턴폭 10㎛의 경우, 레지스트두께는 고작 1O㎛정도가 한계이다).
다음에 노출된 금속부에 도전성이형층(2)으로서, 스트라이크Ag도금을 실시하고, 두께 0.1㎛이하의 Ag이형층(2)을 얻는다.
스트라이크Ag도금으로서는, 극히 일반적인 알칼리시안계의 Ag도금욕에 의해 대응가능하다. 일예로서 [표 1]과 같은 도금욕을 예시한다.
[표 1]
스트라이크Ag도금용의 일예
[표 1]의 Ag도금욕의 경우에서, 5∼20초정도로, 약 0.1㎛의 도전성이형층(2)을 얻을 수 있다.
그런데, 도전성이형층(2)이 이형성을 가지는 것은, 일반적으로, 베이스스테인레스판(1)과 Ag의 밀착성이 빈약한 위에, Ag막을 스트라이크(고속)도금하기 때문에, Ag막의 막중에 변형이 많이 존재하고, 이때문에, Ag막이 베이스스테인레스판(1)과 강고하게 밀착할 수 없기 때문이라고 생각된다.
또한, 도전성이형층(2)는, 은경(銀鏡)반응을 이용해서 형성할 수도 있다.
또, 베이스금속판으로서는, 스테인레스이외를 사용하는 것도 가능하다. 주된 사용가능재료와 그 이형처리방법을 [표 2]에 예거한다.
[표 2]
베이스금속판으로서 사용가능한 금속과 그 이형처리방법의 예
또, 베이스금속판이외에 패드필름 등에 도전성읕 부여하므로써, 마찬가지의 효과를 가지게 하는 것도 가능하나, 금속판은 일부로 도전성을 부여할 필요가 없으므로 실용상효율적이다.
특히 스테인레스판은, 화학적으로 안정하고, 또한 표면의 크롬계의 산화막을 가지기 때문에, 그 자체에 이형성이 있어, 가장 실용적이다.
다음에 전주법에 의해 전사용도체(4)를 형성하는 공정을 설명한다.
먼저, Ag의 전기도금용에 침지하여, 필요한 두께t의 전사용도체(4)를 형성한다.
본 실시예에서는 t=40∼45㎛가 되도록 형성하였다.
전사용도체(4)의 두께는 레지스트막(3)의 두께를 넘지않는 범위이고, 또한 FP지스트막(3)의 막두께보다 약 5㎛정도 얇은 막두께가 최적이다. 이것은, 레지스트막(3)의 막두께보다 전사용도체(4)의 두께가 두꺼우면, 도금에 의해 도체(4)를 형성할때, 도체(4)가 가로방향으로 돌아들어가서 성장하여, 인접하는 도체(4)와 단락해서 전사용도체(4)가 단락하는 경우가 발생하고, 또 반대로 레지스트막(3)의 막두께보다 약 5㎛이상 얇으면 후술하는 전사용도체의 그린시트에의 전사가 양호하게 행할 수 없는 경우가 있기 때문이다.
본 실시예에 있어서의 레지스트막은, 내산성 및 내알칼리성을 함께 가지고 있기 때문에, 전사용도체(4)를 형성하기 위하여 기본적으로 어떠한 도금욕조성도 사용할 수 있으나, 레지스트막의 종류에 따라서는, 레지스트막의 박리액으로서 기능하기때문에, 앞공정에서 패턴제작된 레지스트막이 파괴되어 버리는 경우가 있어, 선택적으로 사용할 필요가 있다.
특히 레지스트막의 사용수명을 길게한다고 하는 관점에서, 본 실시예에서는, 약알칼리성(중성)의 Ag도금욕을 사용하였다.
약알칼리성(중성)의 도금욕으로서는 [표 3]에 표시한 바와 같은 것을 사용할 수 있다.
[표 3]
약알칼리성(중성)Ag도금욕의 일예
단, 전류밀도는 1A/dm2정도로 하였다.
왜냐하면, 고속으로 도금을 행하기 위하여, 전류밀도를 크게하면, 전사용도체(4)의 변형이 크게되어, 패턴을 전사하기전에 전사용도체(4)가 박리해버리는 경우가 있기 때문이다.
따라서, 본 실시예에 있어서, 두께 약 40㎛의 전사용도체(4)를 얻는데 약 160분의 도금시간이 필요하였다.
한꺼번에 대량의 패턴을 동시에 양산하는 경우에 있어서는, 이와같은 160분이라고 하는 시간은, 매우 짧은 시간이다.
그런데, 도전성이형층(2)은, 스트라이크Ag도금욕(알칼리성)에 의해 형성되었으나, 상기에 표시한 바와같은 전사용도체(4)를 형성할때의 약알칼리성(중성)의 도금속속에서, 최초의 수분간만 전류밀도를 크게하여, Ag막의 변영을 크게함으로써 베이스스테인레스판(1)과의 계면부근의 Ag막에 이형성을 부여하는 것도 가능하다.
이 경우, 일부러 도전성이형층(2)을 형성할 필요는 없다.
또 전사용도체(4)를 형성하기 위한 산성의 Ag도금욕으로서는 [표 4]에 표시한 것과 같은 것도 사용할 수 있다.
[표 4]
산성Ag도금욕의 일예
상기 Ag도금욕은, 산성이기 때문에, 도금레지스트의 박리는 볼 수 없었다. 또 계면활성제(메틸이미다졸티올, 푸르푸랄, 로드유(FurKey redoil)둥)의 첨가에 의해, Ag광택을 증대할 수도 있었다.
상기한 바와같이 형성된 전사용도체(4)를 일예로서 자성체그린시트에 전사하여, 적층영칩인덕터를 제작하는 것을 시도하였다.
제2도는 본 실시예에서 시작한 적층칩인덕터의 분해사시도이다. 먼저 자성체그린시트(6),(8),(11)의 형성방법에 대해서 설명한다.
부티랄, 아크릴, 에틸셀룰로스 둥의 수지를 테르피네올 등의 고비등점의 용제와 필요에 따라 가소제를 첨가하여 용해시킨 부형제(Vehicle)와 Ni·Zn·Cu계의 페라이트분말(평균입자 직경 0.5∼2.0㎛)을 혼련해서 이루어진 페이스트(슬러리)상 페라이트를 덕터블레이드법에 의해 패드필름위에 형성하고, 80∼100℃정도에서 점착성을 약간 남긴 상태가 될때까지 건조시켜, 자성체그린시트(6),(8),(11)를 얻는다.
자성체그린시트층(6),(11)은 두께 0.3∼0.4mm정도가 되도록 형성되고, 자성체그린시트층(8)은, 두께 20∼100㎛정도로 형성된 후, 펑칭등에 의해, 0.15∼0.3mm각정도의 관통구멍(9)을 관통시킨다.
다음에 전사공정에 대해서 설명한다.
먼저 패드필름위에 형성된 자성체그린시트층(6)에, 이미 형성원료의 감아돌린코일형상전사도체(7)(제1도의 (4)에 상당)를 눌러대어 전사한다(필요에 따라, 가압, 가열해도 된다).
이때 감아돌린코일형상전사체(7)는 베이스스테인레스판(1)과 알맞는 이형성을 가지고 있으며, 또 자성체그린시트층(6)에는 알맞는 점착성이 있으므로, 감아돌린코일형상전사체패턴(7)은 용이하게 자성체그린시트층(6)에 전사된다.
또, 아크릴의 레지스트막(3)의 표면에는 이형층(5)이 코팅되어 있으므로, 자성체그린시트(6)는 레지스트막(3) 및 이형층(5)과 용이하게 박리된다.
다음에, 마찬가지의 프로세스에 의해, 감아돌린코일형상전사도체(10)를 자성체그린시트층(11)에 전사한다.
또 이렇게해서 얻은 2개의 감아돌린형상전사도체(7),(10)를 전사된 자성체그린시트(6),(11)의 사이에 자성체그린시트층(8)을 배치하고, 관통구명(9)을 통해서 2개의 감아돌린코일형상전사도체(7),(l0)가 서로 접속되도록 적층하고, 가열, 가압하므로써 층사이의 접속을 완전하게 한다.
단, 상기 2개의 감아돌린코일형상전사도체(7),(10)의 전기적 접합은 후막(厚膜)도체를 개재한 편이 오믹한 접속을 얻을 수 있는 경우가 많기 때문에, 본 실시예에 있어서도, 자성체그린 시트층(8)의 관통구멍(9)에는, 미리 인쇄후막도체(12)를 인쇄하여 충전하였다.
이상의 프로세스에 있어서는, 제조상의 효율을 향상시키기 위하여, 동시에 복수의 적층형세라믹칩인덕터를 얻기 위하여, 1장의 시트에 복수의 도체패턴이 형성되는 것이 일반적이다.
따라서, 개개의 적층영 칩 인덕터로 절단하고 그후, 850∼1000℃, 1∼2시간 정도에서 소성한다.
마지막으로, 칩이 상대하는 바깥조작부에 내부의 감아돌린 코일형상전사도체와 접속되도록, 은합금계의 인출전극을 형성하고, 600∼850℃정도에서 소결시키므로써, 제3도에 표시한 외부전극(12)을 형성한다. 또 필요에 따라, 외부전극(12)위에 Ni, 땜납등의 도금을 실시하는 것이다.
이와같은 프로세스에 의해, 외형 1.6×0.8mm, 두께 0.8mm의 적층형세라믹칩인덕터를 얻었다. 내부도체는 약 2.5턴(Turn)의 Ag도체의 2층구조로 되어 있으며, 합계 5턴의 감아돌린코일형상 도체선로를 가지고 있기 때문에, 100MHz의 임피던스는, 약 60OΩ얻을 수 있었다.
직류저항치는, Ag도체두께가 약 40㎛이기 때문에, 극히 작으며 약 0.08Ω로 할 수 있었다.
또, 본 실실시예에 의한, 적층세라믹칩인덕터를 절단하여 관찰하였던바, Ag도체와 자성체층의 계면에 특별히 틈새같은 것은 관찰되지 않았다.
이것은, 본 실시예의 전주법에 의해 형성되는 감아돌린코일형상의 전사도체는, 탈바인더를 필요로하는 후막도체와 달라, 소성에 의한 수축이 거의 없기 때문에, Ag도체의 주위에 자성체가 치밀하게 소결되었기 때문이라고 생각된다.
또한, 본 실시예에 있어서, 레지스트막으로서 아크릴계드라이 필름을 사용하였으나, 기타, 내산성, 내알칼리성에 뛰어난 레지스트막의 예로서 불소, 아크릴, 에폭시, 폴리에틸렌, 폴리아세탈등의 수지 및 그 변성품이나, 고무류, 또 레지스트막경도등을 강하게 하기 위하여, 상기 수지피막속에 각종세라믹분말을 필러로서 분산시킨것을 사용할 수 있다.
또, 이들 수지의 착막방법으로서는, 스프레이코팅, 롤코팅, 딥코팅, 정전도장, 인쇄, 드라이필름라미네이트, 필름형상수지의 접착등등 각종을 사용할 수 있다.
또 세라믹, 유리 또는 금속등의 무기물의 전착, 용사한 막을 사용할 수도 있다.
또, 레지스트막의 패터닝으로서는, 본 실시예에 표시한 엑사이머레이저조사이의에, 광노광에 의한 현상, YAG나 CO2에 의한 레이저가공, 샌드블라스트, 물분사(Water Jet), 커팅등의 물리절삭을 사용하는 것도 가능하다.
또, 본 실시예에서는, 착막속도의 점에서 전기도금이 가장 바람직하기 때문에 이것을 채용하였으나, 무전해도금으로도 기술적으로는 가능하다.
[실시예 2]
이하, 본 발명의 제2의 실시예를 도면을 사용해서, 설명한다.
제4도는 본 발명의 제2의 실시예에 있어서의 전사도체를 형성하기 위한, 베이스금속판과 레지스트막의 구성을 표시한 단면도이다.
제4도에 있어서 (13)은 베이스스테인레스판, (14)는 레지스트막, (15)는 전주법에 의해 형성되는 전사용도체이다.
이상과 같이 구성된 전사용 도체(15)의 제조방법을 이하에 표시한다.
제4도에 표시한 바와같이, 베이스스테인레스판(13)의 탈지세정후, 베이스스테인레스판(13)위에 레지스트패턴과 역패턴의 포토레지스트패턴(바로 뒤이어서 형성하는 전주법에 의해 형성되는 전사용도체(15)의 패턴에 상당)을 형성후, 전체면에 내산성과 내알칼리성을 구비해 가진, 불소수지(폴리프론TC-7400, 일본국 다이킹공업회사제품등)을 레지스트막(14)으로서 코팅한다. 약 200℃에서 3∼5분 예비건조경화후, 상기 포토레지스트패턴을 박리하므로써, 불소수지층 패턴을 형성후, 또 약 280℃에서 3∼5분 본격경화후, 베이스스테인레스판(13)에 강고하게 접착시켰다.
이 공정에 의해, 레지스트막(14)이 형성되어 있지않는 부위는 베이스스테인레스판(13)이 노출하도록 패터닝된다.
레지스트막(14)의 두께는 경화후, 약 45㎛였다.
불소수지는 이형성이 좋으므로, 실시예 1의 제1도에 표시한 바와 같은 특히 이형층(5)을 형성할 필요는 없다.
실시예 1에서는, 전사용도체(4)의 밑바당에 도전성이형층(2)을, 스트라이크A도금욕(알칼리성)에 의해 형성하였으나, 특히 알칼리성에 강한 불소수지가 레지스트로서 사용되고 있는 본 실시예의 경우, [표 1]에 표시한 바와같은 알칼리Ag도금욕속에서, 최초의 수분간만 전류밀도를 크게하여, Ag막의 변형을 크게하므로써 베이스스테인레스판(13)과의 계면부근의 Ag막에 이형성을 부여한 후, 전류밀도를 낮추고, 두껍게 붙이기 Ag도금에 의해 전사용도체(15)의 형성을 행하는 것도 가능하다.
즉, 이 경우, 일부러 전사용도체의 밑바탕에 도전성이형층을 형성할 필요가 없다.
이와같이 해서, 두께 43㎛의 전사용도체(15)를 얻은 후, 제5도에 표시한 바와같이, 열이형성접착시트(발포시트, 일본국 닛토덴코회사제품)(16)를 붙이고, 20kg/㎠, 100℃에서 5∼10초간 가압 및 가열하므로써 열이형성접착시트에 전사용도체(15)의 패턴을 전사할 수 있었다.
이와같은 열이형성접착시트는, 점착성이 높고, 또 점착층 두께가 두꺼우므로 접착시트를 가압하면 점착층이, 변형해서 전사용도체를 점착시키기 때문에 전사용도체가 확실하게 전사된다.
또, 제6도에 표시한 바와같이, 전사용도체(15)의 상부에 미리 PET필름(18)위에 형성된, 세라믹그린시트(17)를 붙이고, 적당한 조건(예를들면 10∼10OKg/㎠, 60∼120℃에서, 5∼10초)에서 가압, 가열을 행하므로서, 전사용도체(15)위에 세라믹그린시트(17)가 전사된다.
그후, 열이형성접착시트(16)를 고온(120∼150℃)가열하고, 열이형성접착시트(16)의 발포층을 발포시키므로써, 전사용도체(15)가 전시된 그린시트(17)를 얻을 수 있다.
이상의 전사프로세스의 용융예로서, 이하에 설명하는 전사프로세스를 사용할 수도 있다.
제4도에 표시한 상태까지는 상기한 방법과 마찬가지로 행하여, 전사용도체(15)를 얻는다. 다음에 제7도에 표시한 바와같이 전사용도체(15) 및 레지스트막(14)의 상부에 세라믹그린시트형성용의 페이스트를 적당한 두께로 스크린인쇄, 건조하여, 인쇄세라믹그린시트층(19)을 얻는다.
이와같이 형성하는 인쇄세라믹그린시트층(19)은, 미리 인쇄세라믹그린시트층(19)을 구성하는 수지성분(예를들면 부티랄등)을 통상보다 약간 많도록 하여, 인쇄세라믹그린시트층(19)의 시트강도를 강하게 하므로써, 인쇄세라믹그린시트층(19)과 전사용도체(15)가 함께 베이스스테인레스판(13) 및 레지스트막(14)으로부터 박리할 수 있는 것이다.
경우에 따라, 이 인쇄세라믹그린시트층(19)의 상부로부터 열이형성접착시트(20)와 인쇄세라믹그린시트층(19)과 전사용도체(15)를 일체화하고, 베이스스테인레스판(13) 및 레지스트막(14)으로부터 박리하고, 또 가열하므로써, 열이형성접착시트(20)를 발포시켜 이형시키므로써, 제8도에 표시한 바와같은 전사용 도체(15)와 일체화한 세라믹그린시트층(19)을 얻을 수도 있다.
이 프로세스에 있어서는 레지스트막(14)의 막두께보다도 전사용도체(15)의 막두께가 꽤(5㎛이상)얇아도, 점착성을 가진 세라믹그린시트층(19)이, 세라믹그린시트층(19)의 인쇄형성시, 전사용도체(15)의 표면까지 잠입하기 때문에, 전사용도체(15)의 이형성이 향상된다고 하는 특징을 가진다.
그런데, 이상의 각 실시예에서는, 전사용도체로서, Ag만 기재하였으나, Ni, Cu, Pd, Pt, Au, Cr등이나 이들의 합금등, 전주법에 의해 형성할 수 있는 금속이면 사용가능하다.
이상과 같이 본 발명에 의하면, 전사용도체의 두께가 두꺼워도, 미세패턴의 도체를 세라믹 그린시트에 전사할 수 있다.
이와같은 전사기술을, 적층형세라믹칩인덕터 등에 응용하므로써, 미세한 패턴이고 또한 도체막두께가 두꺼운(도체저항치가 작은)도체를 얻고, 큰인덕턴스(임피던스)를 가진 적층형세라믹칩인덕터를 저적층수로 얻을 수 있다.
또 도체막두께는, 레지스트의 막두께와 도금조건나름에 의해 서브미크론∼수10미크론, 또는 조건나름에 의해서는, 수밀리의 두께를 실현하는 일이 가능하다.
한편, 탈바이더를 필요로 하는 후막도체의 경우와 달리, 도금공법에 의한 본 발명의 도체는, 소성후의 도체두께의 수축이 작기 때문에, 자성체층과 도체층의 디라미네이션도 발생도 전무하다.
또, 패턴형성용의 레지스트막은 이형시키지 않고, 전사용 도체자체만을 전사하므로, 레지스트 패턴을 몇번이라도 재이용할 수 있다고 하는 경제성도 가지고 있는 것이다.

Claims (6)

  1. (정정) 베이스금속판에, 소망의 도체패턴의 역패턴을 가지는 동시에 적어도 내산성 또는 내알칼리성을 가진 레지스트막을 형성하므로써 전주(電鑄)도체전사용형을 형성하는 제1공정과, 이 전주도체전사용형의 상기 레지스트를 형성하고 있지 않는 부분에, 전사용도체를 전주법(電鑄法)에 의해 형성하는 제2의 공정과, 상기 레지스트막을 박리하는 일없이 상기 전사용도체를 자성체그린시트에 전사하는 제3의 공정을 가진 것을 특징으로 하는 전사도체의 제조방법.
  2. 제1항에 있어서, 베이스금속판위의 레지스트막을 형성하고 있지 않는 부분에, 도전성이형층을 형성하는 것을 특징으로 하는 전사도체의 제조방법.
  3. 제1항에 있어서, 레지스트막은 이형성을 가진 것 또는 이형성을 부여한 것의 어느하나인 것을 특징으로 하는 전사도체의 제조방법.
  4. 베이스금속판에, 소망의 도체패턴의 역패턴을 가지는 동시에 적어도 내산성 또는 내알칼리성을 가진 레지스트막을 형성하므로써 전주(電鑄)도체전사용형을 형성하는 제1공정과, 이 전주도체전사용형의 상기 레지스트를 형성하고 있지않는 부분에, 전사용도체를 전주법(電鑄法)에 의해 형성하는 제2의 공정과, 상기 레지스트막을 박리하는 일없이 상기 전사용도체를 열이형성 접착시트에 전사하는 제3공정과, 상기 열이형성접착시트에 전사한 전사용도체를 절연체 또는 유전체 또는 자성체그린시트에 전사하는 제4의 공정을 가진 것을 특징으로 하는 적층용그린시트의 제조방법.
  5. 베이스금속판에, 소망의 도체패턴의 역패턴을 가지는 동시에 적어도 내산성 또는 내알칼리성을 가진 레지스트막을 형성하므로써 전주(電鑄)도체전사용형을 형성하는 제1공정과, 이 전주도체전사용형의 상기 레지스트를 형성하고 있지않는 부분에, 전사용도체를 전주법(電鑄法)에 의해 형성하는 제2의 공정과, 상기 레지스트 및 전사용도체위에 절연체 또는 유전체 또는 자성체페이스트를 인쇄 및 건조한 후, 상기 전사용도체와, 전주도체전사용형사이를 박리하는 제3의 공정을 가진 것을 특징으로 하는 적층용그린시트의 제조방법.
  6. 베이스금속판에, 적어도 내산성 또는 내알칼리성을 가진 레지스트막을 형성하고, 이 레지스트막에 엑사이머레이저를 조사하므로써, 소망의 도체패턴의 역패턴을 가진 전주도체전사형을 형성하는 제1의 공정과, 이 전주도체전사형의 상기 레지스트를 형성하고 있지 않는 부분에, 전사용도체를 전주법에 의해 형성하는 제2의 공정을 가진 것을 특징으로 하는 전사도체의 제조방법.
KR1019950033634A 1994-10-04 1995-10-02 전사도체의 제조방법 및 적층용 그린시트의 제조방법 KR100276052B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24008394 1994-10-04
JP94-240083 1994-10-04

Publications (2)

Publication Number Publication Date
KR960015613A KR960015613A (ko) 1996-05-22
KR100276052B1 true KR100276052B1 (ko) 2000-12-15

Family

ID=17054236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033634A KR100276052B1 (ko) 1994-10-04 1995-10-02 전사도체의 제조방법 및 적층용 그린시트의 제조방법

Country Status (5)

Country Link
US (1) US5647966A (ko)
EP (2) EP0706310B1 (ko)
KR (1) KR100276052B1 (ko)
CN (1) CN1134798C (ko)
DE (1) DE69527334T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367292B1 (ko) 2012-01-26 2014-02-27 알프스 덴키 가부시키가이샤 배선 패턴의 제조 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911887B1 (en) 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
WO1997045868A1 (en) * 1996-05-27 1997-12-04 Dai Nippon Printing Co., Ltd. Circuit member for semiconductor device, semiconductor device using the same, and method for manufacturing them
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法
EP0961671B1 (en) * 1997-02-18 2002-05-29 Sandro Giovanni Giuseppe Ferronato Method of forming a high precision flexible abrasive member
US5940674A (en) * 1997-04-09 1999-08-17 Massachusetts Institute Of Technology Three-dimensional product manufacture using masks
JP3161362B2 (ja) 1997-05-01 2001-04-25 富士ゼロックス株式会社 微小構造体、その製造方法、その製造装置、基板および成形型
US6136458A (en) 1997-09-13 2000-10-24 Kabushiki Kaisha Toshiba Ferrite magnetic film structure having magnetic anisotropy
US5922514A (en) * 1997-09-17 1999-07-13 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
US6007758A (en) * 1998-02-10 1999-12-28 Lucent Technologies Inc. Process for forming device comprising metallized magnetic substrates
TW543052B (en) * 2001-03-05 2003-07-21 Nitto Denko Corp Manufacturing method of ceramic green sheet, manufacturing method of multilayer ceramic electronic components, and carrier sheet for ceramic green sheets
US6730857B2 (en) * 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6663786B2 (en) 2001-06-14 2003-12-16 International Business Machines Corporation Structure having embedded flush circuitry features and method of fabricating
KR100571810B1 (ko) * 2003-04-25 2006-04-17 삼성코닝 주식회사 플라즈마 디스플레이 패널용 전자파 차폐 필터와, 이의제조 방법
JP3901133B2 (ja) * 2003-06-24 2007-04-04 住友電気工業株式会社 電鋳用溶融塩浴とこれを用いた金属製品の製造方法
CN1813084B (zh) * 2003-06-27 2010-05-05 京瓷株式会社 金属镀膜的形成方法、电子部件制造方法及镀膜形成装置
TWI258060B (en) * 2003-07-23 2006-07-11 Hon Hai Prec Ind Co Ltd Method for making cavity of light guide plate
FR2860642B1 (fr) * 2003-10-07 2006-02-24 Commissariat Energie Atomique Procede de realisation d'un multicouche composite.
JP2005236188A (ja) * 2004-02-23 2005-09-02 Alps Electric Co Ltd 導体パターンの製造方法
CN100536046C (zh) * 2005-02-25 2009-09-02 京瓷株式会社 复合生片的加工方法
WO2007043972A1 (en) * 2005-10-12 2007-04-19 Agency For Science, Technology And Research Device carrying an integrated circuit/components and method of producing the same
US20070125652A1 (en) * 2005-12-02 2007-06-07 Buckley Paul W Electroform, methods of making electroforms, and products made from electroforms
WO2007072612A1 (ja) * 2005-12-23 2007-06-28 Murata Manufacturing Co., Ltd. 積層コイル部品及びその製造方法
JP5029094B2 (ja) * 2007-03-29 2012-09-19 オムロン株式会社 電気鋳造方法
TWI375968B (en) 2008-06-02 2012-11-01 Delta Electronics Inc Conductive winding structure, the manufacturing method thereof and the magnetic device having the same
CN101599341B (zh) * 2008-06-05 2012-03-07 台达电子工业股份有限公司 导电绕组、其制造方法及应用该导电绕组的磁性元件
JP5470791B2 (ja) * 2008-09-29 2014-04-16 オムロン株式会社 電気鋳造方法
WO2013072953A1 (ja) * 2011-11-15 2013-05-23 株式会社Ｌｅａｐ 転写金型の製造方法、それによって作製された転写金型、及びその転写金型によって作製された部品
CN104024485A (zh) * 2011-11-15 2014-09-03 株式会社Ｌｅａｐ 转印模具的制造方法、利用该方法制造的转印模具以及利用该转印模具制造的零件
JP6038748B2 (ja) * 2013-08-30 2016-12-07 富士フイルム株式会社 金属部品の製造方法
CN105428035B (zh) * 2015-12-23 2017-08-25 深圳顺络电子股份有限公司 一种电子元件及其制造方法
CN106908871B (zh) * 2016-03-08 2019-02-26 宁波长阳科技股份有限公司 一种转印扩散膜的制备方法
JP6953279B2 (ja) * 2016-12-07 2021-10-27 日東電工株式会社 モジュールの製造方法
JP6967428B2 (ja) * 2016-12-07 2021-11-17 日東電工株式会社 モジュールの製造方法
CN108811354A (zh) * 2017-04-28 2018-11-13 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN108218404B (zh) * 2017-12-20 2021-02-02 深圳顺络电子股份有限公司 一种电子元件及其制造方法
KR102029582B1 (ko) * 2018-04-19 2019-10-08 삼성전기주식회사 코일부품 및 그 제조방법
CN110016696B (zh) * 2019-03-25 2023-04-07 广东工业大学 一种基于光致导电电极板的微电铸装置及其微电铸方法
JP7300949B2 (ja) * 2019-09-24 2023-06-30 株式会社ジャパンディスプレイ 表示装置の補修方法
CN112118687B (zh) * 2020-08-11 2022-03-08 光臻精密制造(苏州)有限公司 一种高精密超薄pcb制备方法
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3247573A (en) * 1962-06-11 1966-04-26 Rca Corp Method of making magnetic ferrite sheet with embedded conductors
BE633477A (ko) * 1962-06-11
DE1279797B (de) * 1963-10-29 1968-10-10 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungen
US3414487A (en) * 1965-06-30 1968-12-03 Texas Instruments Inc Method of manufacturing printed circuits
US3798059A (en) * 1970-04-20 1974-03-19 Rca Corp Thick film inductor with ferromagnetic core
JPS5812315A (ja) * 1981-07-15 1983-01-24 Yokogawa Hokushin Electric Corp 薄膜コイルの製造方法
JPS6020919B2 (ja) * 1981-09-18 1985-05-24 住友電気工業株式会社 印刷配線板の製造方法
JPS59145009A (ja) * 1983-02-09 1984-08-20 Midori Watanabe 「ろ」過装置および「ろ」過濃縮方法
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
JPS60167306A (ja) * 1984-02-09 1985-08-30 Matsushita Electric Ind Co Ltd プリントコイルの製造法
JPS60176208A (ja) * 1984-02-22 1985-09-10 Tdk Corp 積層部品およびその製造法
JPS60186004A (ja) * 1984-03-06 1985-09-21 Hitachi Ltd プリントコイル及びその製造方法
JPS61140115A (ja) * 1984-12-12 1986-06-27 Nec Corp 高周波回路装置
EP0185998A1 (en) * 1984-12-14 1986-07-02 Dynamics Research Corporation Interconnection circuits made from transfer electroforming
JPS61295617A (ja) * 1985-06-25 1986-12-26 Yokogawa Electric Corp インダクトシンパタ−ン形成法
JPS62276894A (ja) * 1986-02-21 1987-12-01 株式会社メイコー スル−ホ−ル付導体回路板の製造方法
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
JPS63284886A (ja) * 1987-05-15 1988-11-22 Toobi:Kk 金属パタ−ン形成方法
JPS642394A (en) * 1987-06-25 1989-01-06 Matsushita Electric Works Ltd Jig for forming transferring wiring
US5063658A (en) * 1987-07-08 1991-11-12 Leonard Kurz Gmbh & Co. Embossing foil and a method of making
JPH0754780B2 (ja) * 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JPH02228093A (ja) * 1989-03-01 1990-09-11 Mitsubishi Electric Corp めつき導体を有するプリント配線板の製造方法
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JPH03219605A (ja) * 1990-01-24 1991-09-27 Murata Mfg Co Ltd 積層型インダクタンス素子
JP3297429B2 (ja) * 1990-08-09 2002-07-02 ティーディーケイ株式会社 積層チップビーズ
US5233157A (en) * 1990-09-11 1993-08-03 Hughes Aircraft Company Laser pattern ablation of fine line circuitry masters
US5217550A (en) * 1990-09-28 1993-06-08 Dai Nippon Printing Co., Ltd Alignment transfer method
JP2990621B2 (ja) * 1990-11-05 1999-12-13 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
US5470412A (en) * 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
JPH0689811A (ja) * 1992-09-07 1994-03-29 Nippon Steel Corp 薄型インダクタ／トランスおよびその製造方法
US5358604A (en) * 1992-09-29 1994-10-25 Microelectronics And Computer Technology Corp. Method for producing conductive patterns
JPH0757961A (ja) * 1993-08-20 1995-03-03 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH0775909A (ja) * 1993-09-08 1995-03-20 Seiko Seiki Co Ltd 加工装置
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367292B1 (ko) 2012-01-26 2014-02-27 알프스 덴키 가부시키가이샤 배선 패턴의 제조 방법

Also Published As

Publication number Publication date
EP0706310B1 (en) 2002-07-10
DE69527334D1 (de) 2002-08-14
DE69527334T2 (de) 2002-11-14
US5647966A (en) 1997-07-15
EP1180919A2 (en) 2002-02-20
EP0706310A1 (en) 1996-04-10
EP1180919A3 (en) 2007-03-14
CN1130291A (zh) 1996-09-04
KR960015613A (ko) 1996-05-22
CN1134798C (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
KR100276052B1 (ko) 전사도체의 제조방법 및 적층용 그린시트의 제조방법
KR100231356B1 (ko) 적층형 세라믹칩 인덕터 및 그 제조방법
US6914510B2 (en) Inductor and method for producing the same
JP3346124B2 (ja) 転写導体の製造方法およびグリーンシート積層体の製造方法
JP4288266B2 (ja) 多層キャパシタ内蔵型のプリント基板の製造方法
JP6311200B2 (ja) プリント配線板、電子部品及びプリント配線板の製造方法
EP0080689A2 (en) Method for fabricating multilayer laminated printed circuit boards
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JPH05198926A (ja) 成形されたマンドレルを使用する隆起部分を有するセミアディティブ回路
US6984446B2 (en) Process for producing a metal layer on a substrate body, and substrate body having a metal layer
US6085414A (en) Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
JPH08138941A (ja) 積層型セラミックチップインダクタおよびその製造方法
JP2005303274A (ja) フレキシブル基板、多層フレキシブル基板およびそれらの製造方法
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
US5924193A (en) Method of making mandrels and circuits therefrom
JP2003017351A (ja) 転写導体の製造方法およびグリーンシート積層体の製造方法
JP4056952B2 (ja) 積層型セラミックチップインダクタの製造方法
JP4453301B2 (ja) 配線基板の製造方法
JPS6372192A (ja) 回路板の製造方法
JP4687072B2 (ja) 配線基板の製造方法及び配線基板
JPH07201642A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990828

Effective date: 20000728

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee