JP3297429B2

JP3297429B2 - 積層チップビーズ

Info

Publication number: JP3297429B2
Application number: JP21074090A
Authority: JP
Inventors: 洋一神奈川
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1990-08-09
Filing date: 1990-08-09
Publication date: 2002-07-02
Anticipated expiration: 2017-07-02
Also published as: JPH0493006A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は、磁性体層と、導電体層とを厚膜技術により
積層した積層チップビーズに関する。

＜従来の技術＞各種電子回路のノイズを抑制するため、フェライトや
非晶質磁性合金等の磁性体を用いたビーズコアが用いら
れている。

従来のビーズコアには、磁性体の薄板を巻回して製造
したもの、すなわち小さいトロイダル状のビーズ形状を
有するコア単品からなるもの、ワイヤ付フォーミングタ
イプ、アキシャルやラジアルのテーピングタイプ等種々
のタイプが存在する。

これらは、電子部品のリードに直接取り付けたり、回
路に電気的に接続して使用されるものがあるが、電子機
器の小型化や適用機器の汎用化に伴ない、小型化や一般
部品と同様な自動実装対応用のテーピング化および面実
装対応用のリードレス化へのニーズが急速に高まってい
る。

一方、通常のコイルやLC複合部品等として用いられる
表面実装可能な積層型インダクタが実用化されている。

積層型インダクタは、厚膜技術により磁性体層と、１
ターン未満の導電体層とを交互に積層した後、焼成して
製造される。

＜発明が解決しようとする課題＞このような事情から、本発明者らは、積層型インダク
タをノイズ抑制用のビーズコアとして用いることの研究
を行なってきた。

しかし積層型インダクタをノイズ抑制用のビーズコア
として用い、積層チップビーズとするには、素子の小型
化に伴なってインピーダンスが低下するため、使用周波
数、例えば50〜300MHz程度でのインピーダンスが不十分
である。

また、インピーダンスを上げるため、積層数を増加す
ると、製造工程が増え、コストが増加し、しかも量産上
非常に不利である。

本発明の目的は、主にノイズ抑制用に用いられ、小型
かつ高インピーダンスの積層チップビーズを提供するこ
とにある。

＜課題を解決するための手段＞上記目的は、下記（１）〜（３）の本発明により達成
される。

（１）ａ）３層の磁性体層と、２層の導電体層とが交互
に積層されており、隣接する一対の導電体層間の磁性体
層に貫通孔を有し、この貫通孔を介して、前記隣接する
一対の導電体層の端部同志が導通されている積層チップ
ビーズであって、前記磁性体層がNi−Cu−Znフェライトであり、磁性体シートの前記磁性体層を用い、前記導電体層を
厚膜印刷技術で形成してこれらを積層、焼成、一体化
し、ｂ）前記磁性体層の厚さが、前記導電体層の厚さの0.5
〜２倍であり、ｃ）前記導電体層は、一層当たりの巻回数が１〜1.5タ
ーン、ライン幅350μｍ以下であり、ｄ）長さ3.2mm以下、幅1.6mm以下、厚さ1.2mm以下であ
り、ｅ）50〜300MHzにおけるインピーダンスが140〜350Ωで
ある積層チップビーズ。

（２）前記貫通孔が、前記隣接する一対の導電体層の端
部の巾よりも広巾である上記（１）に記載の積層チップ
ビーズ。

（３）前記隣接する一対の導電体層のうち、一方の導電
体層は、他方の導電体層の少なくとも一部の上方に位置
し、厚さ方向に投影したとき、この少なくとも一部とは
重ならない部分を有する上記（１）または（２）に記載
の積層チップビーズ。

＜作用＞本発明の積層チップビーズには、導電体層を１層当た
り１ターン以上形成するとともに、磁性体層の厚さを導
電体層の厚さの２倍以下に規制する。

このため、導電体層１層当たりの巻回数が１ターン未
満の同一積層数の積層チップビーズに比べ、使用周波
数、例えば50〜300MHzで高いインピーダンスが得られ
る。

しかも、積層数を増加することなく高インピーダンス
が得られるため、量産上非常に有利である。

＜具体的構成＞以下、本発明の具体的構成を詳細に説明する。

第１図、第２図および第３図には、本発明の積層チッ
プビーズの好適例が示される。

第１図は積層チイップビーズの断面図であり、第２図
は第１図のII−II'における断面図、第３図は第１図のI
II−III'における断面図である。

積層チップビーズ１は、磁性体層２と、導電体層３と
が交互に積層一体化されて構成される直方体状のチップ
体10を有する。

そして、導電体層３はパターン状に形成されるととも
に、隣接する導電体層３は、第１図に示されるように、
互いに導通しており、これによりコイルが形成されてい
る。さらに、このチップ体10の表面には、導電体層３と
導通する外部電極５が設けられている。

本発明では、導電体層３の巻回数を一層当たり１ター
ン以上とする。１ターン未満では、インピーダンスが不
十分である。

ただし、一層当たりの巻回数があまり多すぎるとパタ
ーン形成が困難であり、しかも小型化できなくなってく
る。

このため、一層当たりの巻回数は、１〜2.5ターン、
特に１〜1.5ターンであることが好ましい。

なお、一層当たりの巻回数が１ターン以上とするに
は、同一平面内にて導電体層３を互いに接しないよう
に、渦巻状に巻回配置することになり、例えば、1.25タ
ーンであるとは、内周輪と外周輪のうちの一方が、他方
の1/4周存在することをいう。

また、巻回パターアーンには特に制限がないが、チッ
プの形状、高いインピーダンス化の点から第２図および
第３図に示されるように矩形状にすることが好ましい。

導電体層３の寸法には特に制限がなく、通常、厚さ５
〜30μｍ程度、パターンのライン幅は100〜350μｍ程度
とすればよい。

導電体層３の積層数は、製造工程を増加させない点
で、２層であることが好ましい。ただし、必要に応じて
３層以上とすることもできる。

なお、導電体層３のパターン形状や寸法等は同一でも
層ごとに異なっていてもよい。

このような隣接する一対の導電体層３、３の端部31と
33とは、第１図に示されるように、導電体層３、３間の
磁性体層２に形成した貫通孔を介して、互いに導通して
いる。

なお、第１図は完成図であるため、磁性体層の貫通孔
は、導電体層や最上層の磁性体層によって埋められてい
る。

また、本発明では、隣接する一対の導電体層３、３の
パターンが、互いにずれていることが好ましい。すなわ
ち、隣接する一対のの導電体層３、３は、第２図中の点
ａ、ｂ、ｃ、ｄにて囲まれる領域および第３図中の点
ｅ、ｆ、ｇ、ｈにて囲まれる領域を、それぞれ、導電体
層３の厚さ方向に投影したとき、互いに重ならない部分
が存在するようにパターン形成されていることが好まし
い。

この場合、図示例では、導電体層３のパターンは、外
部電極５、５の間隙方向にずれており、投影の重ならな
い部分が外部電極５、５の間隙方向に存在するが、これ
にかえ、あるいはこれに加え、間隙と直交する方向にず
れ、投影の重ならない部分が間隙と直交する方向に存在
していてもよい。

パターンが互いにずれていることによって、浮遊容量
が減少し、高周波特性がより一層良好となる。

この互いにずれている部分の導電体層３の長手方向の
長さは、一方の導電体層３が他方の導電体層３の上方に
位置している長さの20〜100％であればよい。

また、互いにずれている部分のずれ量、すなわち導電
体層３間の間隙は、導電体層巾の20〜40％程度とするこ
とが好ましい。

導電体層３の材質としては、従来公知の導電体層材質
は何れも使用できる。

例えば、Ag、Cu、Pdやこれらの合金等を用いればよい
が、このうち、AgまたはAg合金、特にAgが好適である。
Ag合金としては、Agを70重量％以上含むAg−Pd合金等が
好適である。

このような導電体層３は、後述するように導電体層用
ペーストを塗布した後、焼成して形成されるものであ
る。

積層チップビーズ１の磁性体層２の材質としては、従
来公知の磁性体層材質は何れも使用できる。例えば、ス
ピネル構造を有する各種スピネルソフトフェライトを用
いることができるが、焼成温度の関係でNi系のフェライ
ト、特にNi−Cu−Znフェライトを用いることが好まし
い。

Ni−Cu−Znフェライトは、低温焼成材料であり、ま
た、良好な絶縁体であるため、このような磁性層を用い
たとき、本発明の積層チップビーズは、900℃程度以下
の焼成に適し、優れた特性が得られる。

Ni系のフェライトとしてはNiフェライト、Ni−Cuフェ
ライト、Ni−Znフェライト、Ni−Cu−Znフェライト等が
ある。

この場合、Niの含有量は、NiOに換算して45〜55mol％
が好ましく、このNiの一部をCuおよび／またはZnが40mo
l％程度以下置換してもよい。

このような、フェライト系の磁性体層２は、後記の導
電体層用ペーストと800〜1000℃、特に850〜950の焼成
温度にて同時焼成して形成できる。

隣接する一対の導電体層３、３間の磁性体層２には、
第５図および第６図に示されるように、貫通孔４が形成
され、前記のとおり、この貫通孔４を介して、導電体層
３と導電体層３とが導通する。

貫通孔４の位置は、導体層３の端部31および33と対向
する位置であり、両導体層３、３は、通常、外周から内
周に巻回され、端部31、33は内部に存在するので図示例
では、磁性体層２のほぼ中央部に形成されている。

貫通孔４の形状や寸法には特に制限がなく、目的や用
途等に応じて適宜選択すればよい。

例えば、貫通孔４が、導電体層３のパターンのライン
幅とほぼ同程度の寸法あるいはライン幅より小さい寸法
の場合には、通常、グリーンシート法が用いられ、導電
体層３の端部31および33を貫通孔４より大とし、積層す
る際に位置が多少ずれても両導電体層３、３が、貫通孔
４を介して導通するように構成する。

そして、より好ましくは、導電体層３のパターンを端
部までほぼ同じ幅で形成し、端部31および33を包含する
領域に、各端部31、33の巾より広巾な貫通孔４を形成す
る。

このように構成することにより、積層する際の導電体
層３と貫通孔４のいずれを防止でき、加えて、導電体層
３の端部巾を小さくできるため、インダクタを小型化す
る場合に、導電体層を微細パターン化しても、導電体層
の導通不良や短絡等を防止できる。

なお、貫通孔４の導電体層３の巾方向の最大巾は、導
電体層３の巾の1.5〜2.5倍程度とすることが好ましい。

また、貫通孔４の断面の外形形状を円形とする場合、
その直径は、通常100〜500μｍ程度とすればよい。

磁性体層２の焼成後の厚さには特に制限がないが、導
電体層３の厚さの２倍以下であることが好ましい。

磁性体層２の厚さが前記範囲内であることにより一層
高いインピーダンスが得られる。

ただし、あまり薄すぎると導電体層３が導通してしま
うため、磁性体層２の厚さは、導電体層３の厚さの0.5
〜２倍、特に0.5〜1.5倍であることが好ましい。

なお、磁性体層２の厚さは、通常８〜40μｍ程度とす
ればよい。

このような構成のチップ体10の外形や寸法には特に制
限がなく、用途等に応じて適宜選択すればよいが、通
常、外形はほぼ直方体状の形状とし、寸法は長さ1.6〜
3.2mm程度、巾0.8〜1.6mm程度、厚さ0.8〜1.2mm程度と
すればよい。

また、外周電極５、５の材質については、特に制限が
なく、各種導電体材料、例えばAg、Ni、Cu等あるいはAg
−Pd等のこれらの合金などの印刷膜、メッキ膜、蒸着
膜、イオンプレーティング膜、スパッタ膜あるいはこれ
らの積層膜などいずれも使用可能である。

外部電極５、５の厚さは任意であり、目的や用途に応
じ適宜決定すればよいが、通常50〜200μｍ程度であ
る。

本発明の積層チップビーズは、各種電子回路のノイズ
抑制等に用いられる。

使用周波数は、50〜300MHz程度、特に100MHz程度が好
ましい。

本発明では、前記のとおりインダクタを小型化ても周
波数100MHzにて、インピーダンス150〜350Ω程度のもの
が実現できる。

次に、本発明の積層チップビーズの製造方法について
説明する。

まず、磁性体層用ペースト、導電体層用ペーストおよ
び外部電極用ペーストをそれぞれ製造する。

磁性体層用ペースト、導電体層用ペーストおよび外部
電極用ペーストは、それぞれ、通常の方法で製造すれば
よい。

例えば、磁性体層用ペーストとしてフェライトペース
トを製造するには、所定量のNiO,ZnO、CuO、Fe₂O₃等の
フェライト原料粉末をボールミル等により湿式混合す
る。用いる各原料粉末の平均粒径は通常0.1〜10μｍ程
度とする。

こうして湿式混合したものを、通常スプレードライヤ
ー等により乾燥させ、その後仮焼する。これを通常は、
平均粒径が0.01〜0.1μｍ程度になるまでボールミル等
にて湿式粉砕し、スプレードライヤー等により乾燥す
る。

得られた混合フェライト粉末と、エチルセルロース、
アクリル樹脂等のバインダーと、テルピネオール、ブチ
ルカルビトール等の溶媒とを混合し、例えば３本ロール
等で混練してペースト（スラリー）とする。

この場合、ペースト中には各種ガラスや酸化物を含有
させることができる。

なお、フェライト粉末のほか、各種磁性粒子を用いる
ことも可能である。

導電体層用ペーストは、通常、導電性粒子と、バイン
ダーと、溶剤とを含有する。

導電性粒子の材質は、従来導電体層用ペーストに用い
られるものであれば特に制限がなく、金属や金属酸化物
等の焼成後に金属になるものを用いればよい。

この場合、金属成分としては、Ag、Cu、Pd等の１種以
上を含む金属単体、あるいはこれらの合金が好ましい。

そして、特にAg、Ag合金、これらの酸化物が好適であ
る。

なお、導電性粒子の形状には特に制限がないが、ほぼ
球状の形状が好ましい。

また、導電性粒子の平均粒径は、通常、0.1〜0.5μｍ
程度とする。

バインダーとしては、例えばエチルセルロース、アク
リル樹脂、ブチラール樹脂等公知のものはいずれも使用
可能である。また、バインダー含有量は、通常０〜５重
量％程度とする。

溶剤としては、例えばテルピネオール、ブチルカルビ
トール、ケロシン等公知のものはいずれも使用可能であ
る。溶剤含有量は、通常20〜55重量％程度とする。この
他、総計10重量％程度以下の範囲で、必要に応じ、ソル
ビタン脂肪酸エステル、グリセリン脂肪酸エステル等の
分散剤や、ジオクチルフタレート、ジブチルフタレー
ト、ブチルフタリルグリコール酸ブチル等の可塑剤や、
デラミ防止、焼結抑制等の目的で、誘電体、磁性体、絶
縁体等の各種セラミック粉体等を添加することもでき
る。

このような各組成物を混合し、例えば３本ロール等で
混練してペースト（スラリー）とする。

外部電極用ペーストには特に制限はなく、前記の導電
体材料と同様にAg、Ag合金等を用い、２〜10重量％程度
のガラスを含有するペーストを用いればよい。

このような磁性体層用ペーストと導電体層用ペースト
は、印刷法、転写法、グリーンシート法等により積層さ
れる。

例えば、印刷法の場合は、第４図に示されるように、
まず、磁性体層用ペーストの塗膜20を形成し、この上に
所定パターンの導電体層用ペーストの塗布30を形成す
る。

次いで、この上に磁性体層用ペーストの塗膜20を形成
する際、第５図に示されるように導電体層用ペーストの
塗膜30の端部と対向し、端部31より大きな領域に貫通孔
４を形成する。

次いで、第６図に示されるように所定パターンの導電
体層用のペーストの塗膜30を形成し、前記隣接する一対
の導電体層用ペーストの塗膜30と30を導通させる。

そして、第７図に示されるように磁性体層用ペースト
の塗膜20を形成し、所定の積層体寸法に切断した後、焼
成を行なう。

なお、必要に応じ、磁性体層はグリーンシート法によ
って形成してもよい。

焼成条件や焼成雰囲気は、材質等に応じて適宜決定す
ればよいが、通常下記のとおりである。

焼成温度:850〜950℃程度焼成時間:0.5〜５時間程度焼成雰囲気は、導電体層にCu、Ni等を用いる場合は、
非酸化性雰囲気とし、このほか、Ag、Pd等を用いる場合
は大気中でよい。

このようにして得られたチップ体10には、例えばバレ
ル研磨、サンドブラスト等にて端面研磨を施し、外部電
極用ペーストを焼きつけて外部電極５、５を形成する。

そして、必要に応じて、外部電極５、５上のめっき等
によりパッド層を形成する。

＜実施例＞以下、本発明の具体的実施例を挙げ、本発明をさらに
詳細に説明する。

実施例１平均粒径0.2μｍの球状Ag粒子と、所定量のブチルカ
ルビトール、テルピネオール、エチルセルロースとを３
本ロールにより混練し、スラリー化して導電体層用ペー
ストを作製した。

次に、フェライト原料として、粒径0.1〜1.0μｍ程度
のNiO、CuO、ZnOおよびFe₂O₃の粉体を用い、これをボー
ルミルを用いて湿式混合し、次いで、この湿式混合物を
スプレードライヤーにより乾燥し、750℃にて仮焼し、
顆粒として、これをボールミルにて粉砕したのちスプレ
ードライヤーで乾燥し、平均粒径0.1μｍの粉体とし
た。

次いで、この粉体を所定量のエチルセルロースととも
にテルピオネール中に溶解し、ヘンシェルミキサーで混
合し、Ni−Cu−Znフェライトの磁性体層用ペーストを作
製した。

得られた各導電体層用ペーストと、磁性体層用ペース
トとを用い、印刷積層法によって第１図〜第３図に示さ
れる積層チップビーズサンプルNo.1（本発明）およびN
o.2（本発明）を製造した。

この場合、焼成温度は900℃、焼成時間は２時間と
し、焼成雰囲気は大気中とした。

導電体層の積層数は２層とし、それぞれの導電体層
は、第２図および第３図に示されるとおり、巻回数１タ
ーン以上（約1.25ターン）の矩形状パターンとし、互い
にずらして積層した。

また、導電体層の厚さは20μｍ、パターンのライン幅
は200μｍとし、磁性体層の厚さはNo.1を12μｍ、No.2
を25μｍとした。

なお、磁性体層の貫通孔の断面は、直径400μｍの円
形状とした。

外部電極はAg−Pdペーストで構成した。

得られた積層チップビーズの寸法は、2.0mm×1.2m×
0.8mmであった。

また、導電体層１層当たりの巻回数を１ターン未満
（約0.75ターン）とし、磁性体層の厚さを12μｍとした
ほかは同様の比較用サンプルNo.3を製造した。

各サンプルについて、周波数50MHz、100MHzおよび300
MHzにおけるインピーダンスを測定した。

結果は表１に示されるとおりである。

表１に示される結果から本発明の効果が明らかであ
る。

なお、この他、材質や寸法等をかえてサンプルを製造
したところ同等の効果が得られた。

＜発明の効果＞本発明の積層チップビーズは、少ない積層数で高いイ
ンピーダンスが得られる。

このため、生産コストが低下し、生産効率が向上し、
量産上非常に有利である。

そして、使用周波数50〜300MHz程度、特に100MHz程度
にてノイズを効果的に除去できる。

また、本発明では、印刷法を用いる場合、磁性体層の
導電体層導通用貫通孔を導電体層のパターンのライン幅
より広幅に形成することにより、インダクタを小型化し
ても導電体層の導通不良や短絡等を防止できる。

この結果、インダクタを小型化する際の生産歩留りが
格段と向上する。

【図面の簡単な説明】

第１図は、本発明の積層チップビーズの１例が示される
断面図である。第２図は、第１のII−II'における断面図である。第３図は、第１図のIII−III'における断面図である。第４図〜第７図は、それぞれ、本発明の積層チップビー
ズの製造方法を説明するための平面図である。符号の説明１……積層チップビーズ 10……チップ体２……磁性体層 20……磁性体層用ペーストの塗膜３……導電体層 30……導電体層用ペーストの塗膜 31、33……端部４……貫通孔５……外部電極

Claims

(57)【特許請求の範囲】

【請求項１】ａ）３層の磁性体層と、２層の導電体層と
が交互に積層されており、隣接する一対の導電体層間の
磁性体層に貫通孔を有し、この貫通孔を介して、前記隣
接する一対の導電体層の端部同志が導通されている積層
チップビーズであって、前記磁性体層がNi−Cu−Znフェライトであり、磁性体シートの前記磁性体層を用い、前記導電体層を厚
膜印刷技術で形成してこれらを積層、焼成、一体化し、ｂ）前記磁性体層の厚さが、前記導電体層の厚さの0.5
〜２倍であり、ｃ）前記導電体層は、一層当たりの巻回数が１〜1.5タ
ーン、ライン幅350μｍ以下であり、ｄ）長さ3.2mm以下、幅1.6mm以下、厚さ1.2mm以下であ
り、ｅ）50〜300MHzにおけるインピーダンスが140〜350Ωで
ある積層チップビーズ。
【請求項２】前記貫通孔が、前記隣接する一対の導電体
層の端部の巾よりも広巾である請求項１に記載の積層チ
ップビーズ。
【請求項３】前記隣接する一対の導電体層のうち、一方
の導電体層は、他方の導電体層の少なくとも一部の上方
に位置し、厚さ方向に投影したとき、この少なくとも一
部とは重ならない部分を有する請求項１または２に記載
の積層チップビーズ。