JP3960302B2 - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP3960302B2
JP3960302B2 JP2003410299A JP2003410299A JP3960302B2 JP 3960302 B2 JP3960302 B2 JP 3960302B2 JP 2003410299 A JP2003410299 A JP 2003410299A JP 2003410299 A JP2003410299 A JP 2003410299A JP 3960302 B2 JP3960302 B2 JP 3960302B2
Authority
JP
Japan
Prior art keywords
pattern
conductor pattern
adhesive sheet
substrate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003410299A
Other languages
English (en)
Other versions
JP2004214633A (ja
Inventor
隆 楫野
正美 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003410299A priority Critical patent/JP3960302B2/ja
Publication of JP2004214633A publication Critical patent/JP2004214633A/ja
Application granted granted Critical
Publication of JP3960302B2 publication Critical patent/JP3960302B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、種々の電子機器に使用される基板の製造方法に係り、とくに携帯電話用パワーアンプモジュール等の高周波用の微細パターン基板に用いて好適な基板の製造方法に関する。
従来、この種の基板の製造に際し、導体パターンの形成方法として、以下に列挙する方法が知られている。
(1) サブトラクティブ法
導体層上に配線パターンに対応したレジスト層を形成し、レジスト層で被覆されていない導体層をエッチングにより除去する方法であり、プリント配線基板の製法で最も一般的な方法である。
(2) セミアディティブ法に基づくビルドアップ法
下地導体層上にレジスト層を形成して、配線パターンに対応した下地導体層部分を露出させ、電気めっきにより導体層を所望の厚さに形成後、不要な下地導体層部分を除去する方法である。
(3) 単板法
平滑な転写用基板としてのステンレス基板の全面に下地銅めっき後、パターンめっきで配線を形成し、その後、レジストを剥離し、続けて表面のみに粗い銅めっきを薄く形成し、その後プレス加工で樹脂層形成を行い、ステンレス基板を剥離後に不要な下地銅めっき部分をクイックエッチングで除去する方法である(下記特許文献1参照)。
(4) レジスト画像を電子写真法で作製したフルアディティブ法
導電性基板上に、光導電層を設けてレジスト画像を電子写真法で形成するものである(下記特許文献2参照)。
(5) 鏡面研磨した転写用基板を用いたフルアディティブ法
表面粗度の最大高さ(Rmax)が0.1μm以下となるように鏡面研磨した導電性基板上に、レジストパターンを形成し、導体パターンをめっき形成する(下記特許文献3参照)。
特開平5−37157号公報 特開平7−162130号公報 特許第3179524号公報
また、多層基板の構成方法及びコンデンサの形成方法については、上記(1),(2)の方法で電極パターンを2枚形成し、プリプレグを挟んでプレスを行う方法が知られている。
導体パターンの形成方法について、上記従来技術では以下の問題がある。
(1) サブトラクティブ法
a.量産性には富むが、パターン精度が悪い。
b.樹脂基板が直接塩素に富むエッチング液に浸漬されるので、電解液が樹脂上又はその内部に残留する場合があり、信頼性に問題がある。
(2) セミアディティブ法に基づくビルドアップ法
a.サブトラクティブ法に比べるとパターン精度は良いが、クイックエッチング時に配線パターンも同時にエッチングされるのでフルアディティブ法に比べると精度は劣る。
b.上記と同じ理由で信頼性に問題がある。
c.下地の無電解銅めっき工程で樹脂上にパラジウムを付着させており、クイックエッチング後もその一部が残留しており、信頼性に支障を来す場合がある。
(3) 単板法
a.工程が長い。
b.サブトラクティブ法、セミアディティブ法と比較するとパターン精度は高くできる可能性があるが、クイックエッチング時にパターンの高さ精度が落ちるので、フルアディティブ法の場合と比較すると精度は悪い。
c.一般的に粗化が不十分でパターンのピール強度が弱い。
d.層間絶縁樹脂がエポキシ等であって、銅の導体パターンそのものとある程度密着性を確保できる場合は、上記の問題点がある程度カバー出来るが、高周波用の高機能材料の場合は一般的に銅との密着性は弱く、上記の問題が顕著になる。
(4) レジスト画像を電子写真法で作製したフルアディティブ法
導電性基板上に光導電層を設ける必要があり、また、現像に際してトナーが必要であり、光導電層とトナーをレジスト化する工程もあるため、製造工程が多く、複雑化するきらいがある。
(5) 鏡面研磨した転写用基板を用いたフルアディティブ法
転写用基板が鏡面であると、現像時にレジストパターンの一部が剥離することがある。特に20μm以下のファインパターンで剥離は多発する。この傾向はレジストとしてドライフィルムを使用した場合に顕著であるが、液状レジストの場合でも部分的に発生する。また、同様の理由で転写用基板に適度の凹凸がないとめっきで形成された導体パターンが処理中に剥離する。さらに、導体パターンの粗化処理がなされていないと、相手側がプリプレグの場合、導体パターンとプリプレグ樹脂との密着性が不十分となり、転写用基板剥離時に導体パターンが転写用基板側に付いたままとなってパターン不良が発生する。これらの理由により、鏡面の転写用基板を用いる製法は、歩留まりが悪くなる傾向がある。
多層基板の形成方法については、上記従来技術では電極の厚さ分の凹凸が表面にあるので、電極パターンの粗密によって絶縁層の厚さにばらつきが生じる。また凹凸を完全に樹脂で埋めるためにプレス圧を上げるので粘度低下時の樹脂の流動が大きくなり、絶縁層の厚さの制御が難しい。このために絶縁層の薄型化が困難である。コンデンサを構成する場合は、これに伴い、容量のバラツキが広がり、また一部電極間距離の小さい部分が出来るので耐圧が落ちる。
本発明の第1の目的は、上記の点に鑑み、量産性及び信頼性が良好で高周波特性に優れた微細(ファイン)な導体パターンを有する基板の製造方法を提供することにある。
本発明の第2の目的は、量産性及び信頼性に優れた多層基板であって、薄い高精度の層間絶縁層を有する基板の製造方法を提供することにある。
本発明の第3の目的は、量産性及び信頼性が良好で大容量かつ狭公差のコンデンサの内蔵が可能な基板の製造方法を提供することにある。
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
本願請求項の発明に係るコンデンサ内蔵基板の製造方法は、不動態化処理した、表面粗さがRmax=0.2〜2μmである導電性転写用基板にパターンめっき法で導体パターンのコンデンサ電極を形成する導体パターン形成工程と、
前記転写用基板との剥離性の良好な、主材料が1GHzでのQ>100の有機材料である接着シートを用い、前記接着シートに前記導体パターンのコンデンサ電極を対向させて、前記転写用基板と前記接着シートとを重ねて加圧する加圧処理工程と、
前記加圧処理工程後に得られた前記接着シートは、表面に導体パターンのコンデンサ電極が転写により前記導体パターンのコンデンサ電極の厚さの1/4以下の段差しか存在しないようにほぼ平滑に埋め込まれており、各接着シートに埋め込まれた前記導体パターンのコンデンサ電極同士を対向させて薄型接着シートを挟んで積層加圧する積層工程とを備え、
前記薄型接着シートを挟んで対向する前記コンデンサ電極を有することでコンデンサを内蔵することを特徴としている。
本願請求項の発明に係るコンデンサ内蔵基板の製造方法は、請求項において、前記導体パターンのコンデンサ電極が、塩素濃度30ppm以下の銅であることを特徴としている。
本発明に係る基板は、絶縁板の少なくとも片面に、表面がほぼ平滑になるように導体パターンが埋め込まれ、前記絶縁板同士を接着シートを挟んで積層一体化したものであり、本発明によれば、薄く、かつ厚み精度の良好な多層基板を容易に形成できる。尚、この効果は、層間絶縁層となる接着シートの厚さが40μm以下、さらに好ましくは20μm以下である場合に顕著である。また、量産性及び信頼性に優れた多層基板を得ることができる。
本発明に係る基板の製造方法は、導電性を有する転写用基板にパターンめっき法で導体パターンを形成する導体パターン形成工程と、前記転写用基板との剥離性の良好な接着シートを用い、前記接着シートに前記導体パターンを対向させて、前記転写用基板と前記接着シートとを重ねて加圧する加圧処理工程とを備えるので、少なくとも片面に表面がほぼ平滑になるように導体パターンが埋め込まれている基板を、歩留まり及び量産性良く作製できる。また、ライン幅及びライン間隔が5μm程度のファインパターンも容易に形成できる。
また、導体パターンの高さが高いほど接着シートと導体パターンとの接触面積が大きくなり、転写用基板とのそれは一定なので、転写は容易になり、高アスペクトかつファインの配線パターンが容易に形成できる。
また、下地導体層をめっきで形成する工程やエッチングで除去する工程を有しないため、それらに伴う信頼性の問題が無く、高信頼性である。
さらに、高周波特性の優れた接着シートをも使用可能として高周波特性に優れた基板を実現できる。
また、導体パターンが転写により表面に埋め込まれてなる接着シート同士を、別の高誘電率フィラーを混ぜた接着シートを挟んで積層加圧する構成とした場合、大容量コンデンサの内蔵も可能となる。
以下、本発明を実施するための最良の形態として、基板及びその製造方法の実施の形態を図面に従って説明する。
参考例及び実施の形態の具体的な説明に先立って、「接着シート」について簡単に説明する。この接着シートは溶剤とバインダーとからなり、溶剤が完全に飛散せず粘度の高い状態(一般にBステージ(ゲル状乃至半固体状態)と言われる)あるいは溶剤を完全に飛散させた状態のシート状物を言う。バインダーは熱硬化性あるいは熱可塑性の樹脂である。このシート状物中にクロス等の芯材を含む場合(一般にプリプレグと言われている)やフィラーを含む場合がある。
図1は基板及びその製造方法の第1の参考例であって、配線パターンやコイルパターンを形成する場合を示す。
この図において、図1(A)〜(E)は導体パターン形成工程を示すものであり、同図(A)は導電性転写用基板としてのステンレス板1(例えば厚み0.1mmの304THA材)を示す。前記転写用基板としてのステンレス板は適度の粗さを有することが望ましく、その表面粗さはRmax=0.2〜2μmの範囲であることが特に好ましい。Rmaxが0.2μm未満ではレジスト及び導体パターンとステンレス板1との密着性が不十分となり剥離し易くなるため好ましくない。また、Rmaxが2μmを超えると、導体パターンの膜厚のばらつきに影響し、また高周波用に用いる場合は導体損失が増大するので好ましくない。なお、ステンレス板1の表面は銅との剥離性を確保するために不動態化処理で不動態膜を形成するのが好ましい。
図1(A)のステンレス板1の片面に同図(B)のようにフォトレジストとしてのドライフィルム2Aをラミネートし、フォトリソグラフィー処理(露光、現像処理)により、同図(C)のように所要の配線パターンやコイルパターンがステンレス板1の露出部分となるようにレジスト層2を形成することで、配線パターンやコイルパターンの逆パターンとなったレジストパターンを形成する(レジストパターン形成工程)。前記ステンレス板1の露出部分(導体ラインとなる部分)とレジストパターン幅(導体ライン間のスペースとなる部分)の最小値は5〜10μm程度である。その後、図1(D)のように、前記ステンレス板1の露出部分に電気めっき処理として光沢硫酸銅めっきにより所要高さの導体層3を形成し、レジスト剥離液として、50℃の水酸化ナトリウム5%溶液を用い、ステンレス板1のレジスト層面にスプレーしてレジスト層2を剥離、除去する。これにより図1(E)のように、所定の配線パターンやコイルパターンを構成する導体層3からなる導体パターンが得られる。
図1(F)の導体パターン粗化工程では、次亜塩素酸ナトリウムによる黒化処理、蟻酸系処理液による処理(例えばメック社のCZ処理)、硫酸過水系の処理(例えば日本マクダーミッド社のMB処理)等が使用される。硫酸過水系の処理は処理液を塩素フリー化出来るので、信頼性上好ましい。黒化処理の場合は処理液そのものの中に、またCZ処理では後処理に塩酸を用いるので好ましくない。またここで導体層3の上面、両側面の3面が粗化されるが、ステンレス板は粗化されない。このように転写用基板にステンレスを用いると導体パターンのみを粗化処理出来る処理液が多数選択出来るので好ましい。
転写工程は、図1(G)のプレス工程(加圧処理工程)と同図(H)の転写用基板剥離工程からなり、図1(G)のプレス工程では、薄型クロス入りプリプレグ4(芯材入り接着シート)を用い、その両側に表面粗化後の導体パターン3を有するステンレス板1を該導体パターン同士を対向させて重ね合わせ(ステンレス板間にプリプレグを挟み)、プレスする。この結果、上面及び両側面が粗化された導体層3からなる導体パターンがプリプレグ4の表面に転写により埋め込まれる。プレスにはボイドの発生を防止する為に、真空プレスを用いるのが好ましい。また、ビニルベンジル樹脂のように高温の空気中で劣化する材料をシート材に用いる場合はさらに真空プレスを用いることが好ましい。前記プリプレグ4としては、1GHzでのQ>100の有機材料を主材料(つまり、芯材及びフィラー以外の材料)とするものが高周波特性を良好にする上で望ましく、例えば、芯材としての薄型クロスにビニルベンジル樹脂を含浸させたもの等、ビニルベンジル樹脂を主材料とするものであるとステンレス板1等の金属板に対して剥離性が良いので好ましい。なお、芯材入りのプリプレグ4の代わりに、芯材の無い接着シートを使用してもよい。また、芯材の代わりに、又は芯材と共に、線膨張係数の調整の為のフィラーを混入した接着シートや、高誘電率フィラーを混入して誘電率の増大を図った接着シートを使用してもよい。また、前記プリプレグ4がビニルベンジル樹脂を主材料とする場合、プレス圧力は3Mpa、プレス温度は時間の経過ととともに昇温させて200℃程度にして加熱硬化させている。
その後、図1(H)の転写用基板剥離工程にてプリプレグ4(後に硬化して絶縁板となる)の両側のステンレス板1を剥離することで、上面及び両側面が粗化された微細導体パターン(導体層3により配線パターンやコイルパターンを形成したもの)がプリプレグ4の表面に転写により埋め込まれてなる基板が得られる。このとき、基板表面がほぼ平滑になるように導体パターンが埋め込まれている。ここで、ほぼ平滑とは、導体層3の厚さの1/2以下、好ましくは1/3以下、さらに好ましくは1/4以下の段差しか存在しないことを言う。
この第1の参考例によれば、次の通りの効果を得ることができる。
(1) 導電性転写用基板としてのステンレス板1上に直接パターンめっきを施して導体層3からなる導体パターンを形成するので下記の特長がある。
a.フルアディティブ工法でありパターン精度が良好である。
b.下地めっき工程がないので工程が短くまた部材費も安くてすむ。
c.下地めっき工程がないのでパラジウムの残留がなく高信頼性である。なお、この点についてはスパッター又は蒸着法で形成しても改善出来るがコストアップになる。
d.ステンレス板の表面粗さがRmax=0.2〜2μmであるため、レジストパターン及び導体パターンとステンレス板との適度の密着性を確保でき、製造工程においてレジストや導体パターンの剥離が発生せず、歩留まり向上が可能である。
(2) レジスト層2の剥離後、導体層3からなる導体パターンの3面(上面及び両方の側面)を粗化した後に転写を行うので下記の特長がある。
a.プリプレグ4と導体パターンとの密着強度が高く、転写時に不良が発生しにくい。
b.特にハイアスペクトパターンの場合に上記の効果が顕著である。
c.導体層3の表面の凹凸が微細であり、単板法と比較して樹脂(すなわちプリプレグ4)との密着強度が高く、転写不良が発生しにくい。
(3) ビニルベンジル樹脂等の金属との剥離性の良好な材質のプリプレグ4をプレスするので、ステンレス板1の剥離が容易である
(4) その他優れている点
a.一般に高周波特性に優れる樹脂は、高Q低誘電率材であり、外殻電子の分極が少なく、反応性に乏しいため、金属との密着性に乏しいが、本発明の工法はアンカー効果が大きいので上記高周波特性に優れる樹脂をプリプレグに用いても転写不良は発生しない。
b.セミアディティブ工法及び単板法と比較してクイックエッチング工程がないので、工程が簡単であり、またエッチング液が直接樹脂に触れないのでプリプレグの樹脂上又は樹脂内部にエッチング液が残ることがなく、信頼性上好ましい。
c.多層に積層する場合、プリプレグとプリプレグ間の密着性の問題も発生するが、転写用基板としてのステンレス板表面が適度の粗さを有しているため、この凹凸が転写時にプリプレグ表面にレプリカとして残るため、この凹凸を利用してプリプレグ間の密着性を確保できる。
(5) 以上のことから、薄く、かつ厚み精度の良好な多層基板を容易に形成できる。尚、この効果は、導体層3がプリプレグ4の表面に転写により埋め込まれてなる基板を、層間絶縁層(例えばクロスレス薄型接着シート)を介して多層に積層するときに、その層間絶縁層の厚さが40μm以下、さらに好ましくは20μm以下である場合に顕著である。また、プリプレグ4の樹脂と導体層3との密着性の増強及び両者と転写用基板(ステンレス板1)との剥離性の確保を同時に実現できるので、歩留まりが高く、また、ライン幅及びライン間隔が5μm程度のファインパターンも容易に形成できる。また導体層3の高さが高いほどプリプレグ4の樹脂と導体層3の接触面積が大きくなり、転写用基板とのそれは一定なので、転写は容易になり、高アスペクトかつファインの配線パターンが容易に形成できる。例をあげるとライン幅及びライン間隔=1〜20μm、好ましくは2〜10μm、導体層のアスペクト比0.5〜5、好ましくは1〜3である。なお、プレス後の樹脂と転写用基板の密着性が大きく、剥離が困難な場合は、転写用基板の全面に金属の薄層を形成し、転写後にこの薄層を除去する。前記金属の薄層の形成方法は電気めっき法、無電解めっき法、スパッター、蒸着等のドライ形成法等が挙げられる。この中でも転写用基板との剥離性、及び量産性を考慮すると、電気めっき法が好ましい。前記金属の薄層の種類は銅、ニッケル、チタン、クロム、錫、鉛、及びこれらの合金が挙げられるが、導体層パターンの精度を考えると、銅と選択エッチング出来る金属、例えば錫、鉛、及びこれらの合金が好ましい。転写後の前記金属の薄層の除去方法は、研磨、ブラスト、ドライエッチング、ウェットエッチング等が挙げられる。この中でも、ウェットエッチングで導体層と選択的にエッチングするのが精度及び量産性を考慮すると好ましい。この場合、先に述べたように、導体層と選択エッチング出来る金属で前記薄層を形成する必要がある。
図2は基板及びその製造方法の第2の参考例であって、コンデンサ層を形成する場合を示す。この場合、第1の参考例と同様にして、ステンレス板上にコンデンサ電極10となる所要面積の導体層を形成しかつ3面(上面及び両方の側面)を粗化したものを一対用意する。そして、薄型クロス(芯材)入りプリプレグ11を用い、その両側に表面粗化後のコンデンサ電極10を有するステンレス板を該コンデンサ電極10同士を対向させて重ね合わせ(ステンレス板間にプリプレグを挟み)、加圧処理(プレス)する(必要に応じ加熱を併用する場合あり)。この結果、上面及び両側面が粗化されたコンデンサ電極10が相互に対向してプリプレグ11の表面に転写により埋め込まれてなるコンデンサ層が得られる。
前記薄型クロス入りプリプレグ11としては、主材料が高Q樹脂であることが好ましいが、高誘電率フィラーを混入したビニルベンジル樹脂(Q=約500)を使用することもできる。プリプレグ11の厚さは例えば60μmであり、対向するコンデンサ電極10の間隔は20μm程度とする。
この第2の参考例においても、第1の参考例と同様の作用効果を得ることができる。但し、プリプレグ11の表面にコンデンサ電極10の厚さ分の凹凸があるので、コンデンサ電極10の粗密によってプリプレグ11の厚さにばらつきを生じ、最も薄い部分から絶縁不良等の不具合が発生するので、薄型化が困難である。
図3は本発明に係るコンデンサ内蔵基板の製造方法の実施の形態であって、狭公差大容量コンデンサ層を形成する場合を示す。この場合、第1の参考例と同様にして、プリプレグ4の片面にコンデンサ電極10となる所要面積の導体層を転写したものを一対用意する。そして、厚み10μm程度の高誘電率フィラー(例えば、比誘電率が90程度のBa−Ti−Nb系セラミック)を混ぜたクロスレスの薄型接着シート20を層間絶縁層として用い、その両側にコンデンサ電極10を有するプリプレグ4を、該コンデンサ電極10同士を対向させて重ね合わせ、プレスする。この結果、コンデンサ電極10が高誘電率フィラーを混ぜた層間薄型接着シート20を挟んで対向するコンデンサ層が得られる。前記薄型接着シート20はコンデンサ電極となる導体層の厚さの10倍以下、好ましくは5倍以下、さらに好ましくは3倍以下、最も好ましくは2倍以下であり、薄型化にするほど静電容量の増大効果が顕著である。なお、前記プリプレグ4がビニルベンジル樹脂を主材料とする場合、プレス圧力は3Mpa、プレス温度は時間の経過ととともに昇温させて200℃程度にして加熱硬化させている。
なお、各プリプレグ4のコンデンサ電極10とは反対側の面には(さらに必要ならばコンデンサ電極10側の面にも)、第1の参考例と同様の配線パターンやコイルパターンとなる導体層3を転写により設けてあってもよい。
この実施の形態の場合、コンデンサ電極10の電極パターンに凹凸がない。このために凹部に流れ込む樹脂量の違いによる厚さのバラツキが無く、また凹凸がないことからプレス圧を小さく設定出来、これに伴い軟化時の樹脂の流動が小さくなり、膜厚のバラツキが少ないので、プレス後の高誘電率層、つまり薄型接着シート20の厚さの精度が良好であり、狭公差、大容量コンデンサの内蔵が可能となる。また、コンデンサ電極10の周囲の樹脂部にエッチング液成分の残留がないので高信頼性である。
上記参考例及び実施の形態では、転写用基板としてステンレス板を例示したが、チタン、タングステン、タンタル、鉄、アルミ、ニッケル等の表面に不動態膜(多孔質の酸化膜)が形成されやすい金属であれば使用可能である。
プリプレグの主材料は、高周波特性を考慮して1GHzにおいてQ>100の有機材料が好ましく、例示したビニルベンジル樹脂(Q=200〜250)の他、高周波用BTレジン(Q=150〜500)等の樹脂も使用可能であり、転写用基板に対する剥離性を確保できれば熱硬化性樹脂又は熱可塑性樹脂を用いることが出来る。ここで、機械的強度を重視する場合はガラスクロス、アラミド不織布、フッ素樹脂(商品名:テフロン(登録商標))多孔質シート等の芯材を用いることが出来る。熱硬化性樹脂においては、クラックの生じる場合があるが、こういう時は芯材を用いる構成は特に有効である。
プリプレグに転写する導体パターンはプリプレグ片面のみでも良い。この場合導体パターンのない面はプレス時に離型フィルム等で覆うことが好ましい。
導体パターン表面の粗化には例えばシプレイファーイースト社製のプロボンド80のような黒化処理、メック社のCZ処理(蟻酸による表面の粗化)、日本マクダーミッド社のマルチボンド処理(硫酸過水系のエッチング液による粗化)等が好しく用いられる。塩素フリー化できる点で硫酸過水系のエッチング液による粗化が好ましい。
転写用基板上のパターニングにはドライフィルム、液状レジスト等が好ましく用いられる。
導体パターンに用いる金属はCu,Al,Ni,Au,Ag,Pt,Sn,Pb等が用いられる。この内でもCuが抵抗率が低いこと、耐マイグレーション性が良いこと、及びコストが安いので好ましい。また、導体パターンにCuを使用する場合は、塩素濃度30ppm以下とすることが、信頼性を向上させる上で望ましい。
以下、本発明に係る基板及びその製造方法を実施例で詳述する。
0.1mm厚のステンレス板(SUS304テンションアニール材)で表面粗さRmaxが0.2,0.5,1.0,2.0,4.0のものを用意した。ファインパターン(ライン幅及びライン間隔が5μm)の場合、Rmax=4.0ではレジストパターン精度の点で若干の不具合を生じた。そこで、0.1mm厚のステンレス板(SUS304テンションアニール材)でRmax=1.0μmのものを選択し、そのステンレス板の表面を不動態化処理し、100mm角のサイズに切り出して転写用基板とした。その上に厚さ29μmのフォトレジストとしてのドライフィルムを貼り付け、露光現像することで幅30μmのステンレス面が露出したスパイラルパターン及びミアンダパターンを90mm角の領域全体に配置した。
次に、前記パターンのある面に光沢硫酸銅めっきで厚さ30μmの銅の導体パターンを形成した。硫酸銅めっき液の組成は硫酸銅五水塩200g/リットル、硫酸100g/リットル、塩素60mg/リットルであり、光沢剤が適量添加されている。次に水酸化ナトリウム5%液を50℃に加温して導体パターン側の表面に0.15MPaの圧力でスプレーしてレジストパターンを剥離した。
その後、銅の導体パターン表面にMB処理(粗化処理)を施した。導体パターン付きのステンレス板をコンベクションオーブンで100℃、30分乾燥した後に、100μm厚のクロス入りビニルベンジル樹脂(Q=230)プリプレグをパターン面に配置して、真空プレスにて加圧処理を行った。その後にステンレス板を剥離した。ステンレス板は容易に剥離でき、また全ての導体パターンはプリプレグに転写されており、転写不良の発生はなかった。転写後のパターン形状を図4のプリプレグ断面写真図に示す。ファインパターン(ライン幅5μm、ライン間隔5μm)が高精度にプリプレグのビニルベンジル樹脂層に転写されていることが分かる。
比較例1
上記実施例1のRmax=0.2〜2μmのステンレス板の代わりに、鏡面研磨した0.1mm厚のステンレス板(SUS304テンションアニール材でRmax=0.1μm以下)を使用して実施例1と同じ処理を行った。この場合、レジストパターン現像時に大半のパターンが剥離して工程の続行が不可能であった。
比較例2
上記実施例1のビニルベンジル樹脂プリプレグの代わりに、プリプレグとして0.1mm厚のFR4材(ガラス基材のエポキシ樹脂プリプレグ)を用いて、上記実施例1と同じ処理を行った。この場合、プレス後にステンレス板とプリプレグ樹脂との密着性が強く、剥離不可能であった。
上記実施例1と同様の方法で、4.5×3.2mmのコンデンサ電極となる導体パターンをステンレス板(Rmax=0.5μm)に形成したものを2枚作製した。一方、ビニルベンジル樹脂に高誘電率フィラー(例えば、Bi−BaO−Nd−TiO系セラミックで比誘電率90程度のもの)を40体積%混ぜて、これを乾燥後の厚さが10μmになるようにしてPETフィルム上に形成した。このPETフィルム上に形成された高誘電率フィラー含有樹脂層(プリプレグとして機能する)を片方のコンデンサ電極に貼り付けてPETフィルムを剥離した後に、もう一方のコンデンサ電極をかぶせてプレスした。硬化後の高誘電率フィラー含有樹脂層の厚さ精度は良好な値を示し、耐湿負荷等の信頼性試験も良好な結果を示した。
表面を不動態化処理した、厚さ100μmのステンレス板(Rmax=0.2μm)上に図5のような一対の櫛形電極レジストパターン(櫛形電極となる部分にステンレスが露出したパターン)を標準的なフォトリソグラフィー技術で形成した。レジストは液状ポジレジストを使用し、レジストの厚さは12μmである。また、電極の櫛形部のライン幅及びライン間隔は5μmである。次に、ピロリン酸銅めっきで厚さ10μmの電極導体パターンを形成した。次に、フォトレジストを剥離して、MB処理(粗化処理)後、ガラスクロス入りのビニルベンジル樹脂プリプレグ(150μm厚)に転写した。プリプレグには平均粒径2μmの球状シリカフィラーが30体積%入っている。電極の銅中の塩素濃度は10ppmであった。電極間抵抗は試験前1011Ω以上(メータ測定領域以上)であった。
その後、一対の櫛形電極間に10Vの電圧を印加して温度85℃、湿度85%の雰囲気に1000時間放置して電極間の抵抗の変化を調査した。試験後も抵抗は1011Ω以上をキープした。尚、判定基準として1×10Ω以上を合格とした。
比較例3
実施例3と同様の実験を、電極めっきを硫酸銅めっきに変更して行った。硫酸銅めっき液中の濃度を変化させ、めっき後の電極の塩素濃度が37ppmのサンプルと62ppmのサンプルを作成し、実施例3と同様の信頼性試験を実施した。試験前の電極間の抵抗は1011Ω以上であったが、試験後の電極間の抵抗は銅中の塩素濃度が37ppmのものが2×10Ω、62ppmのものが3×10Ωであった。このように電極に塩素が含まれていると耐湿負荷試験によって絶縁抵抗が低下することが分かる。
比較例4
実施例3と同様形状の電極導体パターンを厚さ150μmのガラスクロス入りビニルベンジル樹脂基板上に形成した。このビニルベンジル樹脂基板の樹脂層には平均粒径2μmの球状シリカフィラーが入っている。電極導体パターンはこの基板の全面にチタン100Å(オングストローム)、銅1000Åの下地金属膜をスパッタリング法で形成し、この上に上記実施例3と同様の方法(櫛形電極レジストパターン形成後、銅めっき)で銅パターンを形成した。但し、この場合硫酸銅めっきを使用している。その後、イオンミリングで不要な部分の下地金属膜を除去して、上記実施例3と同様の試験を行った。試験前の抵抗は1011Ωであったが、試験後の抵抗は5×10Ωに低下した。
以上本発明の実施の形態及び実施例について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
第1の参考例を示す説明図である。 第2の参考例を示す断面図である。 本発明の実施の形態を示す断面図である。 実施例1における転写後の導体パターン形状を示すプリプレグ断面写真図である。 実施例3及び比較例3で形成する一対の櫛形電極の例を示す平面図である。
符号の説明
1 ステンレス板
2 レジスト層
3 導体層
4,11 プリプレグ
10 コンデンサ電極
20 薄型接着シート

Claims (2)

  1. 不動態化処理した、表面粗さがRmax=0.2〜2μmである導電性転写用基板にパターンめっき法で導体パターンのコンデンサ電極を形成する導体パターン形成工程と、
    前記転写用基板との剥離性の良好な、主材料が1GHzでのQ>100の有機材料である接着シートを用い、前記接着シートに前記導体パターンのコンデンサ電極を対向させて、前記転写用基板と前記接着シートとを重ねて加圧する加圧処理工程と、
    前記加圧処理工程後に得られた前記接着シートは、表面に導体パターンのコンデンサ電極が転写により前記導体パターンのコンデンサ電極の厚さの1/4以下の段差しか存在しないようにほぼ平滑に埋め込まれており、各接着シートに埋め込まれた前記導体パターンのコンデンサ電極同士を対向させて薄型接着シートを挟んで積層加圧する積層工程とを備え、
    前記薄型接着シートを挟んで対向する前記コンデンサ電極を有することでコンデンサを内蔵することを特徴とするコンデンサ内蔵基板の製造方法。
  2. 前記導体パターンのコンデンサ電極は、塩素濃度30ppm以下の銅であることを特徴とする請求項に記載のコンデンサ内蔵基板の製造方法。
JP2003410299A 2002-12-18 2003-12-09 基板の製造方法 Expired - Lifetime JP3960302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003410299A JP3960302B2 (ja) 2002-12-18 2003-12-09 基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002366168 2002-12-18
JP2003410299A JP3960302B2 (ja) 2002-12-18 2003-12-09 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2004214633A JP2004214633A (ja) 2004-07-29
JP3960302B2 true JP3960302B2 (ja) 2007-08-15

Family

ID=32828747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003410299A Expired - Lifetime JP3960302B2 (ja) 2002-12-18 2003-12-09 基板の製造方法

Country Status (1)

Country Link
JP (1) JP3960302B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013048A (ja) * 2005-07-04 2007-01-18 Daiwa Kogyo:Kk 多層配線基板の製造方法
JP5246461B2 (ja) * 2006-12-27 2013-07-24 Tdk株式会社 電子素子及び電子素子の製造方法
JP4947416B2 (ja) * 2007-03-29 2012-06-06 Tdk株式会社 電子素子およびその製造方法
CN102752961B (zh) * 2011-04-19 2015-02-04 相互股份有限公司 具有平滑表面的电路基板结构的制造方法
JP6099369B2 (ja) * 2012-11-20 2017-03-22 Shマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP6099370B2 (ja) * 2012-11-21 2017-03-22 Shマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP6231773B2 (ja) * 2013-05-15 2017-11-15 矢崎総業株式会社 厚膜回路基板の製造方法
JP6170790B2 (ja) * 2013-09-13 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2004214633A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
TWI295089B (en) Wiring substrate and the manufacturing method of the same
EP2157842B1 (en) Laminated wiring board and method for manufacturing the same
JP4894067B2 (ja) 導体パターンの形成方法
JP2773366B2 (ja) 多層配線基板の形成方法
US7828924B2 (en) Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
KR20080037307A (ko) 회로기판 및 그 제조방법
US6579565B2 (en) Clad sheet for printed circuit board, a multilayered printed circuit board using thereof and manufacturing method thereof
JP3960302B2 (ja) 基板の製造方法
JP2006286724A (ja) 配線基板及びその製造方法
US6899815B2 (en) Multi-layer integrated circuit package
JP2007221068A (ja) フラッシュプリント配線板およびその製造方法ならびにフラッシュプリント配線板からなる多層プリント配線板。
JP2005050885A (ja) 配線基板及びその製造方法
JP2000133916A (ja) 転写用配線パターン形成材、転写用配線パターン形成材の製造方法、転写用配線パターン形成材を用いた配線基板およびその製造方法
US8720049B2 (en) Printed circuit board and method for fabricating the same
JP4947416B2 (ja) 電子素子およびその製造方法
JP2007123940A (ja) コンデンサを内蔵した基板およびその製造方法
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP3927562B2 (ja) コンデンサを内蔵した基板の製造方法
JP4349882B2 (ja) 配線基板および半導体装置
JP4639733B2 (ja) プリント配線板の製造方法
JP4274861B2 (ja) 多層基板およびその製造方法
JP4033401B2 (ja) 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法
JP4492071B2 (ja) 配線基板の製造方法
JP2000036664A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070507

R150 Certificate of patent or registration of utility model

Ref document number: 3960302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

EXPY Cancellation because of completion of term