JP6231773B2 - 厚膜回路基板の製造方法 - Google Patents

厚膜回路基板の製造方法 Download PDF

Info

Publication number
JP6231773B2
JP6231773B2 JP2013102840A JP2013102840A JP6231773B2 JP 6231773 B2 JP6231773 B2 JP 6231773B2 JP 2013102840 A JP2013102840 A JP 2013102840A JP 2013102840 A JP2013102840 A JP 2013102840A JP 6231773 B2 JP6231773 B2 JP 6231773B2
Authority
JP
Japan
Prior art keywords
thick film
circuit board
plating
metal plate
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013102840A
Other languages
English (en)
Other versions
JP2014225493A (ja
Inventor
勲 滝口
勲 滝口
楠 葉
楠 葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2013102840A priority Critical patent/JP6231773B2/ja
Publication of JP2014225493A publication Critical patent/JP2014225493A/ja
Application granted granted Critical
Publication of JP6231773B2 publication Critical patent/JP6231773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、厚膜回路基板の製造方法に関する。
電解メッキによる厚膜回路基板の製造方法として、セミアディティブ法を用いることが従来から知られている。セミアディティブ法では、絶縁材料からなる基板の表面に無電解メッキによりシード層を形成し、シード層の回路パターンを除く部分にレジストを積層して、レジスト間のシード層上に電解メッキによりパターン層を形成する。そして、レジストを除去した後、不要なシード層をエッチングにより除去することで、厚膜回路基板を製造する(例えば、特許文献1)。
特開2012−39111号公報
ところで、上述したセミアディティブ法では、シード層上にパターン層を形成する電解メッキの際に、電極として機能するシード層に電解電流を通電させる。その際、無電解メッキで形成するシード層は、基板に沿った形状の薄膜であるため、高い電解電流を均一な電流密度分布でシード層に流れさせることは難しい。そのため、セミアディティブ法によって高速の電解メッキを行い厚膜のメッキ層をシード層上に積層することは、現実には困難である。
本発明は前記事情に鑑みなされたもので、本発明の目的は、高い電解電流の通電による高速の電解メッキを可能として厚膜の回路基板を製造することができる厚膜回路基板の製造方法を提供することにある。
上述した目的を達成するため、請求項1に記載した本発明の厚膜回路基板の製造方法は、
基板上に電解メッキ膜による厚膜導電パターンを積層した厚膜回路基板の製造方法であって、
前記電解メッキ膜に対する剥離性を有する被メッキ金属板を、前記被メッキ金属板よりも比抵抗が低く表面が絶縁材料で被覆された通電用金属板に金属接合した金属支持体の、前記被メッキ金属板の表面に、前記厚膜導電パターンに対応する開口を有し前記被メッキ金属板に対する剥離性を有するメッキレジスト層を積層形成する第1工程と、
前記メッキレジスト層を形成した前記金属支持体を電極に用いた電解メッキにより、前記開口に露出する前記被メッキ金属板の表面部分に前記電解メッキ膜を積層形成する第2工程と、
前記金属支持体の前記被メッキ金属板の表面に積層された前記メッキレジスト層及び前記電解メッキ膜の表面に、前記基板とする絶縁体層を積層形成する第3工程と、
前記メッキレジスト層及び前記電解メッキ膜と前記絶縁体層との積層体を、前記金属支持体の前記被メッキ金属板の表面から剥離する第4工程と、
を含むことを特徴とする。
請求項1に記載した本発明の厚膜回路基板の製造方法によれば、被メッキ金属板の表面に積層形成される電解メッキ膜を、その後の工程でメッキレジスト層と共に被メッキ金属板の表面から剥離する。このため、電解メッキ膜の密着性が低い金属材料(例えば、電解メッキ膜が銅である場合のステンレス製の被メッキ金属板)であっても、セミアディティブ法のようなシード層を表面に無電解メッキすることなく、被メッキ金属板として使用することができる。
一方、電解メッキ時に電極として電解電流を流すのは、被メッキ金属板と金属接合してクラッド材(複合金属材料)とした通電用金属板であり、セミアディティブ法におけるシード層よりも十分な板厚を確保することができるので、高い電解電流を均一な電流密度分布で流すことができる。しかも、通電用金属板は表面が絶縁材料で被覆されているので、電解メッキの際に通電用金属板の表面が無用にメッキされることもない。
このため、高い電解電流の通電による高速の電解メッキを可能として厚膜の回路基板を製造することができる。
また、メッキレジストや電解メッキ膜の一部又は全部を不要な部分としてエッチング等により除去する必要がないので、材料のロスや製造工程を少なくして製造原価や製造コストを抑えることができる。
また、請求項2に記載した本発明の厚膜回路基板の製造方法は、請求項1に記載した本発明の厚膜回路基板の製造方法において、前記積層体の前記被メッキ金属板からの剥離面に第2絶縁体層を積層形成する第5工程をさらに含むことを特徴とする。
請求項2に記載した本発明の厚膜回路基板の製造方法によれば、請求項1に記載した本発明の厚膜回路基板の製造方法において、金属支持体の被メッキ金属板の表面から剥離した積層体の剥離面に第2絶縁体層を積層形成する工程を追加するだけで、例えばフレキシブル配線基板等の厚膜導電パターンを絶縁体で被覆した回路基板の製造においても、本発明の製造方法を適用して導電パターンの厚膜化を図ることができる。
また、請求項3に記載した本発明の厚膜回路基板の製造方法は、請求項1又は2に記載した本発明の厚膜回路基板の製造方法において、前記第1工程において、前記第4工程で前記積層体を剥離した前記金属支持体の前記被メッキ金属板の表面に、前記メッキレジスト層を積層形成することを特徴とする。
請求項3に記載した本発明の厚膜回路基板の製造方法によれば、請求項1又は2に記載した本発明の厚膜回路基板の製造方法において、メッキレジスト層及び電解メッキ膜と絶縁体層との積層体を被メッキ金属板の表面から剥離した金属支持体は、第1工程においてメッキレジスト層を被メッキ金属板の表面に積層形成する前と同じ状態にある。
このため、第4工程における積層体の剥離後に発生した金属支持体を第1工程に再利用して新たなメッキレジスト層を積層形成するのに用いることで、厚膜回路基板の製造コストをより一層抑制することができる。
本発明によれば、高い電解電流の通電による高速の電解メッキを可能として厚膜の回路基板を製造することができる。
本発明の製造方法により製造する厚膜回路基板の一実施形態の概略構成を示す説明図である。 本発明の厚膜回路基板の製造方法の一実施形態に係る手順を示すフローチャートである。 図2のメッキレジスト層積層工程においてメッキレジスト層を積層形成するクラッド材の概略構成を示す断面図である。 図2のメッキレジスト層積層工程において図3のクラッド材のメッキレジスト層及び銅メッキ膜の表面にステンレス板の表面にメッキレジスト層を積層形成した状態を示す斜視図である。 図2の電解メッキ工程で行う電解メッキ工程を模式的に示す説明図である。 図2の電解メッキ工程で銅メッキ膜が積層形成されたクラッド材を示す説明図である。 図2の絶縁体層積層工程において図6のクラッド材の表面に絶縁体層を積層形成した状態を示す斜視図である。 図2の積層体剥離工程においてクラッド材から剥離した積層体を示す説明図である。 図2の第2絶縁体層積層工程で積層体の剥離面に絶縁体層を積層形成した状態を示す説明図である。
以下、本発明の厚膜回路基板の製造方法の実施形態について図面を参照して説明する。
図1は本発明の製造方法により製造する厚膜回路基板の一実施形態の概略構成を示す説明図である。図1に示すように、本実施形態に係る厚膜回路基板1は、電解メッキによって形成した銅メッキ膜(請求項中の電解メッキ膜に相当)による厚膜導電パターン1aを、絶縁層1bでパターン間絶縁し、かつ、絶縁層1c,1dで絶縁被覆して、フレキシブル配線基板として形成されている。
図2は本発明の厚膜回路基板の製造方法の一実施形態に係る手順を示すフローチャートである。図2に示すように、本実施形態の製造方法は、メッキレジスト層積層工程(第1工程、ステップS1)、電解メッキ工程(第2工程、ステップS3)、絶縁体層積層工程(第3工程、ステップS5)、積層体剥離工程(第4工程、ステップS7)、及び、第2絶縁体層積層工程(第5工程、ステップS9)を含んでいる。
ステップS1のメッキレジスト層積層工程(第1工程)では、図3に示すように、ステンレス板3a(請求項中の被メッキ金属板に相当)と銅板3b(請求項中の通電用金属板に相当)とを金属接合したクラッド材3(複合金属材料、請求項中の金属支持体に相当)のステンレス板3aの表面3cに、図4に示すように、メッキレジスト層3dをスクリーン印刷等により積層形成する。
メッキレジスト層3dは最終的に、図1に示す厚膜回路基板1において絶縁層1bとして残るものである。このメッキレジスト層3dには、後述する電解メッキ工程において使用するメッキ液に対する耐性を有し、かつ、ステンレス板3aに対する剥離性を有する材料を用いる。本実施形態では、株式会社アサヒ化学研究所製「耐無電解金メッキ用熱硬化型印刷インクMR−300CF−D」を用いて印刷により形成したメッキレジスト層3dを使用した。
クラッド材3のステンレス板3aの表面3cに積層形成したメッキレジスト層3dは、厚膜導電パターン1aのネガパターンを構成しており、図4に示すように、厚膜導電パターン1aに対応するパターンの開口3eを有している。なお、クラッド材3の銅板3bの表面は、図3に示すように、絶縁材料3fによって被覆されている。
次に、ステップS3の電解メッキ工程(第2工程)では、図5に示すように、メッキレジスト層3dをステンレス板3aの表面3cに印刷したクラッド材3をカソード電極(負極)に用い、銅板5aをアノード電極(正極)に用いて、電解槽5のメッキ液5b中で電解メッキを行う。
ここで、クラッド材3を構成するステンレス板3aと銅板3bとでは、銅板3bの方がステンレス板3aよりも比抵抗が低いので、クラッド材3をカソード電極として電解メッキを行う際には、電解電流が銅板3bを専ら流れることになる。そして、銅板3bは導電率が高いので、銅板3bを含むクラッド材3には高い電解電流を均一な電流密度分布で流すことができる。
高い電解電流をカソード電極に流すと、アノード電極の表面に析出してカソード電極の陰イオン(e)に吸着した銅イオン(金属イオンM)により、カソード電極の表面に高い膜厚で金属メッキ層が積層形成される。本実施例では、カソード電極としたクラッド材3の銅板3bの表面が絶縁材料3fで被覆されているので、ステンレス板3aの表面3cに、アノード電極とした銅板5aから析出した銅イオンが吸着し、銅メッキ膜7(請求項中の電解メッキ膜に相当)が高い膜厚で積層形成される。
本実施形態では、図6に示すように、ステンレス板3aの表面3cにメッキレジスト層3dが積層形成されているので、電解槽5での電解メッキによって、メッキレジスト層3dの開口3eに露出するステンレス板3aの表面3cに銅メッキ膜7が積層形成される。そこで、銅メッキ膜7がメッキレジスト層3dと同じ膜厚に達したところで電解メッキを終了する。
ステンレス板3aの表面3cに積層形成された銅メッキ膜7は、メッキレジスト層3dの開口3eに対応するパターン形状を有している。この銅メッキ膜7は最終的に、図1に示す厚膜回路基板1における厚膜導電パターン1aとなる。なお、ステンレス板3aへの密着性が悪い銅メッキ膜7は、ステンレス板3aに対する剥離性を有している。
続いて、ステップS5の絶縁体層積層工程(第3工程)では、電解槽5から取り出したクラッド材3のメッキレジスト層3d及び銅メッキ膜7の表面に、図7に示すように、絶縁体層9をスクリーン印刷等により積層形成する。絶縁体層9は最終的に、図1に示す厚膜回路基板1において絶縁層1c(請求項中の基板に相当)として残るものである。
この絶縁体層9には、例えば、株式会社アサヒ化学研究所製「フレキシブル回路用熱硬化レジストFR−181CL」を材料として用いる。この絶縁体層積層工程により、メッキレジスト層3d及び銅メッキ膜7の表面に絶縁体層9を積層形成した積層体11が、クラッド材3上に積層された状態となる。
次に、ステップS7の積層体剥離工程(第4工程)では、積層体11をクラッド材3のステンレス板3aの表面3cから剥離する。ここで、ステンレス板3aの表面3cに接触している積層体11のメッキレジスト層3dと銅メッキ膜7は、いずれも、ステンレス板3aに対する剥離性を有している。このため、クラッド材3から積層体11を残らず剥離して、図8に示すように、積層体11単独の状態にすることができる。
最後に、ステップS9の第2絶縁体層積層工程(第5工程)では、積層体11のステンレス板3aからの剥離面11aに、図1に示すように、絶縁体層13(請求項中の第2絶縁体層に相当)を積層形成する。絶縁体層13は最終的に、厚膜回路基板1における絶縁層1dとなるものである。この絶縁体層13には、例えば、絶縁体層9と同じ、株式会社アサヒ化学研究所製「フレキシブル回路用熱硬化レジストFR−181CL」を材料として用いる。
このようにして、積層体11の剥離面11aに絶縁体層13を積層形成すると、銅メッキ膜7どうしのパターン間がメッキレジスト層3dで絶縁され、かつ、銅メッキ膜7の両表面が絶縁体層9,13で絶縁された状態となる。
以上の各工程を行うことにより、厚膜回路基板1を得る。この厚膜回路基板1では、銅メッキ膜7、メッキレジスト層3d、絶縁体層9,13がそれぞれ、厚膜導電パターン1a、絶縁層1b,1c,1dとして機能する。
以上に説明した本実施形態の製造方法によれば、ステンレス板3aの表面3cに積層形成される銅メッキ膜7を、その後の積層体剥離工程でメッキレジスト層3dと共にステンレス板3aの表面3cから剥離する。このため、電解メッキの際に銅板5aから析出する銅イオンを、カソード電極に強固に密着する必要がない。むしろ、電解メッキ後にカソード電極から銅メッキ膜7を容易に剥離できるよう、銅メッキ膜7との密着性が悪い金属をカソード電極とする方が好ましい。
このため、銅メッキ膜7の密着性が悪いステンレス板3aであっても、セミアディティブ法のようなシード層を表面3cに無電解メッキすることなく、銅メッキ膜7を表面3cに積層形成する電解メッキのベース板とすることができる。
また、電解メッキの際にカソード電極に流す電解電流は、ステンレス板3aよりも低比抵抗の銅板3bを流れる。この銅板3bは、クラッド材3としてステンレス板3aに金属接合したものであるため、セミアディティブ法におけるシード層よりも十分な板厚を確保することができる。このため、銅板3bには、高い電解電流を均一な電流密度分布で流すことができる。しかも、銅板3bの表面は絶縁体で被覆されているので、電解メッキの際に銅板3bの表面が無用に銅メッキされることもない。
このため、高い電解電流の通電による高速の電解メッキを可能として、メッキレジスト層3dと同じ膜厚の厚膜回路基板1を製造することができる。
また、メッキレジスト層3dや銅メッキ膜7の一部又は全部を不要な部分としてエッチング等により除去する必要がないので、材料のロスや製造工程を少なくして製造原価や製造コストを抑えることができる。
さらに、ステップS7の積層体剥離工程で積層体11を剥離した後のクラッド材3は、ステップS1のメッキレジスト層積層工程でステンレス板3aの表面3cにメッキレジスト層3dを積層形成するのに再利用してもよい。そのようにすれば、厚膜回路基板1の製造コストをより一層抑制することができる。
なお、ステップS9の第2絶縁体層積層工程は、製造する厚膜回路基板が、例えばフレキシブル配線基板等の厚膜導電パターンを絶縁体で被覆した回路基板でなく、厚膜導電パターンが露出している回路基板である場合は、省略しても良い。
本発明は、基板上に電解メッキ膜による厚膜導電パターンを積層して厚膜回路基板を製造する際に用いて極めて有用である。
1 厚膜回路基板
1a 厚膜導電パターン
1b,1d 絶縁層
1c 絶縁層(基板)
3 クラッド材(金属支持体)
3a ステンレス板(被メッキ金属板)
3b 銅板(通電用金属板)
3c ステンレス板表面(被メッキ金属板の表面)
3d メッキレジスト層
3e 開口
3f 絶縁材料
5 電解槽
5a 銅板
5b メッキ液
7 銅メッキ膜
9,13 絶縁体層
11 積層体
11a 剥離面
13 絶縁体層

Claims (3)

  1. 基板上に電解メッキ膜による厚膜導電パターンを積層した厚膜回路基板の製造方法であって、
    前記電解メッキ膜に対する剥離性を有する被メッキ金属板を、前記被メッキ金属板よりも比抵抗が低く表面が絶縁材料で被覆された通電用金属板に金属接合した金属支持体の、前記被メッキ金属板の表面に、前記厚膜導電パターンに対応する開口を有し前記被メッキ金属板に対する剥離性を有するメッキレジスト層を積層形成する第1工程と、
    前記メッキレジスト層を形成した前記金属支持体を電極に用いた電解メッキにより、前記開口に露出する前記被メッキ金属板の表面部分に前記電解メッキ膜を積層形成する第2工程と、
    前記金属支持体の前記被メッキ金属板の表面に積層された前記メッキレジスト層及び前記電解メッキ膜の表面に、前記基板とする絶縁体層を積層形成する第3工程と、
    前記メッキレジスト層及び前記電解メッキ膜と前記絶縁体層との積層体を、前記金属支持体の前記被メッキ金属板の表面から剥離する第4工程と、
    を含むことを特徴とする厚膜回路基板の製造方法。
  2. 前記積層体の前記被メッキ金属板からの剥離面に第2絶縁体層を積層形成する第5工程をさらに含むことを特徴とする請求項1記載の厚膜回路基板の製造方法。
  3. 前記第1工程において、前記第4工程で前記積層体を剥離した前記金属支持体の前記被メッキ金属板の表面cに、前記メッキレジスト層を積層形成することを特徴とする請求項1又は2記載の厚膜回路基板の製造方法。
JP2013102840A 2013-05-15 2013-05-15 厚膜回路基板の製造方法 Active JP6231773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013102840A JP6231773B2 (ja) 2013-05-15 2013-05-15 厚膜回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013102840A JP6231773B2 (ja) 2013-05-15 2013-05-15 厚膜回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014225493A JP2014225493A (ja) 2014-12-04
JP6231773B2 true JP6231773B2 (ja) 2017-11-15

Family

ID=52123983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013102840A Active JP6231773B2 (ja) 2013-05-15 2013-05-15 厚膜回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP6231773B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3165464B2 (ja) * 1991-07-23 2001-05-14 シャープ株式会社 フレキシブルプリント基板の製造方法
JPH10178271A (ja) * 1996-12-19 1998-06-30 Dainippon Printing Co Ltd 多層配線基板の製造方法および多層配線基板
JP2001230547A (ja) * 2000-02-15 2001-08-24 Ibiden Co Ltd 配線板の製造方法
JP3960302B2 (ja) * 2002-12-18 2007-08-15 Tdk株式会社 基板の製造方法
JP2006245213A (ja) * 2005-03-02 2006-09-14 Shinko Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JP2014225493A (ja) 2014-12-04

Similar Documents

Publication Publication Date Title
JP6377660B2 (ja) 多層プリント配線板の製造方法
TWI601245B (zh) A method of manufacturing a package substrate for mounting a semiconductor element
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
JP5830635B1 (ja) キャリア付き極薄銅箔、並びにこれを用いて作製された銅張積層板、プリント配線基板及びコアレス基板
JP5859155B1 (ja) 複合金属箔及びその製造方法並びにプリント配線板
JP5505828B2 (ja) 複合金属箔及びその製造方法
TWI516178B (zh) A composite metal layer to which a support metal foil is attached, a wiring board using the same, and a method for manufacturing the same, and a method of manufacturing the semiconductor package using the wiring board
TW201338649A (zh) 印刷配線板用銅箔及使用其之積層體、印刷配線板及電子零件
TWI357291B (ja)
WO2015029319A1 (ja) 配線基板及びその製造方法
JP6231773B2 (ja) 厚膜回路基板の製造方法
JP2011003562A (ja) プリント配線板とその製造方法
JP5407146B2 (ja) 多層プリント配線板及びその製造方法
JP5369950B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2016215458A (ja) ロール状積層基板の製造方法及び積層基板
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
JP2018011013A (ja) セミアディティブ法によりプリント回路基板を作成する方法
WO2012117533A1 (ja) 貫通穴めっき方法及びこれを用いて製造された基板
JP6288491B2 (ja) キャリア箔付き金属箔、樹脂付き金属箔及び金属箔張り積層体
TW201240544A (en) Through hole electroplating method and substrate manufactured using the same
KR20130104507A (ko) 연성인쇄회로기판 및 그의 제조 방법
JPWO2015107618A1 (ja) プリント配線板の製造方法
JP2012079767A (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP2009111311A (ja) 多層プリント配線板の製造方法、及び多層プリント配線板
JP2007235015A (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171020

R150 Certificate of patent or registration of utility model

Ref document number: 6231773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250