JP3927562B2 - コンデンサを内蔵した基板の製造方法 - Google Patents

コンデンサを内蔵した基板の製造方法 Download PDF

Info

Publication number
JP3927562B2
JP3927562B2 JP2004182453A JP2004182453A JP3927562B2 JP 3927562 B2 JP3927562 B2 JP 3927562B2 JP 2004182453 A JP2004182453 A JP 2004182453A JP 2004182453 A JP2004182453 A JP 2004182453A JP 3927562 B2 JP3927562 B2 JP 3927562B2
Authority
JP
Japan
Prior art keywords
substrate
capacitor
conductor pattern
transfer substrate
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004182453A
Other languages
English (en)
Other versions
JP2005039234A (ja
Inventor
隆 楫野
正美 佐々木
由美子 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004182453A priority Critical patent/JP3927562B2/ja
Publication of JP2005039234A publication Critical patent/JP2005039234A/ja
Application granted granted Critical
Publication of JP3927562B2 publication Critical patent/JP3927562B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、コンデンサを内蔵した基板の製造方法に係り、特に大容量でかつ信頼性の高い基板内蔵コンデンサを量産性よく製造する技術に関する。
携帯電話機やノートブックパソコンのような電子機器の小型・薄型化、多機能・高性能化の進展に伴い、これらに使用するプリント配線板を多層化し、基板内部にコンデンサやインダクタ、抵抗等の機能素子を内蔵させた各種の基板構造が提案されている。
例えば大容量のコンデンサは、従来、基板表面に表面実装部品として搭載されることが多かったが、近年の高密度実装化の要請から、基板内部への実装が望まれている。このような基板内蔵型のコンデンサを作るには、一般に、図6に示すように基板1の上にまず下部電極2を形成し(同図(a))、これに樹脂付き銅箔3をラミネートした後、樹脂付き銅箔表面の銅箔3aをウエットエッチングにより選択的に除去して上部電極3aを形成していた。
また、このような樹脂付き銅箔を使用して多層基板を製造する方法を開示するものとして下記特許文献がある。
特開平11−266080号公報
特開2001−177241号公報
ところで、従来の基板内蔵コンデンサの形成方法には、次のような問題があり、薄型大容量でかつ信頼性の高いコンデンサを基板内に作り込むことは困難であった。
まず、樹脂付き銅箔を使用した上記方法では、上部電極をエッチング法で形成するためにエッチング液が基板に残留しやすく、これにより基板の信頼性を低下させることがある点である。また、樹脂付き銅箔は、樹脂との密着性を確保するため、銅箔の少なくとも一面を粗面(凹凸)化してこの面に樹脂層を形成しているから、これにより薄い絶縁層を形成しようとすると容量の公差が大きくなり、また信頼性が低下する。絶縁層(樹脂層)を薄くするほど、かかる銅箔の凹凸の影響が無視できないものとなり、絶縁層厚がばらつき、また凸部への電界集中によって絶縁耐電圧が低下することとなるからである。このため、樹脂付き銅箔を使用する従来の工法では、大容量でかつ信頼性の高いコンデンサを形成することは難しかった。
さらに、電極を構成する銅が樹脂層へ拡散してマイグレーションが生じ、IR不良が生じる問題もある。特にコンデンサの高容量化のため樹脂層を薄くした場合には、絶縁劣化や短絡が生じやすくなり、この点でもコンデンサを大容量化すると同時にその品質・信頼性を確保することは容易ではない。
他方、前記特許文献は、いずれもこのような基板内コンデンサを作成する上での問題を解決する方法を提示するものではない。
そこで本発明の目的は、基板内部に薄く大容量でかつ信頼性の高いコンデンサを量産性よく作成することにある。
前記目的を達成して課題を解決するため、本発明に係る第一のコンデンサ内蔵基板の製造方法は、コンデンサの一方の電極となる第一の導体パターンを第一の転写用基板の表面に形成する工程と、該第一の導体パターンを覆うようにバリア層を形成する工程と、コンデンサの他方の電極となる第二の導体パターンを第二の転写用基板の表面に形成する工程と、該第二の導体パターンを覆うようにバリア層を形成する工程と、前記バリア層で覆われた第一の導体パターンおよび第二の導体パターンのうちのいずれか一方の上にさらに誘電体層を配する工程と、前記バリア層で覆われた第一の導体パターンと第二の導体パターンとが該誘電体層を介して対向するように、前記第一の転写用基板と第二の転写用基板とを重ねてプレスし、これによりコンデンサを備えた基板構成材を形成する工程と、該第一および第二の転写用基板を剥離する工程と、該転写用基板を剥離した各剥離面に存在するバリア層を除去する工程とを含む。
誘電体層を形成するには、樹脂にフィラーを混入して形成した誘電体シートを使用することが望ましい。かかる複合材料を使用すれば、高誘電率の誘電体層を備えた大容量のコンデンサを形成することが可能となるからである。また、このような誘電体シートを使用して誘電体層を形成する前記工程は、真空下で当該シートをラミネートすることにより行うことが好ましい。誘電体シートと絶縁材および導体パターンとの密着性を高め、それらの間の空気を排除してボイドの発生を抑制するためである。したがって、かかる真空ラミネートを行う工程での真空度は高い(より気圧の低い減圧状態)ほど望ましいが、完全な真空でなくてもボイド発生を抑制する効果は得られるから、本発明に云う真空とは、1×104Pa以下の減圧状態を含むものである。
かかる第の基板製造方法では、コンデンサの電極がバリア層で覆われるから、誘電体層内に導体パターンの金属がイオン化して拡散することを防ぐことができ、マイグレーションの発生を防止することが可能となる。特に、大容量のコンデンサを形成するため誘電体層を薄く形成した場合であっても、絶縁劣化や短絡事故が生じ難くなり、この点で基板の信頼性を向上させることが出来る。
さらに、本発明に係る第のコンデンサ内蔵基板の製造方法は、コンデンサの一方の電極となる第一の導体パターンを第一の転写用基板の表面に形成する工程と、該第一の導体パターンを覆うようにバリア層を形成する工程と、コンデンサの他方の電極となる第二の導体パターンを第二の転写用基板の表面に形成する工程と、該第二の導体パターンを覆うようにバリア層を形成する工程と、前記バリア層で覆われた第一の導体パターンおよび第二の導体パターンのうちのいずれか一方の上にさらに誘電体層を配する工程と、前記バリア層で覆われた第一の導体パターンと第二の導体パターンとが該誘電体層を介して対向するように、前記第一の転写用基板と第二の転写用基板とを重ねてプレスし、これによりコンデンサを備えた基板構成材を形成する工程と、該第一の転写用基板および第二の転写用基板のうちのいずれか一方を剥離する工程と、該転写用基板を剥離した剥離面に存在するバリア層を除去する工程と、該バリア層を除去した前記基板構成材を、プリプレグを介在させて別の基板構成材とプレスして一体化する工程と、前記第一の転写用基板および第二の転写用基板のうちの他方を剥離する工程と、該転写用基板を剥離した剥離面に存在するバリア層を除去する工程とを含む。
誘電体層を非常に薄くしてコンデンサを含む基板構成材を形成した場合には、それに応じて当該基板構成材の機械的な強度は低下せざるを得ず、製造工程での取り扱いが難しくなり勝ちである。これに対し、上記本発明の第の製造方法では、一方の転写用基板のみを剥離し、他方の転写用基板に当該コンデンサを含む基板構成材を支持させたまま別の基板構成材をプレスして一体化するから、極めて薄い誘電体層を備えたコンデンサを形成する場合であっても、当該コンデンサを含む基板構成材単独での取り扱いの困難性を回避することが出来る。したがって、このような薄い誘電体層を備えた大容量のコンデンサを含む基板の製造を容易に行うことができ、その量産性を向上させることが可能となる。
かかる第二の基板製造方法においても、誘電体層を配する工程を、樹脂にフィラーを混入して形成した誘電体シートを真空ラミネートすることにより行うことが望ましいことは前記第一の製造方法と同様である。
本発明によれば、基板内部に薄く大容量でかつ信頼性の高いコンデンサを量産性よく作成することが出来る。本発明の他の目的、特徴および利点は、以下の本発明の実施の形態および実施例の説明により明らかにする。
以下、添付図面の図1から図3を参照しつつ本発明の実施形態を説明する。尚、図中、同一の符号は、同一又は相当部分を示す。
図1A〜図1Bは、本発明の前提となる参考例に係るコンデンサ内蔵基板の製造方法を示す工程図である。同図に示すようにこの製造方法では、まず、転写用基板11にコンデンサの一方の電極となる導体パターン12を形成する(同図(a))。転写用基板11としては、例えばSUS板を使用することができ、この表面に例えばパターンめっき法により導体パターン12を形成する。
この導体パターン12を絶縁材13に対してプレスし(同図(b))、転写用基板11を剥離することにより導体パターン12が絶縁材13に埋設されるように転写する(同図(c))。絶縁材13としては、例えばガラスクロスにビニルベンジルエーテル化合物樹脂(VB)を含浸させたプリプレグを使用することが出来る。ビニルベンジルエーテル樹脂はSUS板との剥離性が良好であり、かかる樹脂プリプレグを使用すれば歩留が良好となる。
また、同様にして図1Bに示すようにコンデンサのもう一方の電極となる導体パターン22を転写用基板21に形成し(同図(a1))、この導体パターン22を上記転写法により埋設状態に別の絶縁材23に転写する(同図(b1))。
そして、電極導体12,22を転写形成したかかる絶縁材13,23のうちのいずれか一方の表面に誘電体層14aを形成する。誘電体層14aの形成は、誘電体材料14aをキャリアフィルム14bに支持したシート材14を真空ラミネートし(図1A(d))、キャリアフィルム14bを剥離する(同図(e))ことにより行う。真空下でラミネートすることで、誘電体層14aと電極導体12および絶縁層13との間の密着性を高め、それらの間の空気を排除してボイドの発生を防ぐことが出来る。
誘電体層14aを形成するシート材14としては、例えばPETフィルムの一面に、Bステージの樹脂層を形成し一体化したシート材を使用することが可能である。誘電体材料14aとしては、ビニルベンジルエーテル化合物樹脂(VB)に無機フィラー(高誘電率の材料粉末)を適宜混入して誘電率を向上させた複合材料を使用することが出来る。
キャリアフィルム14bの剥離後、電極導体22を転写したもう一方の絶縁材23を、導体埋設面を誘電体層14aに向けかつ電極12,22同士を位置合わせして前記絶縁材13に重ね、真空プレスしてこれらを一体化することによりコンデンサを形成する(同図(f)、(g))。尚、この工程もボイドの発生を防ぐため、真空下でプレスを行うことが望ましい。以降は、公知の手法、例えばプリプレグを接着シートとして基板材料を適宜積層していくことでコンデンサを内蔵した多層基板を形成することが可能である。
〔第の実施形態〕 図2A〜2Cは、本発明の第の実施形態に係るコンデンサ内蔵基板の製造方法を示す工程図である。図に示すようにこの製造方法では、まず、転写用基板31(例えばSUS板)にコンデンサの一方の電極となる導体パターン32を例えばパターンめっき法により形成し(同図(a))、導体パターン32を覆うようにバリア層33を設ける(同図(b))。バリア層33を設けるのは、後の工程で形成する誘電体層34aの中に導体パターン32(コンデンサ電極)を構成する金属が拡散して絶縁不良を起すことを防止するためである。
バリア層33の形成は、例えばスパッタや蒸着法等の薄膜工法を使用して行うことが出来る。また、バリア層を形成する材料としては、例えばTi、TiN、Ta、TaN、Cr、Ni、W、Mo等を用いることが出来る。さらに図2Bに示すように、図2A(a)〜(b)と同様にして、コンデンサの他方の電極となる導体パターン42を転写用基板41の上に形成し(同図(a1))、誘電体層への金属拡散を防ぐためにこの導体パターン42に対してもバリア層43を設けておく(同図(a2))。
バリア層33の形成後、その上に誘電体層34aを形成する。この誘電体層34aの形成方法は、前記参考例で説明したのと同様であり、誘電体材料34a(例えばビニルベンジルエーテルにフィラーを混入した複合材料)をキャリアフィルム34bに支持したシート材34を真空ラミネートし(図2A(c))、キャリアフィルム34bを剥離する(同図(d))ことにより行えば良い。
そして、転写用基板31,41の上に形成したバリア層33,43を備える両導体パターン32,42を対向させるように配置し(図2C(e))、両転写用基板31,41を位置合わせした後、重ね合わせて誘電体層34aに他方の導体パターン42をプレスして一体化し、コンデンサを形成する(同図(f))。
その後、両転写用基板31,41を剥離し(同図(g))、電極配置領域以外の領域に残ったバリア層33a,43aを除去する(同図(h))。この余分なバリア層33a,43aの除去は、例えばドライエッチングにより行えば良い。以降は、前記参考例と同様に、例えばプリプレグを接着シートとして基板材料を適宜積層していくことでコンデンサを内蔵した多層基板を形成する。
〔第の実施形態〕 図3は、本発明の第の実施形態に係るコンデンサ内蔵基板の製造方法を示す工程図である。図に示すようにこの製造方法は、前記第の実施形態(図2A(a)〜図2C(f))と同様にして、バリア層53で覆われた導体パターン52(コンデンサの一方の電極)と誘電体層54aとを表面に形成した転写用基板51と、コンデンサの他方の電極を構成する導体パターン62をバリア層63とともに表面に形成した転写用基板61とをプレスしてコンデンサを形成する(図3(a))。
その後、本実施形態では、一方の転写用基板61だけを剥離することとし(図3(b))、コンデンサを含む誘電体層54aを他方の転写用基板51の上に支持したままとする。これは、以降の基板積層工程を容易に実施できるようにするためである。特に大容量のコンデンサを形成するため誘電体層54aをきわめて薄く形成する場合には、当該誘電体層54aの機械的強度が低下し、その取り扱いが難しくなる。これに対し、本実施形態の方法によれば、誘電体層54aが転写用基板51に支持されているから、取り扱いが容易となり、生産性を向上させることが出来る。このために転写用基板の厚さは20μm以上が好ましく、50μm以上がさらに好ましい。材質は金属が好ましく、ステンレスが剛性、また転写時の剥離性を考慮すると最も好ましい。転写用基板上の導体パターン形成には、量産性および精度を考慮するとパターンめっき法が最も好ましいが、この場合、転写用基板に導電性を有する材質を用いると、シード層(下地導体層)形成工程が省略できるので好ましい。
一方の転写用基板61を剥離した後、前記第一実施形態と同様にして余分なバリア層63aを除去し(同図(c))、その上に接着シート71(例えばガラスクロスにビニルベンジルエーテル化合物樹脂を含浸させたプリプレグ)を介在させて基板72をプレスし積層する(同図(d))。その後、他方の転写用基板51を剥離し(同図(e))、余分なバリア層53aを除去すれば良い(同図(f))。
以下、本発明の実施例を説明する。
〔参考例〕
前記参考例に係る方法に基づいて次のようにコンデンサを作成した。
転写用基板11,21として厚さ0.1mmのSUS304TA材を使用し、このSUS板上に電極(導体パターン12,22)をパターンめっき法により形成した。電極のサイズは、縦3mm、横4mm、厚さ20μmである。絶縁層13,23には、厚さ150μmのビニルベンジルエーテル化合物樹脂製のガラスクロス入りプリプレグを使用した。また、誘電体層14aを形成するため、ビニルベンジルエーテル化合物樹脂(VB)にBaO、TiO2およびNd23からなる誘電体粉末を混入した複合材料を支持したPETフィルム14を使用し、これを真空ラミネータにより絶縁材13に真空ラミネートした。PETフィルム14の厚さは50μmである。また、複合材料における誘電体粉末の混入量は、体積パーセントにしてVB樹脂に対し誘電体粉末が40vol%である。誘電体層14aの膜厚として、10μmと20μmの2種類のものを作成した。
一方、比較対照として、前記PETフィルム14(誘電体材料14a)を真空ラミネートすることなく高圧ラミネートしたものと、低圧ラミネートしたものとを作成した。高圧ラミネートは、ラミネータのゴムローラ間の圧力を通常より高く、また低圧ラミネートはゴムローラ間の圧力を低く設定することによりラミネートを行ったものである。尚、これら高圧および低圧ラミネートに係る対照例についても、誘電体層14aの膜厚が10μmと20μmの2種類のものをそれぞれ作成した。
PETフィルム剥離後、前記参考例の基板、高圧ラミネートにより形成した基板、並びに低圧ラミネートにより形成した基板について、PETフィルム14を剥離した各剥離面(誘電体層14aの表面)を顕微鏡で観察した。その結果、高圧ラミネートしたものでは、数十μmの大きなボイドが多数発生しているのが観察された。また、低圧ラミネートしたものでは、小さなボイドが散見された。これに対し、真空ラミネートした参考例の基板では、ボイドは観察されなかった。このように常圧下でラミネートした場合には、高圧ラミネートするほど誘電体層にピンホールが発生し易くなり、これが耐圧を低下させる原因ともなっている。
また、これらのコンデンサの耐圧(絶縁耐電圧)を測定する試験と、耐湿負荷試験とを行った。耐湿負荷試験は、温度85℃、湿度85%の環境下でコンデンサに電圧10Vを印加した。各試験結果は、図4A〜4C並びに図5A〜5Bにそれぞれ示すとおりである。これらの図においては、前記高圧ラミネートしたものを「転写1」、低圧ラミネートしたものを「転写2」、真空ラミネートした参考例のものを「真空ラミネート」、バリア層を設けかつ真空ラミネートした実施例(これについては後に述べる)のものを「真空ラミネート+バリアメタル」として示してある。
図4A〜4Cから明らかなように、真空ラミネートした参考例のコンデンサ(図4C)は、膜厚10μmのもの並びに20μmのもの共にばらつきが少なく、良好な耐圧性が得られることがわかる。また、耐湿負荷試験結果を示す図5A〜5Bから明らかなように、参考例および後述の実施例の方法により作成したコンデンサでは、長時間経過しても良品率の割合が低下せず、絶縁不良が生じ難いことがわかる。
前記第の実施形態に係る方法に基づいて次のようにコンデンサ内蔵基板を作成した(実施例と称する)。
転写用基板31,41として厚さ0.1mmのSUS304TA材を使用し、このSUS板上にピロリン酸銅めっきによって厚さ2μmの電極パターン32,42を形成した。電極のサイズは、前記参考例と同一である。チタンからなるバリア層33,43を厚さ0.1μmにスパッタリングで形成した。誘電体層34aの形成は、前記参考例と同一の複合材料を使用し、真空ラミネートにより行った。余分なバリアメタル(バリア層)33a,43aの除去(図2C(g)〜(h))は、CF4によるドライエッチングで行った。耐湿負荷試験の結果は、前記図5A〜5Bに基づいて説明したとおりである。
以上、本発明の実施の形態並びに実施例について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者にとって明らかである。
(a)から(g)は、前提となる参考例に係るコンデンサ内蔵基板の製造方法の工程を順に示す断面図である。 (a1)から(b1)は、前記参考例に係るコンデンサ内蔵基板の製造方法の工程を順に示す断面図である。 (a)から(d)は、本発明の第の実施形態に係るコンデンサ内蔵基板の製造方法の工程を順に示す断面図である。 (a1)から(b1)は、本発明の第の実施形態に係るコンデンサ内蔵基板の製造方法の工程を順に示す断面図である。 (e)から(h)は、本発明の第の実施形態に係るコンデンサ内蔵基板の製造方法の工程を順に示す断面図である。 (a)から(f)は、本発明の第の実施形態に係るコンデンサ内蔵基板の製造方法の工程を順に示す断面図である。 高圧ラミネートした比較対照例に係るコンデンサの耐圧試験結果を示す線図であり、(a)は誘電体層の膜厚を10μmとした場合、(b)は20μmとした場合である。 低圧ラミネートした比較対照例に係るコンデンサの耐圧試験結果を示す線図であり、(a)は誘電体層の膜厚を10μmとした場合、(b)は20μmとした場合である。 参考例に係るコンデンサの耐圧試験結果を示す線図であり、(a)は誘電体層の膜厚を10μmとした場合、(b)は20μmとした場合である。 参考例(真空ラミネート)及び実施例(真空ラミネート+バリアメタル)に係るコンデンサの耐湿負荷試験の結果を、比較対照例に係るコンデンサ(転写1:誘電体層を高圧ラミネートした場合と、転写2:低圧ラミネートした場合)とともに示す線図である(誘電体層が10μmの場合)。 参考例(真空ラミネート)及び実施例(真空ラミネート+バリアメタル)に係るコンデンサの耐湿負荷試験の結果を、比較対照例に係るコンデンサ(転写1:誘電体層を高圧ラミネートした場合と、転写2:低圧ラミネートした場合)とともに示す線図である(誘電体層が20μmの場合)。 (a)から(c)は、従来のコンデンサ内蔵基板の製造方法における工程を順に示す断面図である。
符号の説明
11,21,31,41,51,61 転写用基板
12,22,32,42,52,62 導体パターン(コンデンサ電極)
13,23 絶縁材
14 誘電体材料を備えたシート
14a,34a,54a 誘電体層
14b,34b キャリアフィルム
33,43,53,63 バリア層
71 接着シート(プリプレグ)
72 基板

Claims (3)

  1. コンデンサの一方の電極となる第一の導体パターンを第一の転写用基板の表面に形成する工程と、
    該第一の導体パターンを覆うようにバリア層を形成する工程と、
    コンデンサの他方の電極となる第二の導体パターンを第二の転写用基板の表面に形成する工程と、
    該第二の導体パターンを覆うようにバリア層を形成する工程と、
    前記バリア層で覆われた第一の導体パターンおよび第二の導体パターンのうちのいずれか一方の上にさらに誘電体層を配する工程と、
    前記バリア層で覆われた第一の導体パターンと第二の導体パターンとが該誘電体層を介して対向するように、前記第一の転写用基板と第二の転写用基板とを重ねてプレスし、これによりコンデンサを備えた基板構成材を形成する工程と、
    該第一および第二の転写用基板を剥離する工程と、
    該転写用基板を剥離した各剥離面に存在するバリア層を除去する工程と、
    を含むことを特徴とするコンデンサ内蔵基板の製造方法。
  2. コンデンサの一方の電極となる第一の導体パターンを第一の転写用基板の表面に形成する工程と、
    該第一の導体パターンを覆うようにバリア層を形成する工程と、
    コンデンサの他方の電極となる第二の導体パターンを第二の転写用基板の表面に形成する工程と、
    該第二の導体パターンを覆うようにバリア層を形成する工程と、
    前記バリア層で覆われた第一の導体パターンおよび第二の導体パターンのうちのいずれか一方の上にさらに誘電体層を配する工程と、
    前記バリア層で覆われた第一の導体パターンと第二の導体パターンとが該誘電体層を介して対向するように、前記第一の転写用基板と第二の転写用基板とを重ねてプレスし、これによりコンデンサを備えた基板構成材を形成する工程と、
    該第一の転写用基板および第二の転写用基板のうちのいずれか一方を剥離する工程と、
    該転写用基板を剥離した剥離面に存在するバリア層を除去する工程と、
    該バリア層を除去した前記基板構成材を、プリプレグを介在させて別の基板構成材とプレスして一体化する工程と、
    前記第一の転写用基板および第二の転写用基板のうちの他方を剥離する工程と、
    該転写用基板を剥離した剥離面に存在するバリア層を除去する工程と
    を含むことを特徴とするコンデンサ内蔵基板の製造方法。
  3. 前記誘電体層を配する工程を、樹脂にフィラーを混入して形成した誘電体シートを真空ラミネートすることにより行う
    請求項1または2に記載のコンデンサ内蔵基板の製造方法。
JP2004182453A 2003-06-27 2004-06-21 コンデンサを内蔵した基板の製造方法 Active JP3927562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004182453A JP3927562B2 (ja) 2003-06-27 2004-06-21 コンデンサを内蔵した基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003185950 2003-06-27
JP2004182453A JP3927562B2 (ja) 2003-06-27 2004-06-21 コンデンサを内蔵した基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007018579A Division JP2007123940A (ja) 2003-06-27 2007-01-29 コンデンサを内蔵した基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005039234A JP2005039234A (ja) 2005-02-10
JP3927562B2 true JP3927562B2 (ja) 2007-06-13

Family

ID=34220422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182453A Active JP3927562B2 (ja) 2003-06-27 2004-06-21 コンデンサを内蔵した基板の製造方法

Country Status (1)

Country Link
JP (1) JP3927562B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893359B2 (en) 2005-09-19 2011-02-22 Industrial Technology Research Institute Embedded capacitor core having a multiple-layer structure
KR100735339B1 (ko) 2006-12-29 2007-07-04 삼성전기주식회사 박막 캐패시터 내장형 배선 기판의 제조방법
JP2009049054A (ja) * 2007-08-14 2009-03-05 Enrei Yu プリント回路板埋め込み式コンデンサの構造
KR100881695B1 (ko) 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100955948B1 (ko) * 2007-12-21 2010-05-03 삼성전기주식회사 다중대역 송신단 모듈 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2005039234A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
US7733626B2 (en) Passive device structure
WO2006016589A1 (ja) 誘電層構成材料の製造方法及びその製造方法で得られた誘電層構成材料、誘電層構成材料を用いてキャパシタ回路形成部材を製造する方法及びその製造方法で得られたキャパシタ回路形成部材及び、該誘電層構成材料又は/及びキャパシタ回路形成部材を用いて得られる多層プリント配線板。
KR20040002664A (ko) 인쇄 배선판 및 그 제조방법 및 반도체 장치
TW200920196A (en) Wiring substrate and method of manufacturing the same
JP3199664B2 (ja) 多層配線基板の製造方法
WO2017085849A1 (ja) 誘電体層を有するプリント配線板の製造方法
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
JP2007123940A (ja) コンデンサを内蔵した基板およびその製造方法
JP3927562B2 (ja) コンデンサを内蔵した基板の製造方法
JP2006222182A (ja) リジッドフレキシブル基板
US20010013388A1 (en) Laminated ceramic electronic part and method for manufacturing thesame
JP2007194310A (ja) 固体電解コンデンサおよびその製造方法
JP3960302B2 (ja) 基板の製造方法
JPH0786743A (ja) 多層セラミック基板の製造方法
JPH11251703A (ja) 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
KR20040036779A (ko) 캐패시터 내장형 인쇄 회로 기판 제조 방법
JP2002176266A (ja) プリント配線板およびその製造方法
JP2000183526A (ja) 多層配線基板およびその製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP2007081274A (ja) フレキシブル回路用基板
JP2002299802A (ja) フレキシブルプリント配線板およびその製造方法
JPH08279438A (ja) セラミック積層電子部品の製造方法
JP4479074B2 (ja) 積層型セラミック電子部品の製造方法および製造装置、積層型セラミック電子部品、ならびにセラミックグリーンシート
JPH1065341A (ja) 多層セラミック基板の製造方法
JP4492071B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070302

R150 Certificate of patent or registration of utility model

Ref document number: 3927562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7