KR100735339B1 - 박막 캐패시터 내장형 배선 기판의 제조방법 - Google Patents

박막 캐패시터 내장형 배선 기판의 제조방법 Download PDF

Info

Publication number
KR100735339B1
KR100735339B1 KR1020060137585A KR20060137585A KR100735339B1 KR 100735339 B1 KR100735339 B1 KR 100735339B1 KR 1020060137585 A KR1020060137585 A KR 1020060137585A KR 20060137585 A KR20060137585 A KR 20060137585A KR 100735339 B1 KR100735339 B1 KR 100735339B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
film capacitor
layer
wiring board
Prior art date
Application number
KR1020060137585A
Other languages
English (en)
Inventor
이인형
정율교
김배균
이승은
이정원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060137585A priority Critical patent/KR100735339B1/ko
Application granted granted Critical
Publication of KR100735339B1 publication Critical patent/KR100735339B1/ko
Priority to US12/000,125 priority patent/US7845073B2/en
Priority to JP2007321378A priority patent/JP4629088B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0528—Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0537—Transfer of pre-fabricated insulating pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 제1 기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 유전체막을 형성하는 단계와, 상기 유전체막 상에 제1 전극층을 형성하는 단계와, 상기 제1 전극층이 제2 기판 상면에 접합되도록 상기 제1 기판을 상기 제2 기판 상에 배치하는 단계와, 상기 제1 기판을 통해 상기 희생층에 레이저 빔을 조사하여 상기 희생층을 분해시키는 단계와, 상기 제2 기판으로부터 상기 제1 기판을 분리하는 단계와, 상기 유전체막 상에 제2 전극층을 형성하는 단계를 포함하는 박막 캐패시터 내장형 배선기판 제조방법을 제공한다.
레이저 리프트 오프(laser lift off), 유전체막(dielectric film), 박막 커패시터(thin film capacitor), 인쇄회로기판(printed circuit board: PCB)

Description

박막 캐패시터 내장형 배선 기판의 제조방법{METHOD FOR MANUFACTURING CIRCUIT BOARD EMBEDDING THIN FILM CAPACITOR}
도1a 내지 도1c은 본 발명의 일 실시형태에 따른 박막 캐패시터 내장형 배선 기판의 제조방법에 채용되는 박막 캐패시터용 피전사구조물 형성공정을 설명하기 위한 각 공정별 단면도이다.
도2a 내지 도2d는 본 발명의 일 실시형태에 따른 박막 캐패시터 내장형 배선 기판의 제조방법 중 전사과정 및 박막 캐패시터 형성과정을 설명하기 위한 각 공정별 단면도이다.
도3은 희생층 없는 레이저 리프트 오프공정에 의해 얻어진 유전체막을 나타낸다.
도4은 본 발명의 일 실시예에 따라 제조된 박막캐패시터용 피전사 구조물을 나타낸다.
<도면의 주요부분에 대한 부호설명>
11: 제1 기판 12: 희생층
14: 유전체막 16: 제1 전극층
21: 제2 기판 23: 접착층
26: 제2 전극층
본 발명은 인쇄회로기판과 같은 배선기판의 제조방법에 관한 것으로, 보다 상세하게는, 레이저 리프트 오프공정을 이용하여 박막 커패시터를 구현하는 박막 캐패시터 내장형 배선기판에 관한 것이다.
전자기기의 소형, 경량화, 고속화, 고주파화가 진행되면서 고밀도화에 대한 전 방위적 요구가 증가되어 왔다. 이를 현실에 반영하기 위하여, 수동 및/또는 능동 소자를 기판 속에 집적하여 효율을 높이고자 하는 기술들에 대한 연구가 활발히 진행되고 있다.
이와 관련하여, 전자기기의 소형화를 이루기 위해 인쇄회로기판(Pringted Circuit Board: PCB) 표면에 실장되는 저항, 커패시터, 인덕터와 같은 많은 수동 소자를 PCB 기판 내로 내장하는 연구도 진행되고 있다. 수동 소자 중 커패시터는 약 60% 정도를 차지하며, 다른 수동 소자들에 비해 많은 비중을 차지하므로 내장형(임베디드) 커패시터에 대한 관심이 높아지고 있다. 이와 같이, 그 표면에 실장되는 커패시터를 PCB 내로 내장함으로써 40% 정도 가량의 사이즈 축소의 효과를 얻을 수 있을 뿐 아니라, 고주파에서의 낮은 임피던스 (<10 pH)로 인해 고주파에서의 전기적 특성 향상 효과를 얻을 수 있다.
이러한 내장형 커패시터는 일반적으로 2개의 동박(전도층)과 그 사이의 프리플래그인 절연층을 포함하여 구성된다. 일 예로서, 미국등록특허 5,261,153호에는 전도성 호일 사이에 경화되지 않은 유전 시트를 넣고 적층 공정을 통하여 커패시터 내장형 인쇄회로기판 제조하는 기술을 제시하고 있다. 또한, 미국등록특허 6,541,137호에는 유전체를 이용한 고온 박막 내장형 커패시터를 제시하고 있으며, 구체적으로 고온 열처리(400 ~ 800℃)로 인한 전도층의 산화를 방지하기 위해 배리어층을 형성함을 제시하고 있다.
이와 같이, 박막 커패시터의 유전체막은 높은 유전율을 갖기 위해서는 결정화를 위한 고온의 열처리공정이 요구된다.
하지만, 종래 PCB에 내장되는 커패시터의 경우, 각 절연층의 주재는 고분자이므로, 400~800℃ 정도의 고온에서 열처리 공정은 기판의 변형을 유발하기 때문에 실제 적용될 수 없다.
또한, 동박 상에 유전체막을 증착하고 열처리하는 과정에서, 동박이 쉽게 산화되는 문제가 있다. 이 경우에, 산화된 계면의 영향으로 캐패시터의 원하는 특성이 크게 저하될 수 있다.
이와 같은 문제로 인해, 고온 열처리를 요구하는 유전체막을 갖는 내장형 커 패시터를 인쇄회로기판과 같은 다층배선기판에 유익하게 적용할 수 있는 공정 개발이 절실히 요청되고 있는 실정이다.
상기한 종래 기술의 문제를 해결하기 위해서, 본 발명의 일 목적은, 레이저 리프트 오프공정을 이용한 전사공정을 개선함으로써 박막 캐패시터를 위한 유전체막의 손상을 최소화할 수 있는 박막 캐패시터 내장형 다층배선기판을 제공하는데 있다.
상기한 기술적 과제를 해결하기 위해서, 본 발명은
제1 기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 유전체막을 형성하는 단계와, 상기 유전체막 상에 제1 전극층을 형성하는 단계와, 상기 제1 전극층이 제2 기판 상면에 접합되도록 상기 제1 기판을 상기 제2 기판 상에 배치하는 단계와, 상기 제1 기판을 통해 상기 희생층에 레이저 빔을 조사하여 상기 희생층을 분해시키는 단계와, 상기 제2 기판으로부터 상기 제1 기판을 분리하는 단계와, 상기 유전체막 상에 제2 전극층을 형성하는 단계를 포함하는 박막 캐패시터 내장형 배선기판 제조방법을 제공한다.
바람직하게, 상기 희생층은, 상기 제1 기판 물질의 에너지 밴드갭보다 낮은 에너지 밴드갭을 갖는 물질로 이루어질 수 있다.
상기 희생층으로는, 인듐 주석 산화물(ITO), LaxSr1 - xCoO3(LSCO), LaxPb1 -xCoO3(LPCO), PbO 및 GaN로 구성된 그룹으로부터 선택된 물질이 사용될 수 있다.
바람직하게, 상기 기판은 상기 레이저 빔의 파장에 해당하는 에너지보다 큰 밴드갭을 갖는 물질로 이루어질 수 있다.
상기 기판으로는, 사파이어(sapphire), 석영(quartz), 유리(Glass), 산화마그네슘(MgO), 란탄 알루미네이트(LaAlO3), 용융 실리카(fused silica), 지르코니아로 구성된 그룹으로부터 선택된 물질로 이루어진 기판이 사용될 수 있다.
상기 유전체막으로는, 고유전율을 갖는 강유전체막이 사용될 수 있다. 예를 들어, 납 지르코늄 티타네이트(PZT), 납 란타늄 지르코늄 티타네이트(PLZT), 바륨 티타네이트(BT), 스트론티늄 비스무스 탄탈레이트(SBT), 비스무스 란탄 티타네이트(BLT), 납 마그네슘 니오베이트-납 티타네이트(PMN-PT) 또는 납 아연 니오베이트-납 티타네이트(PZN-PT)일 수 있다.
상기 제1 및 제2 전극층은, Au, Ag, Ni, Cu, Al, Pt, Ti, Ir, IrO2, Ru, RuO2 중로 구성된 그룹으로부터 선택된 물질로 이루어질 수 있다. 이러한 제1 및 제 2 전극층은, PVD, CVD, ALD, 스크린 인쇄법, 도금법 및 잉크젯 인쇄법으로 구성된 그룹으로부터 선택된 하나의 방법을 이용하여 형성될 수 있다.
필요에 따라, 상기 제2 기판으로부터 상기 제1 기판을 분리하는 단계 후에, 상기 유전체막 상에 잔류한 상기 희생층 물질이 제거되도록 상기 유전체막의 표면을 세척하는 단계를 더 포함할 수 있다.
상기 제1 기판을 상기 제2 기판 상에 배치하는 단계에서는, 상기 제1 전극층과 기판의 접합을 위해서 별도의 접합물질이 이용될 수 있다. 즉, 본 단계는, 상기 제1 기판의 제1 전극층 및 상기 제2 기판 상면 중 적어도 일면에 접합물질을 적용하는 단계와, 상기 접합물질을 이용하여 상기 제1 기판의 제1 전극층을 상기 제2 기판 상에 접합시키는 단계로 구현될 수 있다. 상기 접합물질로는 고분자 물질인 접합수지를 사용할 수 있다.
필요한 캐패시터 영역의 설계에 따라, 상기 제1 및 제2 전극층 중 적어도 하나는 소정의 패턴을 갖도록 형성될 수 있다.
필요에 따라, 상기 유전체막을 형성하는 단계와, 상기 제1 전극층을 형성하는 단계 사이에 배리어층을 형성하는 단계를 더 포함할 수 있다. 이 경우에, 상기 배리어층으로는 Ti, Cr, Al 또는 그 합금이거나 TiN 또는 TaN와 같은 물질일 수 있다.
다층배선기판의 구현을 위해서, 상기 제2 전극층을 형성하는 단계 후에, 상기 제2 전극층 상에 도전라인 및/또는 도전성 비아홀을 갖는 적어도 하나의 절연층을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.
도1a 내지 도1c은 본 발명의 일 실시형태에 따른 박막 캐패시터 내장형 배선 기판의 제조방법에 채용되는 박막 캐패시터용 피전사구조물 형성공정을 설명하기 위한 각 공정별 단면도이다.
도1a에 도시된 바와 같이, 본 방법은 제1 기판(11) 상에 희생층(12)을 형성하는 단계로 시작된다.
상기 "희생층(12)"은 사용될 레이저에 의해 부가되는 에너지에 의해 분해가능한 물질로 구성된 층을 말하며, 후속공정에서 레이저는 상기 제1 기판(11)을 투과하여 희생층을 분해시킬 것이다.
이러한 희생층(12)의 선택적인 제거를 위해서, 레이저의 에너지를 희생층(12) 위치에 집중시키는 초점 조정방식이 채용될 수 있으나, 바람직하게는, 사용될 레이저 빔의 파장에 따라 상기 제1 기판(11) 및 희생층(12)의 물질을 적절히 선택하는 것이 바람직하다.
즉, 상기 제1 기판(11)은 레이저가 투과될 수 있도록, 상기 레이저 빔의 파장에 해당하는 에너지보다 큰 밴드갭을 갖는 물질로 이루어질 수 있다. 이러한 제1 기판(11)으로는 바람직하게, 투명기판을 사용할 수 있다. 상기 투명 기판(11)으로는, 사파이어(sapphire), 석영(quartz), 유리(glass), 산화마그네슘(MgO), 란탄 알루미네이트(LaAlO3), 용융 실리카, 지로코니아 중 선택된 하나의 기판일 수 있다.
또한, 상기 희생층(12)은, 상기 제1 기판(11)의 물질의 에너지 밴드갭보다 낮은 에너지 밴드갭을 갖는 물질로 이루어진 것이 바람직하다. 이러한 희생층(12)으로는, 인듐 주석 산화물(ITO), LaxSr1 - xCoO3(LSCO), LaxPb1 - xCoO3(LPCO), PbO 또는 GaN이 사용될 수 있다.
이어, 도1b에 도시된 바와 같이, 상기 희생층(12) 상에 원하는 유전체막(14)을 형성한다.
본 공정에서 채용되는 제1 기판은 전사할 영역을 제공하는 기판물질(예, PCB)보다 열적 내구성이 강한 물질로 채용될 수 있으므로, 유전특성 개선을 위한 고온의 열처리공정을 수반하거나, 고온의 성막공정을 유익하게 채용될 수 있다. 예를 들어, 상기 유전체막(14)은, 금속유기 전구체(metal organic precursor)를 이용하여 통상의 졸겔(sol-gel)법으로 형성한 후에 고온의 열처리가 적용되는 공정이 사용될 수 있으며, 고온의 물리적 증착 및 화학적 증착공정도 유용하게 채용될 수 있다.
상기 유전체막(14)은 납 지르코늄 티타네이트(PZT), 납 란타늄 지르코늄 티타네이트(PLZT), 바륨 티타네이트(BT), 스트론티늄 비스무스 탄탈레이트(SBT), 비스무스 란탄 티타네이트(BLT), 납 마그네슘 니오베이트-납 티타네이트(PMN-PT) 또는 납 아연 니오베이트-납 티타네이트(PZN-PT)일 수 있다.
이어, 도1c에 도시된 바와 같이, 상기 유전체막(14) 상에 박막 커패시터의 전극을 이루는 제1 전극층(16)을 형성한다. 이러한 제1 전극층(16)은 전기적 전도성을 갖는 금속 또는 산화물일 수 있다. 예를 들어, Au, Ag, Ni, Cu, Al, Pt, Ti,Ir, IrO2, Ru 또는 RuO2가 사용될 수 있다. 상기 제1 전도층(16)은 공지된 PVD, CVD, ALD, 스크린 인쇄법, 도금법, 잉크젯 인쇄법 등을 이용하여 형성될 수 있다.바람직하게는 스퍼터링과 전자빔증발법 등과 같은 PVD법을 이용하여 형성될 수 있다. 제1 전극층은 필요에 따라 원하는 패턴을 갖도록 형성될 수 있다. 이러한 패터닝 공정을 통해 필요한 캐패시터 영역을 정의할 수 있다.
또한, 상기 유전체막(14)과 제1 전극층(16) 사이의 접착성을 개선하거나 금속전도층의 확산 및 산화를 방지하기 위하여, 그들 사이에 배리어층(미도시)을 추가적으로 형성할 수도 있다. 이러한 배리어층으로는 Ti, Cr, Al, Ta 또는 그 합금이거나 TaN, TiN과 같은 물질이 사용될 수 있다.
이와 같은 공정을 통해 얻어진 박막 캐패시터를 위한 피전사구조물은 레이저 리프트 오프공정을 이용한 박막 캐패시터 공정을 통해 원하는 영역에 전사될 수 있다.
도2a 내지 도2d는 본 발명의 일 실시형태에 따른 박막 캐패시터 내장형 배선 기판의 제조방법 중 전사과정 및 박막 캐패시터 형성과정을 설명하기 위한 각 공정별 단면도이다.
우선, 도2a에 도시된 바와 같이, 전사영역, 즉 캐패시터 형성영역을 갖는 제2 기판(21)을 마련한다. 상기 제2 기판(21)은 고분자 수지로 이루어진 기판으로서, 대표적으로 인쇄회로기판(PCB)제조공정에서 사용되는 CCL(copper clad layer)과 같은 코어 또는 추가된 절연층일 수 있다. 상기 제2 기판(21) 상에는 도1c에서 제조된 피전사구조물이 부착될 전사영역 상에 접착층(23)을 형성할 수 있다. 물론, 이와 달리, 상기 접착층은 피전사구조물의 접착면을 제공하는 제1 전극층(16) 표면에 형성될 수 있으며, 상기 제2 기판(21) 및 상기 제1 전극층(16) 모두에 형성될 수 있다. 이러한 접착층(23)은 고분자 수지로 이루어진 통상의 경화성 재료일 수 있다.
이어, 도2b와 같이, 상기 제1 전극층(16)이 상기 제2 기판(21) 상면에 접합되도록 상기 제1 기판(11)을 상기 제2 기판(21) 상에 배치한다.
여기서, 도2b에 도시된 피전사 구조물은 도1a 내지 도1c의 공정에 의해 제조된 형태로 이해될 수 있다. 즉, 상기 피전사 구조물은 투명 기판과 같은 제1 기 판(11)에 형성된 희생층(12), 유전체막(14) 및 제1 전극층(16)을 포함한다. 본 실시형태에서는, 접착층(23)을 이용하여 제1 전극층(16)과 상기 제2 기판(21)을 접합시키는 형태를 예시하였으나, 가열 압착과 같은 다른 공지된 접합기술을 사용할 수 있다.
다음으로, 도2c와 같이, 상기 제1 기판(11)을 통해 레이저 빔(L)을 조사하여 상기 희생층(12)을 분해하는 공정을 실시한다.
조사된 레이저 빔(L)은 상기 제1 기판(11)과 유전체막(14) 사이의 상기 희생층(16)에서 흡수되어 그 희생층(16)에서 국부적인 온도상승을 발생시키고, 이로 인해 희생층(16)물질을 분해시킬 수 있다. 본 공정에서는, 에너지가 집중되어 분해될 희생층(16)을 채용함으로써 유전체막(14)에 대한 손상을 최소화하면서 상기 유전체막(14)을 제1 기판(11)으로부터 분리시킬 수 있다.
본 발명에서 제안된 희생층(12)이 존재하지 않는 경우에는 유전체막(14)과의 계면에 에너지가 집중되어 열분해되므로, 도3에 도시된 바와 같이, 유전체막(14)의 손상영역이 존재할 수 있다. 레이저 빔의 출력 및 조사방식을 조절함으로써 손상영역을 감소시킬 수 있으나, 약 수십㎚ 또는 100㎚의 손상영역이 불가피하게 발생된다. 이러한 영역은 낮은 유전율을 가지므로, 전체 캐패시터의 용량이 낮아지게 하는 문제가 있다. 따라서, 정밀한 용량을 구현하기 위한 유전체막(14) 설계가 어려워지는 문제가 있다.
이러한 문제를 해결하기 위해서, 본 발명에서는 분리될 계면에서 희생층(12) 을 배치하고 그 희생층(12)을 레이저 빔(L)에 의해 제거하여 제1 기판(11)을 분리시킴으로써 유전체막(14)의 손상없이 레이저 리프트 오프공정을 이용한 전사방안을 제공한다. 도4은 본 발명에 따라 제조된 박막캐패시터용 피전사 구조물의 일 예로서 희생층 제거 후에, 기판을 분리시킨 상태에서 촬영한 사진이다. 도4에 나타난 바와 같이, 강유전체막 상에는 도3에서 보이는 손상영역이 존재하지 않은 것을 확인할 수 있다.
본 발명에서 사용되는 레이저(L)의 종류 및 조사방법은 희생층의 선택적 분해를 보장하는 조건이라면 한정되지 않으나, 예를 들어, 엑시머(excimer) 레이저 또는 Nd:YAG 레이저 등이 바람직하게 사용될 수 있으며, 원형, 사각형 스폿 또는 라인 등과 같은 다양한 빔 형상을 갖는 레이저 조사위치를 이동시켜 전체 면적에 스캐닝하는 방식으로 사용될 수 있다.
이어, 도2d와 같이, 제1 기판(11)을 제거한 후에, 상기 유전체막(14) 상에 제2 전극층(26)을 형성하여 박막 캐패시터를 완성할 수 있다.
본 공정에서 형성되는 제2 전극층(26)은 제1 전극층(16)과 유사하게 전기적 전도성을 갖는 금속 또는 산화물일 수 있다. 예를 들어, Au, Ag, Ni, Cu, Al, Pt, Ti,Ir, IrO2, Ru 또는 RuO2가 사용될 수 있다. 상기 제2 전도층(16)은 공지된 PVD, CVD, ALD, 스크린 인쇄법, 도금법, 잉크젯 인쇄법 등을 이용하여 형성될 수 있다. 또한, 필요에 따라, 제2 전극층(26)도 제1 전극층(16)과 유사하게 캐패시터영역이 정의되도록 원하는 패턴을 갖도록 추가적인 패터닝공정이 적용될 수 있다.
또한, 상기 유전체막(14)과 제2 전극층(26) 사이의 접착성을 개선하거나 금속전도층의 확산 및 산화를 방지하기 위하여, 배리어층(미도시)을 추가적으로 형성할 수도 있다. 이러한 배리어층으로는 Ti, Cr, Al, Ta 또는 그 합금이거나 TiN 또는 TaN과 같은 물질이 사용될 수 있다.
한편, 본 공정에 앞서 유전체막(14)의 손상영역이 발생하지 않더라도, 희생층(12) 물질이 완전히 유전체막(14) 상에서 제거되지 않고 부분적으로 잔류할 수 있다. 이러한 희생층(16)의 잔류물질은 유전특성에 바람직하지 않으므로, 제거되도록 세척공정을 추가적으로 적용하는 것이 바람직하다. 본 세척공정은 적절한 선택성을 갖는 에천트를 이용한 습식에칭 또는 이온빔밀링공정 등의 다양한 공지된 방법을 사용될 수 있다.
후속하여, 본 발명에서는 인쇄회로기판의 통상적인 제조공정을 통하여 상기 형성된 박막 상하부의 전도층 상에 소망하는 횟수로 절연층과 전도층을 교대로 형성할 수 있다. 즉, 상기 제2 전극층(26)을 형성하는 단계 후에, 상기 제2 전극층(16) 상에 도전라인 및/또는 도전성 비아홀을 갖는 적어도 하나의 절연층을 형성하여 원하는 인쇄회로기판과 같은 배선회로기판구조를 제조할 수 있다. 예를 들어, 이러한 절연층으로는 전도층을 갖는 RCC(resin coated copper)가 사용될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
상술한 바와 같이, 본 발명은 레이저 리프트 오프 공정을 이용하여 고온에서 열처리되어 우수한 유전체특성을 갖는 유전체 박막을 채용한 박막 커패시터를 인쇄회로기판과 같이 열처리조건에 취약한 절연기재 상에 효과적으로 구현할 수 있다. 또한, 본 발명에서는 희생층을 이용함으로써 레이저 조사시에 유전체막에 발생되는 손상영역을 거의 발생시키지 않을 수 있으므로, 양질의 박막 캐패시터을 구현하는데 바람직하게 적용될 수 있다.

Claims (16)

  1. 제1 기판 상에 희생층을 형성하는 단계;
    상기 희생층 상에 유전체막을 형성하는 단계;
    상기 유전체막 상에 제1 전극층을 형성하는 단계;
    상기 제1 전극층이 제2 기판 상면에 접합되도록 상기 제1 기판을 상기 제2 기판 상에 배치하는 단계;
    상기 제1 기판을 통해 상기 희생층에 레이저 빔을 조사하여 상기 희생층을 분해시키는 단계;
    상기 제2 기판으로부터 상기 제1 기판을 분리하는 단계; 및
    상기 유전체막 상에 제2 전극층을 형성하는 단계를 포함하는 박막 캐패시터 내장형 배선기판 제조방법.
  2. 제1항에 있어서,
    상기 희생층은, 상기 제1 기판 물질의 에너지 밴드갭보다 낮은 에너지 밴드갭을 갖는 물질로 이루어진 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 희생층은, 인듐 주석 산화물(ITO), LaxSr1 - xCoO3(LSCO), LaxPb1 -xCoO3(LPCO), PbO 및 GaN로 구성된 그룹으로부터 선택된 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  4. 제1항에 있어서,
    상기 기판은 상기 레이저 빔의 파장에 해당하는 에너지보다 큰 밴드갭을 갖는 물질로 이루어진 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  5. 제3항에 있어서,
    상기 기판은, 사파이어(sapphire), 석영(quartz), 유리(Glass), 산화마그네슘(MgO), 란탄 알루미네이트(LaAlO3), 용융 실리카(fused silica), 지르코니아로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  6. 제1항에 있어서, 상기 유전체막은, 납 지르코늄 티타네이트(PZT), 납 란타늄 지르코늄 티타네이트(PLZT), 바륨 티타네이트(BT), 스트론티늄 비스무스 탄탈레이트(SBT), 비스무스 란탄 티타네이트(BLT), 납 마그네슘 니오베이트-납 티타네이트(PMN-PT), 납 아연 니오베이트-납 티타네이트(PZN-PT)로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 박막 커패시터 내장된 인쇄회로기판 제 조방법.
  7. 제1항에 있어서, 상기 제1 및 제2 전극층 중 적어도 하나는, Au, Ag, Ni, Cu, Al, Pt, Ti, Ir, IrO2, Ru, RuO2 중로 구성된 그룹으로부터 선택된 물질로 이루어진 것임을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  8. 제1항에 있어서,
    상기 제1 및 제2 전극층 중 적어도 하나는, PVD, CVD, ALD, 스크린 인쇄법, 도금법 및 잉크젯 인쇄법으로 구성된 그룹으로부터 선택된 하나의 방법을 이용하여 형성됨을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  9. 제1항에 있어서,
    상기 제2 기판으로부터 상기 제1 기판을 분리하는 단계 후에, 상기 유전체막 상에 잔류한 상기 희생층 물질이 제거되도록 상기 유전체막의 표면을 세척하는 단계를 더 포함하는 박막 캐패시터 내장형 배선기판 제조방법.
  10. 제1항에 있어서,
    상기 제1 기판을 상기 제2 기판 상에 배치하는 단계는, 상기 제1 기판의 제1 전극층 및 상기 제2 기판 상면 중 적어도 일면에 접합물질을 적용하는 단계와, 상 기 접합물질을 이용하여 상기 제1 기판의 제1 전극층을 상기 제2 기판 상에 접합시키는 단계를 포함하는 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  11. 제10항에 있어서,
    상기 접합물질은 고분자 물질인 접합수지인 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  12. 제1항에 있어서,
    상기 제1 및 제2 전극층은 소정의 패턴을 갖는 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  13. 제1항에 있어서,
    상기 유전체막을 형성하는 단계와, 상기 제1 전극층을 형성하는 단계 사이에 배리어층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  14. 제13항에 있어서,
    상기 배리어층은, Ti, Cr, Al, Ta 또는 그 합금으로 이루어진 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  15. 제1항에 있어서,
    상기 제2 전극층 상에 도전라인 및/또는 도전성 비아홀을 갖는 적어도 하나의 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 캐패시터 내장형 배선기판 제조방법.
  16. 제1항 내지 제15항 중 어느 한 항의 제조방법으로 제조된 박막 캐패시터 내장형 배선기판.
KR1020060137585A 2006-12-29 2006-12-29 박막 캐패시터 내장형 배선 기판의 제조방법 KR100735339B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060137585A KR100735339B1 (ko) 2006-12-29 2006-12-29 박막 캐패시터 내장형 배선 기판의 제조방법
US12/000,125 US7845073B2 (en) 2006-12-29 2007-12-10 Method of manufacturing circuit board embedding thin film capacitor
JP2007321378A JP4629088B2 (ja) 2006-12-29 2007-12-12 薄膜キャパシタ内蔵型配線基板の製造方法および薄膜キャパシタ内蔵型配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137585A KR100735339B1 (ko) 2006-12-29 2006-12-29 박막 캐패시터 내장형 배선 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100735339B1 true KR100735339B1 (ko) 2007-07-04

Family

ID=38503152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137585A KR100735339B1 (ko) 2006-12-29 2006-12-29 박막 캐패시터 내장형 배선 기판의 제조방법

Country Status (3)

Country Link
US (1) US7845073B2 (ko)
JP (1) JP4629088B2 (ko)
KR (1) KR100735339B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191865B1 (ko) 2011-04-20 2012-10-16 한국기계연구원 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
WO2012144827A2 (ko) * 2011-04-20 2012-10-26 한국기계연구원 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
US9510457B2 (en) 2012-05-21 2016-11-29 Korea Institute of Machinery and Minerals Methods of manufacturing metal wiring buried flexible substrate by using plasma and flexible substrates manufactured by the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912992B2 (ja) * 2007-09-12 2012-04-11 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法
US20090298211A1 (en) * 2008-05-28 2009-12-03 Tae-Woong Kim Method for manufacturing flexible display
KR20100111117A (ko) * 2009-04-06 2010-10-14 삼성전기주식회사 박막소자의 제조방법 및 이로부터 제조된 박막소자
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
JP6087046B2 (ja) 2011-03-01 2017-03-01 太陽誘電株式会社 薄膜素子の転写方法及び回路基板の製造方法
US9009954B2 (en) * 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US9515272B2 (en) 2014-11-12 2016-12-06 Rohm And Haas Electronic Materials Llc Display device manufacture using a sacrificial layer interposed between a carrier and a display device substrate
KR101936060B1 (ko) * 2016-12-30 2019-01-09 (재)한국나노기술원 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자
CN109757090A (zh) * 2017-11-03 2019-05-14 钰邦科技股份有限公司 屏蔽薄膜及其制作方法
KR102113200B1 (ko) 2017-12-22 2020-06-03 엘씨스퀘어(주) 변형필름을 이용한 전사방법
KR102146240B1 (ko) * 2018-08-06 2020-08-28 한국기계연구원 신축성 소자의 제작을 위한 패턴 형성방법
CN112071643B (zh) * 2020-08-26 2022-02-18 中国科学院深圳先进技术研究院 一种薄膜电容器的制备方法以及薄膜电容器
CN114615807A (zh) 2020-12-09 2022-06-10 迅达科技公司 利用辅助导电层形成pcb工程化热路径的装置和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252172A (ja) * 1996-03-14 1997-09-22 Ngk Spark Plug Co Ltd セラミック配線板の形成方法
JP2000223362A (ja) 1999-02-02 2000-08-11 Nec Corp 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法
KR20010057047A (ko) * 1999-12-17 2001-07-04 이형도 캐패시터 내장형 인쇄회로기판 제조방법
KR20010076476A (ko) * 2000-01-26 2001-08-16 이형도 인쇄회로 다층기판의 제조방법
KR20040057151A (ko) * 2002-12-24 2004-07-02 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR20060019037A (ko) * 2004-08-26 2006-03-03 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261153A (en) 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
JP2581431B2 (ja) * 1993-12-28 1997-02-12 日本電気株式会社 多層配線基板の製造方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6541137B1 (en) 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
JP3962282B2 (ja) * 2002-05-23 2007-08-22 松下電器産業株式会社 半導体装置の製造方法
US6964201B2 (en) * 2003-02-25 2005-11-15 Palo Alto Research Center Incorporated Large dimension, flexible piezoelectric ceramic tapes
JP3927562B2 (ja) 2003-06-27 2007-06-13 Ｔｄｋ株式会社 コンデンサを内蔵した基板の製造方法
WO2006033822A2 (en) 2004-09-07 2006-03-30 Massachusetts Institute Of Technology Fabrication of electronic and photonic systems on flexible substrates by layer transfer method
KR101158061B1 (ko) 2004-12-14 2012-06-18 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성 방법
JP4196351B2 (ja) 2005-05-30 2008-12-17 富士通株式会社 フィルム状コンデンサの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252172A (ja) * 1996-03-14 1997-09-22 Ngk Spark Plug Co Ltd セラミック配線板の形成方法
JP2000223362A (ja) 1999-02-02 2000-08-11 Nec Corp 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法
KR20010057047A (ko) * 1999-12-17 2001-07-04 이형도 캐패시터 내장형 인쇄회로기판 제조방법
KR20010076476A (ko) * 2000-01-26 2001-08-16 이형도 인쇄회로 다층기판의 제조방법
KR20040057151A (ko) * 2002-12-24 2004-07-02 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR20060019037A (ko) * 2004-08-26 2006-03-03 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191865B1 (ko) 2011-04-20 2012-10-16 한국기계연구원 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
WO2012144827A2 (ko) * 2011-04-20 2012-10-26 한국기계연구원 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
WO2012144827A3 (ko) * 2011-04-20 2013-03-07 한국기계연구원 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
US9445504B2 (en) 2011-04-20 2016-09-13 Korea Institute Of Machinery And Materials Methods of manufacturing metal wiring buried flexible substrate and flexible substrates manufactured by the same
US9510457B2 (en) 2012-05-21 2016-11-29 Korea Institute of Machinery and Minerals Methods of manufacturing metal wiring buried flexible substrate by using plasma and flexible substrates manufactured by the same

Also Published As

Publication number Publication date
JP2008166757A (ja) 2008-07-17
JP4629088B2 (ja) 2011-02-09
US20080158770A1 (en) 2008-07-03
US7845073B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
KR100735339B1 (ko) 박막 캐패시터 내장형 배선 기판의 제조방법
US8039759B2 (en) Method for manufacturing a printed circuit board with a thin film capacitor embedded therein having a dielectric film by using laser lift-off, and printed circuit board with a thin film capacitor embedded therein manufactured thereby
KR20200018555A (ko) 반도체 장치의 제작 방법
US11516911B2 (en) Glass circuit board and stress relief layer
WO2018101468A1 (ja) 電子部品及び電子部品製造方法
JP2006245588A (ja) キャパシタ内蔵型プリント回路基板およびその製造方法
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
JP2011129665A (ja) 積層配線基板の製造方法
JP5049213B2 (ja) 有機ｅｌパネルおよびその製造方法
CN114554712A (zh) 线路板及其制造方法
JP2008533749A (ja) プリント回路にパターニングされた埋め込み式静電容量層
JP4956899B2 (ja) 薄膜圧電体素子の製造方法
JP5024812B2 (ja) 誘電体構造及びその製造方法
JPH07169635A (ja) 電子部品およびその製造方法
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法
JP2011114233A (ja) 積層配線基板とその製造方法
JP2008085083A (ja) キャパシタの製造方法
US9433107B2 (en) Printed circuit board and method of manufacturing the same
WO2017010063A1 (ja) 配線基板及びその製造方法
KR102528873B1 (ko) 측면에 전극이 형성되는 다층 세라믹 기판 및 그의 제조 방법
JP2009147238A (ja) 誘電体構造体、誘電体構造の製造方法、圧着転写方法、及び保持構造
JP2003124061A (ja) 薄膜コンデンサとそれを用いたチップコンデンサ及びｌｃフィルタ並びにその製造方法
JP2015088604A (ja) 孔を有する誘電体層の製造方法および孔を有する誘電体層を含む素子の製造方法
JP4775753B2 (ja) 誘電体薄膜キャパシタの製造方法
KR100771470B1 (ko) 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee