JP4629088B2 - 薄膜キャパシタ内蔵型配線基板の製造方法および薄膜キャパシタ内蔵型配線基板 - Google Patents
薄膜キャパシタ内蔵型配線基板の製造方法および薄膜キャパシタ内蔵型配線基板 Download PDFInfo
- Publication number
- JP4629088B2 JP4629088B2 JP2007321378A JP2007321378A JP4629088B2 JP 4629088 B2 JP4629088 B2 JP 4629088B2 JP 2007321378 A JP2007321378 A JP 2007321378A JP 2007321378 A JP2007321378 A JP 2007321378A JP 4629088 B2 JP4629088 B2 JP 4629088B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- film capacitor
- built
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 53
- 239000010409 thin film Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 58
- 239000010408 film Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 36
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910018921 CoO 3 Inorganic materials 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 229910002113 barium titanate Inorganic materials 0.000 claims description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000007641 inkjet printing Methods 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 229910052614 beryl Inorganic materials 0.000 claims description 3
- RZEADQZDBXGRSM-UHFFFAOYSA-N bismuth lanthanum Chemical compound [La].[Bi] RZEADQZDBXGRSM-UHFFFAOYSA-N 0.000 claims description 3
- 239000005350 fused silica glass Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- -1 lanthanum aluminate Chemical class 0.000 claims description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 3
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 claims description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000395 magnesium oxide Substances 0.000 claims description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 3
- ZBSCCQXBYNSKPV-UHFFFAOYSA-N oxolead;oxomagnesium;2,4,5-trioxa-1$l^{5},3$l^{5}-diniobabicyclo[1.1.1]pentane 1,3-dioxide Chemical compound [Mg]=O.[Pb]=O.[Pb]=O.[Pb]=O.O1[Nb]2(=O)O[Nb]1(=O)O2 ZBSCCQXBYNSKPV-UHFFFAOYSA-N 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- IVUXZQJWTQMSQN-UHFFFAOYSA-N distrontium;oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[Sr+2].[Sr+2].[Ta+5].[Ta+5] IVUXZQJWTQMSQN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 239000002861 polymer material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 88
- 230000008569 process Effects 0.000 description 32
- 238000010438 heat treatment Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0108—Transparent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0528—Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0537—Transfer of pre-fabricated insulating pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、印刷回路基板のような配線基板の製造方法に関し、より詳しくは、レーザーリフトオフ工程を利用して薄膜キャパシタを実現する薄膜キャパシタ内蔵型配線基板に関する。
電子機器の小型、軽量化、高速化、高周波化が進むにつれ、高密度化に対する全方位的要求が増えてきた。これを現実に反映するために、受動及び／または能動素子を基板内に集積することで効率を高めようとする技術に関する研究が活発に行われている。
これに関して、電子機器の小型化を達成するために印刷回路基板（Ｐｒｉｎｇｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）の表面に実装される抵抗、キャパシタ、インダクターのような多くの受動素子をＰＣＢ基板内に内蔵する研究も行われている。受動素子のうちキャパシタは約６０％程度を占め、他の受動素子に比して多くのパーセントを占めるので、内蔵型（埋め込み）キャパシタに対する関心が高くなっている。このように、その表面に実装されるキャパシタをＰＣＢ内に内蔵することによって４０％程度のサイズ縮小の効果を得ることができるだけでなく、高周波での低いインピーダンス (１０ｐＨ)によって高周波における電気的特性向上の効果を得ることができる。
このような内蔵型キャパシタは、一般的に２つの銅箔（伝導層）と、その間のフリーフラグの絶縁層を含んで成る。一例として、特許文献１では伝導性ホイルの間に硬化されてない誘電シートを挿み込み、積層工程によってキャパシタ内蔵型印刷回路基板を製造する技術を提示している。また、特許文献２では誘電体を利用した高温薄膜内蔵型キャパシタを提示しており、具体的に高温熱処理（４００〜８００℃）による伝導層の酸化を防止するためにバリアー層を形成することを提示している。
このように、薄膜キャパシタの誘電体膜が高い誘電率を有するためには結晶化のための高温の熱処理工程が求められる。
しかしながら、従来のＰＣＢに内蔵されるキャパシタの場合、各絶縁層の主材は高分子であるので、４００〜８００℃程度の高温での熱処理工程は基板の変形を引き起こすため実際に適用できない。
また、銅箔上に誘電体膜を蒸着して熱処理する過程において、銅箔が酸化し易くなる問題がある。この場合に、酸化された界面の影響によりキャパシタの望む特性が大きく低下する恐れがある。
かかる問題のために、高温熱処理を要する誘電体膜を有する内蔵型キャパシタを、印刷回路基板のような多層配線基板に有益に適用できる工程の開発が切実に求められている状況である。
米国登録特許第５，２６１，１５３号
米国登録特許第６，５４１，１３７号
上記した従来技術の問題を解決すべく、本発明の一目的は、レーザーリフトオフ工程を利用した転写工程を改善することによって、薄膜キャパシタのための誘電体膜の損傷を最小化することができる薄膜キャパシタ内蔵型多層配線基板を提供することである。
上記技術的課題を解決するために、本発明は、第１基板上に犠牲層を形成する段階と、上記犠牲層上に誘電体膜を形成する段階と、上記誘電体膜上に第１電極層を形成する段階と、上記第１電極層が第２基板の上面に接合されるように上記第１基板を上記第２基板上に配置する段階と、上記第１基板を通して上記犠牲層にレーザービームを照射して上記犠牲層を分解させる段階と、上記第２基板から上記第１基板を分離する段階と、上記誘電体膜上に第２電極層を形成する段階とを含む薄膜キャパシタ内蔵型配線基板の製造方法を提供する。
好ましく、上記犠牲層は、上記第１基板物質のエネルギーバンドギャップより低いエネルギーバンドギャップを有する物質から成ることができる。
上記犠牲層には、インジウム柱石酸化物（ＩＴＯ）、ＬａｘＳｒ１−ｘＣｏＯ３（ＬＳＣＯ）、ＬａｘＰｂ１−ｘＣｏＯ３（ＬＰＣＯ）、ＰｂＯ及びＧａＮから成る群より選択された物質を用いることができる。
好ましくは、上記第１基板は上記レーザービームの波長に該当するエネルギーより大きいバンドギャップを有する物質から成ることができる。
上記第１基板には、サファイア、石英、硝子、酸化マグネシウム、アルミン酸ランタン、溶融シリカ、ジルコニアから構成された群より選択される物質から成る基板を用いることができる。
上記誘電体膜には、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸バリウム（ＢＴ）、タンタル酸ビスマス酸ストロンチウム（ＳＢＴ）、チタン酸ビスマスランタン（ＢＬＴ）、マグネシウムニオブ酸鉛チタン酸鉛（ＰＭＮ−ＰＴ）、亜鉛ニオブ酸鉛チタン酸鉛（ＰＺＮ−ＰＴ）であることができる。
上記第１及び第２電極層は、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｐｔ、Ｔｉ、Ｉｒ、ＩｒＯ２、Ｒｕ、ＲｕＯ２から構成された群より選択される物質から成ることができる。このような第１及び第２電極層は、ＰＶＤ、ＣＶＤ、ＡＬＤ、スクリーン印刷法、メッキ法、及びインクジェット印刷法から成る群より選択される一つの方法を利用して形成することができる。
必要に応じて、上記第２基板から上記第１基板を分離する段階の後に、上記誘電体膜上に残存した上記犠牲層物質が除去されるように上記誘電体膜の表面を洗浄する段階をさらに含むことができる。
上記第１基板を上記第２基板上に配置する段階では、上記第１電極層と基板の接合のために、別途の接合物質を用いることができる。即ち、本段階は、上記第１基板の第１電極層及び上記第２基板の上面の少なくとも一面に接合物質を適用する段階と、上記接合物質を利用して上記第１基板の第１電極層を上記第２基板上に接合させる段階とで実現することができる。上記接合物質には高分子物質である接合樹脂を用いることができる。
必要なキャパシタ領域の設計に応じて、上記第１及び第２電極層の少なくとも一つは所定のパターンを有するように形成することができる。
必要に応じて、上記誘電体膜を形成する段階と、上記第１電極層を形成する段階の間にバリアー層を形成する段階をさらに含むことができる。この場合に、上記バリアー層には、Ｔｉ、Ｃｒ、Ａｌまたはその合金、或はＴｉＮまたはＴａＮのような物質であることができる。
多層配線基板の実現のために、上記第２電極層を形成する段階後に、上記第２電極層上に導電ライン及び／または導電性バイアホールを有する少なくとも一つの絶縁層を形成する段階をさらに含むことができる。
本発明は、レーザーリフトオフ工程を利用して高温で熱処理することで優れた誘電体特性を有する誘電体薄膜を採用した薄膜キャパシタを印刷回路基板のように熱処理条件に脆弱な絶縁基材上に効果的に実現することができる。
さらに、本発明では犠牲層を利用することにより、レーザー照射の際に誘電体膜に発生される損傷領域を殆ど発生させないので、良質の薄膜キャパシタを実現するのに好ましく適用できる。
以下、添付の図面を参照して本発明の実施形態を詳しく説明する。
図１（ａ）乃至図１（ｃ）は本発明の一実施形態による薄膜キャパシタ内蔵型配線基板の製造方法に採用される薄膜キャパシタ用被転写構造物の形成工程を説明するための各工程別断面図である。
図１（ａ）に示すように、本方法は第１基板１１の上に犠牲層１２を形成する段階から開始される。
上記犠牲層１２は用いられるレーザーによって付加されるエネルギーによって分解可能な物質から成る層を言い、後続工程においてレーザーは上記第１基板１１を透過して犠牲層を分解させる。
このような犠牲層１２の選択的な除去のために、レーザーのエネルギーを犠牲層１２の位置に集中させる焦点調整方式を採用することができるが、好ましくは、使用されるレーザービームの波長に応じて上記第１基板１１及び犠牲層１２の物質を適切に選択することが好ましい。
即ち、上記第１基板１１はレーザーが透過できるように、上記レーザービームの波長に該当するエネルギーより大きいバンドギャップを有する物質から成ることができる。このような第１基板１１には、好ましく、透明基板を使用することができる。上記透明基板には、サファイア、石英、硝子、酸化マグネシウム、アルミン酸ランタン、溶融シリカ、ジロコニアから選択された一つの基板であることができる。
また、上記犠牲層１２は、上記第１基板１１の物質のエネルギーバンドギャップより低いエネルギーバンドギャップを有する物質から成ることが好ましい。このような犠牲層１２にはインジウム柱石酸化物、ＬａｘＳｒ１‐ｘＣｏＯ３（ＬＳＣＯ）、ＬａｘＰｂ１−ｘＣｏＯ３（ＬＰＣＯ）、ＰｂＯまたはＧａＮを用いることができる。
次いで、図１（ｂ）に示すように、上記犠牲層１２の上に所望の誘電体膜１４を形成する。
本工程で採用される第１基板は、転写する領域を提供する基板物質（例えば、ＰＣＢ）より熱的耐久性の強い物質で採用できるので、誘電特性の改善のための高温の熱処理工程を伴うか、或は高温の成膜工程を有益に採用することができる。例えば、上記誘電体膜１４は、金属有機前駆体（ｍｅｔａｌ ｏｒｇａｎｉｃ ｐｒｅｃｕｒｓｏｒ）を利用して通常のゾルゲル（ｓｏｌ−ｇｅｌ）法で形成した後に高温の熱処理が適用される工程を使用することができ、高温の物理的蒸着及び化学的蒸着工程も有用に採用することができる。
上記誘電体膜１４はチタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、チタン酸バリウム、タンタル酸ビスマス酸ストロンチウム、チタン酸ビスマスランタン、マグネシウムニオブ酸鉛チタン酸鉛、または亜鉛ニオブ酸鉛チタン酸鉛であることができる。
次いで、図１（ｃ）に示すように、上記誘電体膜１４の上に薄膜キャパシタの電極を成す第１電極層１６を形成する。このような第１電極層１６は電気的伝導性を有する金属または酸化物であることができる。例えば、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｐｔ、Ｔｉ、Ｉｒ、ＩｒＯ２、ＲｕまたはＲｕＯ２を用いることができる。上記第１伝導層１６は公知されたＰＶＤ、ＣＶＤ、ＡＬＤ、スクリーン印刷法、メッキ法、インクジェット印刷法などを利用して形成することができる。好ましくは、スパッタリングと電子ビーム蒸発法などのようなＰＶＤ法を利用して形成することができる。第１電極層は必要に応じて所望のパターンを有するように形成することができる。このようなパターニング工程によって必要なキャパシタ領域を定義することができる。
また、上記誘電体膜１４と第１電極層１６の間の接着性を改善したり金属伝導層の拡散及び酸化を防止するために、それらの間にバリアー層（図示せず）をさらに形成することも可能である。このようなバリアー層にはＴｉ、Ｃｒ、Ａｌ、Ｔａまたはその合金、或はＴａＮ、ＴｉＮのような物質を用いることができる。
このような工程によって得られた薄膜キャパシタのための被転写構造物は、レーザーリフトオフ工程を利用した薄膜キャパシタ工程によって望む領域に転写することができる。
図２（ａ）乃至図２（ｄ）は、本発明の一実施形態による薄膜キャパシタ内蔵型配線基板の製造方法のうち、転写過程及び薄膜キャパシタ形成過程を説明するための各工程別断面図である。
先ず、図２（ａ）に示すように、転写領域、即ちキャパシタ形成領域を有する第２基板２１を用意する。上記第２基板２１は高分子樹脂から成る基板であって、代表的に印刷回路基板（ＰＣＢ）の製造工程で用いられるＣＣＬ（ｃｏｐｐｅｒｃｌａｄ ｌａｙｅｒ）のようなコアまたは追加された絶縁層であることができる。上記第２基板２１の上には、図１（ｃ）で製造された被転写構造物が付着される転写領域上に接着層２３を形成することができる。勿論、これと異なって、上記接着層１２３は被転写構造物の接着面を提供する第１電極層１６の表面に形成することができ、上記第２基板２１及び上記第１電極層１６全てに形成することができる。このような接着層２３は高分子樹脂から成る通常の硬化性材料であることができる。
次いで、図２（ｂ）のように、上記第１電極層１６が上記第２基板２１の上面に接合されるように上記第１基板１１を上記第２基板２１の上に配置する。
ここで、図２（ｂ）に示す被転写構造物は、図１（ａ）乃至図１（ｃ）の工程によって製造された形態で理解することができる。即ち、上記被転写構造物は透明基板のような第１基板１１に設けられた犠牲層１２、誘電体膜１４及び第１電極層１６とを含む。本実施形態では、接着層２３を利用して第１電極層１６と上記第２基板２１を接合させる形態を例示したが、加熱圧着のような他の公知された接合技術を使用することができる。
次に、図２（ｃ）のように、上記第１基板１１を通してレーザービーム（Ｌ）を照射し、上記犠牲層１２を分解する工程を実施する。
照射されたレーザービーム（Ｌ）は、上記第１基板１１と誘電体膜１４の間の上記犠牲層１２で吸収され、その犠牲層１２で局所的な温度上昇を発生させ、それによりＤと表したように犠牲層１２の物質を分解させることができる。本工程では、エネルギーが集中されて分解される犠牲層１２を採用することによって、誘電体膜１４に対する損傷を最小化しながら上記誘電体膜１４を第１基板１１から分離させることが可能である。
本発明で提案された犠牲層１２が存在しない場合には、誘電体膜１４との界面にエネルギーが集中され熱分解されるので、図３に示すように、誘電体膜１４の損傷領域が存在することができる。レーザービームの出力及び照射方式を調節することで、損傷領域を減少させることができるが、約数十ｎｍまたは１００ｎｍの損傷領域が不可避に発生される。このような領域は低い誘電率を有するので、全体キャパシタの容量を低くする問題がある。そのため、精密な容量を実現するための誘電体膜１４の設計が難しくなる問題がある。
このような問題を解決するために、本発明では分離する界面で犠牲層１２を配置し、その犠牲層１２をレーザービーム（Ｌ）によって除去し、第１基板１１を分離させることにより、誘電体膜１４が損傷することなくレーザーリフトオフ工程を利用した転写方案を提供する。図４は本発明によって製造された薄膜キャパシタ用被転写構造物の一例として犠牲層除去後に、基板を分離させた状態で撮影した写真である。図４に示すように、強誘電体膜上には図３で示す損傷領域が存在しないことが確認できる。
本発明で使用されるレーザー（Ｌ）の種類及び照射方法は、犠牲層の選択的分解を保障する条件であれば限定されないが、例えば、エキシマレーザーまたはＮｄ：ＹＡＧレーザーなどが好ましく使用することができ、円形、四角形スポットまたはラインなどのような多様なビーム形状を有するレーザー照射位置を移動させ全体面積にスキャニングする方式で使用することができる。
次いで、図２（ｄ）のように、第１基板１１を除去した後に、上記誘電体膜１４の上に第２電極層２６を形成して薄膜キャパシタを完成することができる。
本工程で形成される第２電極層２６は、第１電極層１６と類似するように電気的伝導性を有する金属または酸化物であることができる。例えば、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｐｔ、Ｔｉ、Ｉｒ、ＩｒＯ２、Ｒｕ又はＲｕＯ２を用いることができる。上記第２電極層２６は公知されたＰＶＤ、ＣＶＤ、ＡＬＤ、スクリーン印刷法、メッキ法、インクジェット印刷法などを利用して形成することができる。また、必要に応じて第２電極層２６も第１電極層１６と類似するようにキャパシタ領域が定義されるよう、所望のパターンを有するように追加的なパターニング工程が適用できる。
また、上記誘電体膜１４と第２電極層２６の間の接着性を改善したり、金属伝導層の拡散及び酸化を防止するために、バリアー層（図示せず）を追加的に形成することも可能である。このようなバリアー層にはＴｉ、Ｃｒ、Ａｌ、Ｔａまたはその合金、或はＴｉＮまたはＴａＮのような物質を用いることができる。
一方、本工程に先立って誘電体膜１４の損傷領域が発生しなくても、犠牲層１２の物質が完全に誘電体膜１４の上で除去されず、部分的に残存する恐れがある。このような犠牲層１６の残留物質は誘電特性に好ましくないので、除去されるように洗浄工程をさらに適用することが好ましい。本洗浄工程は適切な選択性を有するエッチャントを利用した湿式エッチングまたはイオンビームミーリング工程などの多様な公知された方法を使用することができる。
後続して、本発明では印刷回路基板の通常的な製造工程によって上記形成された薄膜上下部の伝導層上に所望の回数で絶縁層と伝導層を交互に形成することができる。即ち、上記第２電極層２６を形成する段階の後に、上記第２電極層２６の上に導電ライン及び／または導電性バイアホールを有する少なくとも一つの絶縁層を形成し所望の印刷回路基板のような配線回路基板構造を製造することができる。例えば、このような絶縁層では伝導層を有するＲＣＣ（ｒｅｓｉｎ ｃｏａｔｅｄ ｃｏｐｐｅｒ）を使用することができる。
本発明は上述した実施の形態及び添付の図面によって限定されるものではなく、添付の請求範囲によって限定しようとする。従って、請求の範囲に記載された本発明の技術的思想を外れない範囲内で、当該技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。
１１ 第１基板
１２ 犠牲層
１４ 誘電体膜
１６ 第１電極層
２１ 第２基板
２３ 接着層
２６ 第２電極層
１２ 犠牲層
１４ 誘電体膜
１６ 第１電極層
２１ 第２基板
２３ 接着層
２６ 第２電極層
Claims (16)
- 第１基板上に犠牲層を形成する段階と、
前記犠牲層上に誘電体膜を形成する段階と、
前記誘電体膜上に第１電極層を形成する段階と、
前記第１電極層が第２基板の上面に接合されるように前記第１基板を前記第２基板上に配置する段階と、
前記第１基板を通して前記犠牲層にレーザービームを照射し前記犠牲層を分解させる段階と、
前記第２基板から前記第１基板を分離する段階と、
前記犠牲層が除去された前記誘電体膜上に第２電極層を形成する段階とを含む薄膜キャパシタ内蔵型配線基板の製造方法。 - 前記犠牲層は、前記第１基板の物質のエネルギーバンドギャップより低いエネルギーバンドギャップを有する物質から成ることを特徴とする、請求項１記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記犠牲層は、インジウム柱石酸化物（ＩＴＯ）、ＬａｘＳｒ１−ｘＣｏＯ３（ＬＳＣＯ）、ＬａｘＰｂ１−ｘＣｏＯ３（ＬＰＣＯ）、ＰｂＯ及びＧａＮから成る群より選択されることを特徴とする、請求項１または請求項２記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記第１基板は、前記レーザービームの波長に該当するエネルギーより大きいバンドギャップを有する物質から成ることを特徴とする、請求項１〜３のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記第１基板は、サファイア、石英、硝子、酸化マグネシウム、アルミン酸ランタン、溶融シリカ、ジルコニアから構成された群より選択される物質から成ることを特徴とする、請求項３記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記誘電体膜は、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、チタン酸バリウム、タンタル酸ビスマス酸ストロンチウム、チタン酸ビスマスランタン、マグネシウムニオブ酸鉛チタン酸鉛、亜鉛ニオブ酸鉛チタン酸鉛から構成された群より選択される物質から成ることを特徴とする、請求項１〜５のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記第１及び第２電極層の少なくとも一層は、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｐｔ、Ｔｉ、Ｉｒ、ＩｒＯ２、Ｒｕ、ＲｕＯ２から構成された群より選択される物質から成ることを特徴とする、請求項１〜６のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記第１及び第２電極層の少なくとも一つは、ＰＶＤ、ＣＶＤ、ＡＬＤ、スクリーン印刷法、メッキ法、及びインクジェット印刷法で構成された群より選択される一つの方法を利用して形成することを特徴とする、請求項１〜７のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記第２基板から前記第１基板を分離する段階の後に、前記誘電体膜上に残存する前記犠牲層の物質が除去されるように、前記誘電体膜の表面を洗浄する段階をさらに含むことを特徴とする、請求項１〜８のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記第１基板を前記第２基板上に配置する段階は、前記第１基板の第１電極層及び前記第２基板の上面の少なくとも一面に接合物質を適用する段階と、前記接合物質を利用して前記第１基板の第１電極層を前記第２基板上に接合させる段階を含むことを特徴とする、請求項１〜９のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記接合物質は、高分子物質である接合樹脂であることを特徴とする、請求項１０記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記第１及び第２電極層は、所定のパターンを有することを特徴とする、請求項１〜１１のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記誘電体膜を形成する段階と、前記第１電極層を形成する段階の間にバリアー層を形成する段階をさらに含むことを特徴とする、請求項１〜１２のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記バリアー層は、Ｔｉ、Ｃｒ、Ａｌ、Ｔａまたはその合金から成ることを特徴とする、請求項１３記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 前記第２電極層上に導電ライン及び／または導電性バイアホールを有する少なくとも一つの絶縁層を形成する段階をさらに含むことを特徴とする、請求項１〜１４のいずれかに記載の薄膜キャパシタ内蔵型配線基板の製造方法。
- 請求項１〜請求項１５のいずれか１項の製造方法により製造された薄膜キャパシタ内蔵型配線基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137585A KR100735339B1 (ko) | 2006-12-29 | 2006-12-29 | 박막 캐패시터 내장형 배선 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008166757A JP2008166757A (ja) | 2008-07-17 |
| JP4629088B2 true JP4629088B2 (ja) | 2011-02-09 |
Family
ID=38503152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007321378A Expired - Fee Related JP4629088B2 (ja) | 2006-12-29 | 2007-12-12 | 薄膜キャパシタ内蔵型配線基板の製造方法および薄膜キャパシタ内蔵型配線基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7845073B2 (ja) |
| JP (1) | JP4629088B2 (ja) |
| KR (1) | KR100735339B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4912992B2 (ja) * | 2007-09-12 | 2012-04-11 | 新光電気工業株式会社 | キャパシタ内蔵基板及びその製造方法 |
| US20090298211A1 (en) * | 2008-05-28 | 2009-12-03 | Tae-Woong Kim | Method for manufacturing flexible display |
| KR20100111117A (ko) * | 2009-04-06 | 2010-10-14 | 삼성전기주식회사 | 박막소자의 제조방법 및 이로부터 제조된 박막소자 |
| US8198547B2 (en) | 2009-07-23 | 2012-06-12 | Lexmark International, Inc. | Z-directed pass-through components for printed circuit boards |
| US8735734B2 (en) | 2009-07-23 | 2014-05-27 | Lexmark International, Inc. | Z-directed delay line components for printed circuit boards |
| JP6087046B2 (ja) | 2011-03-01 | 2017-03-01 | 太陽誘電株式会社 | 薄膜素子の転写方法及び回路基板の製造方法 |
| WO2012144827A2 (ko) * | 2011-04-20 | 2012-10-26 | 한국기계연구원 | 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판 |
| KR101191865B1 (ko) | 2011-04-20 | 2012-10-16 | 한국기계연구원 | 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판 |
| US8752280B2 (en) | 2011-09-30 | 2014-06-17 | Lexmark International, Inc. | Extrusion process for manufacturing a Z-directed component for a printed circuit board |
| US8790520B2 (en) | 2011-08-31 | 2014-07-29 | Lexmark International, Inc. | Die press process for manufacturing a Z-directed component for a printed circuit board |
| US8943684B2 (en) * | 2011-08-31 | 2015-02-03 | Lexmark International, Inc. | Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board |
| US9009954B2 (en) * | 2011-08-31 | 2015-04-21 | Lexmark International, Inc. | Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material |
| US9078374B2 (en) | 2011-08-31 | 2015-07-07 | Lexmark International, Inc. | Screening process for manufacturing a Z-directed component for a printed circuit board |
| US8658245B2 (en) | 2011-08-31 | 2014-02-25 | Lexmark International, Inc. | Spin coat process for manufacturing a Z-directed component for a printed circuit board |
| US8822838B2 (en) | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for reducing radiated emissions |
| US8912452B2 (en) | 2012-03-29 | 2014-12-16 | Lexmark International, Inc. | Z-directed printed circuit board components having different dielectric regions |
| US8830692B2 (en) | 2012-03-29 | 2014-09-09 | Lexmark International, Inc. | Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component |
| US8822840B2 (en) | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for controlling transmission line impedance |
| KR101161301B1 (ko) | 2012-05-21 | 2012-07-04 | 한국기계연구원 | 플라즈마를 이용한 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판 |
| US9515272B2 (en) | 2014-11-12 | 2016-12-06 | Rohm And Haas Electronic Materials Llc | Display device manufacture using a sacrificial layer interposed between a carrier and a display device substrate |
| KR101936060B1 (ko) * | 2016-12-30 | 2019-01-09 | (재)한국나노기술원 | 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자 |
| CN109757090A (zh) * | 2017-11-03 | 2019-05-14 | 钰邦科技股份有限公司 | 屏蔽薄膜及其制作方法 |
| KR102113200B1 (ko) | 2017-12-22 | 2020-06-03 | 엘씨스퀘어(주) | 변형필름을 이용한 전사방법 |
| KR102146240B1 (ko) * | 2018-08-06 | 2020-08-28 | 한국기계연구원 | 신축성 소자의 제작을 위한 패턴 형성방법 |
| CN112071643B (zh) * | 2020-08-26 | 2022-02-18 | 中国科学院深圳先进技术研究院 | 一种薄膜电容器的制备方法以及薄膜电容器 |
| CN114615807A (zh) | 2020-12-09 | 2022-06-10 | 迅达科技公司 | 利用辅助导电层形成pcb工程化热路径的装置和方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202424A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 多層配線基板の製造方法 |
| JP2003347587A (ja) * | 2002-05-23 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004260176A (ja) * | 2003-02-25 | 2004-09-16 | Palo Alto Research Center Inc | テープおよびその製造方法 |
| JP2005039234A (ja) * | 2003-06-27 | 2005-02-10 | Tdk Corp | コンデンサを内蔵した基板およびその製造方法 |
| JP2005252308A (ja) * | 2005-05-30 | 2005-09-15 | Fujitsu Ltd | フィルム状コンデンサの製造方法 |
| US20060076584A1 (en) * | 2004-09-07 | 2006-04-13 | Il-Doo Kim | Fabrication of electronic and photonic systems on flexible substrates by layer transfer method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5261153A (en) | 1992-04-06 | 1993-11-16 | Zycon Corporation | In situ method for forming a capacitive PCB |
| JP3704196B2 (ja) * | 1996-03-14 | 2005-10-05 | 日本特殊陶業株式会社 | セラミック配線板の形成方法 |
| US6071795A (en) | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| JP3362776B2 (ja) | 1999-02-02 | 2003-01-07 | 日本電気株式会社 | 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 |
| KR100376482B1 (ko) * | 1999-12-17 | 2003-03-17 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 제조방법 |
| KR20010076476A (ko) * | 2000-01-26 | 2001-08-16 | 이형도 | 인쇄회로 다층기판의 제조방법 |
| US6541137B1 (en) | 2000-07-31 | 2003-04-01 | Motorola, Inc. | Multi-layer conductor-dielectric oxide structure |
| KR100455890B1 (ko) * | 2002-12-24 | 2004-11-06 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
| KR100619367B1 (ko) * | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
| KR101158061B1 (ko) | 2004-12-14 | 2012-06-18 | 매그나칩 반도체 유한회사 | 반도체 소자의 콘택홀 형성 방법 |
-
2006
- 2006-12-29 KR KR1020060137585A patent/KR100735339B1/ko not_active IP Right Cessation
-
2007
- 2007-12-10 US US12/000,125 patent/US7845073B2/en not_active Expired - Fee Related
- 2007-12-12 JP JP2007321378A patent/JP4629088B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202424A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 多層配線基板の製造方法 |
| JP2003347587A (ja) * | 2002-05-23 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004260176A (ja) * | 2003-02-25 | 2004-09-16 | Palo Alto Research Center Inc | テープおよびその製造方法 |
| JP2005039234A (ja) * | 2003-06-27 | 2005-02-10 | Tdk Corp | コンデンサを内蔵した基板およびその製造方法 |
| US20060076584A1 (en) * | 2004-09-07 | 2006-04-13 | Il-Doo Kim | Fabrication of electronic and photonic systems on flexible substrates by layer transfer method |
| JP2005252308A (ja) * | 2005-05-30 | 2005-09-15 | Fujitsu Ltd | フィルム状コンデンサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7845073B2 (en) | 2010-12-07 |
| KR100735339B1 (ko) | 2007-07-04 |
| JP2008166757A (ja) | 2008-07-17 |
| US20080158770A1 (en) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4629088B2 (ja) | 薄膜キャパシタ内蔵型配線基板の製造方法および薄膜キャパシタ内蔵型配線基板 | |
| US8039759B2 (en) | Method for manufacturing a printed circuit board with a thin film capacitor embedded therein having a dielectric film by using laser lift-off, and printed circuit board with a thin film capacitor embedded therein manufactured thereby | |
| KR20200018555A (ko) | 반도체 장치의 제작 방법 | |
| WO2018101468A1 (ja) | 電子部品及び電子部品製造方法 | |
| JP2010232304A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP6628544B2 (ja) | 配線基板の製造方法 | |
| WO2019225695A1 (ja) | ガラス回路基板およびその製造方法 | |
| JP2011129665A (ja) | 積層配線基板の製造方法 | |
| JP4956899B2 (ja) | 薄膜圧電体素子の製造方法 | |
| JP2008533749A (ja) | プリント回路にパターニングされた埋め込み式静電容量層 | |
| JP2010020925A (ja) | 有機ｅｌパネルおよびその製造方法 | |
| JP5024812B2 (ja) | 誘電体構造及びその製造方法 | |
| JP2019114723A (ja) | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 | |
| JP5499397B2 (ja) | 誘電体構造体の製造方法 | |
| JP2008227144A (ja) | 圧電アクチュエータおよびその製造方法ならびに液体噴射ヘッド | |
| JP6144757B2 (ja) | 多層デバイスの製造方法およびこの方法によって製造される多層デバイス | |
| JP5152842B2 (ja) | 誘電体構造体の製造方法、圧着転写方法、及び保持構造 | |
| JP7009958B2 (ja) | キャパシタ内蔵ガラス基板の製造方法 | |
| JP7182856B2 (ja) | 配線基板及びその製造方法 | |
| JP6936965B2 (ja) | 配線基板及びその製造方法 | |
| WO2012014646A1 (ja) | 基板内蔵用キャパシタの製造方法、及びこれを備えたキャパシタ内蔵基板 | |
| JP4775753B2 (ja) | 誘電体薄膜キャパシタの製造方法 | |
| JP2009239129A (ja) | 強誘電体メモリ素子の製造方法 | |
| JP2011003847A (ja) | セラミック電子部品の製造方法 | |
| JP2009238920A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |