以下、本発明を実施するための形態を図面に基づいて詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する各部分には、同一符号を用いて、重複する説明は省略する。
(第1の実施形態)
図1は本発明の第1の実施の形態に係るガラス配線基板(キャパシタ内蔵ガラス回路基板)10の要部を示す縦断面図である。なお、図1中Pはキャパシタ形成部を示している。
図1に示すようにガラス配線基板10は、ガラス基板100を有している。ガラス基板100の上面には、絶縁樹脂層131が三層にわたって積層配置されている。また、ガラス基板100の下面には、絶縁樹脂層131が三層にわたって積層配置されている。
ガラス基板100には貫通孔101が形成されており、この貫通孔101内壁面及びガラス基板100の両面にわたってシード金属層102が形成されている。シード金属層102には、電解めっき層103が施され、導体回路層104が形成されている。導体回路層104の所定位置は下部電極105とされ、キャパシタ109が形成されている。
キャパシタ109は、図4Jに示すように、下部電極105上全面に下部中間層110、誘電体層111、シード金属層112を順次設けられている。シード金属層112の上部には上部電極114が形成されている。
誘電体層111の下層にある下部中間層110は、誘電体層111と下部電極105の密着性を向上させる層である。
上述したガラス基板100の両面にわたって絶縁樹脂層131が形成され、導体回路層104、キャパシタ形成部Pを覆っている。絶縁樹脂層131にはビアホール132や、積層導体回路層133、外部接続端子134が形成されている。外部接続端子134にははんだボール135が形成されている。
次に、各要素の材質、形状等について詳細に説明する。ガラス基板100は、光透過性を有する透明のガラス材料である。ガラスの成分またはガラスに含有される各成分の配合比率、更にガラスの製造方法は特に限定されない。例えば、ガラスとしては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラス等が挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。さらに、その他のいわゆるガラス材料を用いても良い。ただし、本実施形態にかかる半導体用途では、無アルカリガラスを用いるのが望ましい。また、ガラス基板100の厚さは1mm以下が好ましいが、ガラスの貫通孔形成プロセスの容易性や製造時のハンドリング性を考慮して、より好ましくは0.1mm以上0.8mm以下である。
ガラス基板100の製造方法としては、フロート法、ダウンドロー法、フュージョン法、アップドロー法、ロールアウト法等が挙げられるが、いずれの方法によって作製されたガラス材料を用いてもよく、本実施形態のものに限定されない。ガラスの線膨張係数は−1ppm/K以上15.0ppm/K以下であることが望ましい。その理由として、−1ppm/K以下である場合、ガラス材料自体を選定することが困難となり安価に作成できない。一方、15.0ppm/K以上である場合、他層との熱膨張係数の差異が大きく信頼性が低下する。また、本実施形態の基板にシリコンチップを実装する場合は、シリコンチップとの接続信頼性が低下する。なお、ガラスの線膨張径数は、より好ましくは0.5ppm/K以上8.0ppm/K以下、更に好ましくは1.0ppm/K以上4.0ppm/K以下であることが望ましい。
また、ガラス基板100には予め反射防止膜またはIRカットフィルタ等の機能膜が形成されていてもよい。また、強度付与、帯電防止付与、着色、テクスチャー制御等の機能が付与されても良い。これら機能膜の例として、強度付与にはハードコート膜、帯電防止付与については、帯電防止膜、着色については、光学フィルタ膜、テクスチャー制御においては、アンチグレア、光散乱膜等が挙げられるが、この限りではない。これら機能膜の形成方法としては、蒸着、スパッタリング法、ウエット方式等の成膜技術が用いられる。
シード金属層102はセミアディティブ工法における配線形成用において、電解めっきの給電層として作用する。ガラス基板100直上及び貫通孔101内壁に設けられるシード金属層102は、例えば、スパッタ法、またはCVD法によって形成され、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金単体もしくは複数組み合わせたものが用いられている。さらにその上に無電解めっき層(無電解銅めっき、無電解ニッケルめっき等)が形成されている。
本実施形態では、電気特性、製造の容易性の観点及びコスト面を考慮して、ガラスと密着が良好なチタン層、続いて銅層を順次スパッタリング法で形成する。ガラス基板上の回路形成用のチタンと銅層の合計の膜厚は、セミアディティブ法による微細な配線形成に有利なことから1μm以下とするのが望ましい。1μmより厚い場合ピッチ30μm以下の微細配線形成が困難である。
下部中間層110は、誘電体層111と同一元素種であるという観点から、例えば、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムを適用することができる。下部中間層110の厚さは本実施形態では規定されないが、誘電体層111より薄いことが望ましい。この場合、下部中間層110は誘電体層111と同一元素種で組成比を変化させることで、応力を低減させ密着性を向上させる層として機能する。また、図中には記載が無いが、下部電極105と下部中間層110の密着性をより向上させるため、下部電極105と下部中間層110の間に密着性金属層があっても良い。
誘電体層111は絶縁性、比誘電率の観点からアルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムから選択することができる。これら誘電体層の厚さは10nm以上5μm以下であることが望ましい。10nm以下である場合、絶縁性を保つことが出来ずにキャパシタとしての機能が発現しない。5μm以上の場合、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかってしまう。より好ましくは50nm以上、1μm以下であることが望ましい。この場合、下部中間層110、及び、誘電体層111が同一元素種であると、上述の成膜工程で下部中間層110、及び、誘電体層111を一括加工処理可能なため、工程を簡略することができる。また、誘電体層111は下部中間層110より十分に厚いため、所望の誘電体層の誘電率を得ることができる。
シード金属層112は、例えば、スパッタリング法、またはCVD法等により形成され、例えばCu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cu合金単体もしくは複数組み合わせたものを適用することができる。より好ましくは銅であることが後のエッチング除去が簡便となるため望ましい。これらシード金属層112の厚さは10nm以上5μm以下であることが望ましい。10nm以下である場合、続く電解めっき工程において通電不良が発生する可能性がある。5μm以上の場合、エッチング除去に時間がかかってしまう。より好ましくは100nm以上500nm以下が望ましい。また、図中には記載が無いが、シード金属層112と誘電体層111の密着性を向上させるため、シード金属層112と誘電体層111の間に密着性金属層があってもかまわない。
図2はガラス配線基板10の製造装置200を示す概略図である。製造装置200は、チャンバ210と、ガス供給部220,230と、排気ポンプ240とを備えている。ガス供給部220は、ガスボンベ221と、ガスボンベ221とチャンバ210を接続するガス供給管222と、ガス供給管222の途中に設けられたバルブ223とを備えている。ガス供給部230は、ガスボンベ231と、ガスボンベ231とチャンバ210を接続するガス供給管232と、ガス供給管232の途中に設けられたバルブ233とを備えている。
製造装置200において、後述するCVD、エッチング等の処理を行う。処理に必要なガス等については、ガスボンベ221,231によって適宜供給する。
次に、ガラス配線基板10の製造方法について説明する。図3A〜図3Gは、ガラス配線基板10の製造工程を示す縦断面図である。
図3Aに示すように、ガラス基板100を準備する。続いて図3Bに示すようにガラス基板100に貫通孔101を形成する。貫通孔101の断面形状や径は本実施形態により限定されない。例えば貫通孔のトップ径とボトム径よりも中央部の径が狭くなるような形状でもよく、また、トップ径に対しボトム径が小さい形状等でもよい。更に、貫通孔のトップ径とボトム径よりも中央部の径が広くなるような形状でもよい。貫通孔の公知形成方法としては、レーザ加工、放電加工、感光性レジスト材料を用いる場合ではサンドブラスト加工、ドライエッチング、フッ化水素酸等によるケミカルエッチング加工が挙げられる。さらに感光性ガラスを用いてもガラスコアを作成することが可能である。好ましくはレーザ加工、放電加工が簡便でスループットが良いことから望ましい。用いることができるレーザは、CO2レーザ、UVレーザ、ピコ秒レーザ、フェムト秒レーザ等から選択することができる。
続いて図3Cに示すように貫通孔101が形成されたガラス基板100の表面及び貫通孔内にシード金属層102を形成する。シード金属層102はセミアディティブ工法における配線形成用において、電解めっきの給電層として作用する。
シード金属層102の形成工程は、ガラス基板100上にチタン、銅層を形成した後に、無電解めっき層を形成する。チタン、銅層のみである場合、貫通孔101内部すべてに金属皮膜を形成することができずに、貫通孔101の接続信頼性低下が生じる。本実施形態によれば、無電解めっき法によって貫通孔101内に金属層を増強することで貫通孔101の接続信頼性を向上させることができる。無電解めっき層は無電解銅めっき、無電解ニッケルめっきが挙げられるが、ガラスあるいはチタン、銅層との密着性がよいことから無電解ニッケルめっきを行う。ニッケルめっき層が厚い場合微細は配線形成が困難となってしまうばかりでなく、膜応力増加による密着性低下する。そのため、無電解ニッケルめっき厚は1μm以下が望ましい。また、より好ましくは、0.5μm以下であり、さらに好ましくは0.3μm以下である。また、無電解ニッケルめっき皮膜には還元剤に由来する共析物であるリンや、無電解ニッケルめっき液中に含まれる硫黄や鉛やビスマス等が含まれていてもよい。以上の工程を経て、貫通孔101が形成されたガラス基板上にシード金属層102が形成された基板(図3C)が得られる。
続いて、図3Dに示すように、フォトレジストパターンPRを形成する。フォトレジストパターンPRの形成方法について記載する。まず、シード金属層102上全面にフォトレジスト層を形成する。形成するフォトレジスト層はネガ型ドライフィルムレジスト、ネガ型液状レジスト、ポジ型液状レジストが挙げられるが、レジスト層の形成が簡便でかつ安価であるためネガ型フォトレジストであることが望ましい。レジスト層形成方法であるが、例えばネガ型ドライフィルムレジストであればロールラミネート法、真空ラミネート法が挙げられる。液状ネガ型、あるいはポジ型レジストである場合はスリットコート、カーテンコート、ダイコート、スプレーコート、静電塗装、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。これらレジスト層の形成方法は本実施形態により限定されない。
続いて、フォトレジスト層に所望の導体回路層104を公知のフォトリソグラフィー法によって形成する。レジストパターンは後の電解めっき層が形成される部分が露出するように位置あわせの上、露光、現像処理することによってパターニングする。レジスト層の厚さであるが、後工程の電解めっき厚にも依存するが、好ましくは5μm以上、25μm以下であることが望ましい。5μmより薄い場合、導体回路層となる電解めっき層を5μm以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。25μmより厚くなる場合、ピッチ30μm以下の微細配線を形成することが困難となる。こうして図3Dに示すように、フォトレジストパターンPRが形成されたガラス基板を得る。
続いて、図3Eに示すように、電解めっき層103を電解めっき法により形成する。シード金属層102と電解めっき層103が積層されたものが導体回路層104となる。電解めっき法は電解ニッケルめっき、電解銅めっき電解、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚さは3μm以上30μm以下であることが望ましい。この理由として、3μm以下の場合、後のエッチング処理によっては回路が消失してしまう危険性があり、さらに回路の接続信頼性、電気伝導性が低下する危険性があるためである。一方、電解銅めっき厚が30μm以上である場合、30μm厚以上のレジスト層を形成する必要があり、製造コストがかかることになる。さらにはレジスト解像性が低下することから、ピッチ30μm以下の微細な配線形成が困難となってしまう。より好ましくは5μm以上、25μm以下であり、さらに好ましくは10μm以上、20μm以下であることが望ましい。
続いて、図3Fに示すように、電解めっきにより配線形成した後に不要となったフォトレジストパターンPRを除去し、導体回路層104のみをガラス基板100に配置すると共に、シード金属層102を露出させる。本実施形態にレジスト除去方法は限定されず、例えば、アルカリ水溶液によって剥離除去することができる。
続いて、図3Gに示すように、シード金属層102の露出した部分を除去し、回路を電気的に分断することによって、スルーホールが形成されたガラス基板上に導体回路層104を形成する。シード層除去方法は本実施形態によって限定されることはないが、無電解ニッケル層、銅層、チタン層を順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、本実施形態によって限定されない。
図4A〜図4Jは、図3G二点鎖線Qの部分を拡大して示す縦断面図である。図4A〜図4Jにより、キャパシタ109の形成工程を説明する。なお、これらの図において、ガラス基板100上に形成された導体回路層104上へのキャパシタ形成の一例を記載してあるが、導体回路層104の直上にキャパシタ109を作成することに限定されない。すなわち電子回路が形成されたガラス回路基板上に絶縁樹脂層を形成した後に回路形成を繰り返すことで多層回路としてもよく、多層回路中の任意配線層上にキャパシタ109を形成してもよい。
図4Aは、導体回路層104の一部の下部電極105を示している。続いて図4Bに示すように下部電極105上の全面に渡り、下部中間層110、誘電体層111を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、MBE法、レーザブレーション法、CVD法が挙げられるが、本実施形態により限定されない。下部中間層110及び誘電体層111は、同一元素種で形成されているため、ガスの流量を変化させるだけで形成することが可能である。例えば、CVD法であれば、製造装置200を用いてこれを実施することができる。
続いて、図4Cに示すようにレジストパターンPRを形成する。レジストパターンPRの形成は、前記と同方法で行ってもよい。この場合、レジストパターンPRは下部電極105の内側に形成する。図4Cではある一例の概略側面図を用いて説明しているが、どの側面視においても(つまり、平面視において)内側になるように形成する。
続いて、図4DにてレジストパターンPRをマスクとして下部中間層110及び誘電体層111の不要部分を除去する。下部中間層110及び誘電体層111の除去方法は化学エッチング法、ドライエッチング法、いずれも公知方法を用いることができ、本実施形態により限定されない。上述したように、レジストパターンPRは下部電極105の内側に形成にされているため、レジストパターンPRをマスクとして不要部分を除去すると下部中間層110及び誘電体層111は下部電極105の内側にのみ形成される。
続いて図4Eで不要になったレジストパターンPRを除去する。レジストパターンPRの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。続いて図4Fに示すように全面に渡り、シード金属層112を形成する。シード金属層112はキャパシタ109の上部電極114をセミアディティブ法で形成するための給電層である。
続いて、図4Gに示すようにレジストパターンPRを形成する。レジストパターンPRの形成は、前記と同方法で行ってもよい。この場合、レジストパターンPRの開口領域は誘電体層111の内側となるように形成する。図4Gではある一例の概略側面図を用いて説明しているが、どの側面視においても(つまり、平面視において)内側になるように形成する。
続いて、図4Hでシード金属層112を用いて電解めっき法によって上部電極114を形成する。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚さは3μm以上30μm以下であることが望ましい。3μm以下の場合、後のエッチング処理によっては回路が消失してしまう危険性がある。さらに回路の接続信頼性、電気伝導性が低下する危険性がある。電解銅めっき厚が30μm以上である場合、30μm厚以上のレジスト層を形成する必要があり、製造コストがかかる。さらにはレジスト解像性が低下することから、ピッチ30μm以下の微細な配線形成が困難となってしまう。より好ましくは5μm以上、25μm以下であることが望ましい。さらに望ましくは10μm以上、20μm以下であることが望ましい。上述したように、レジストパターンPRは誘電体層111の内側に形成にされているため、シード金属層112及び上部電極114は誘電体層111の内側にのみ形成される。
続いて、図4Iで不要になったレジストパターンPRを除去する。レジストパターンPRの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。続いて、図4Jで不要部分のシード金属層112を除去する。シード金属層112の除去は公知の化学エッチング液を用いることができる。さらにドライエッチング法により除去してもよい。上述の工程を通すことにより、キャパシタ109が形成される。
その後、図1に示すように、絶縁樹脂層131及びビアホール132を形成し、積層導体回路層133を公知のセミアディティブ法あるいはサブトラクティブ法を用いて形成することを繰り返すことによって多層配線を形成してもよい。さらにはんだボール135を形成してもよい。
以下に多層配線の形成方法について説明する。多層配線の形成方法は公知方法を用いることができる。多層配線層の絶縁樹脂層131として使用できる例としてはエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー及びこれらの複合材料、あるいは感光性ポリイミド樹脂、感光性ポリベンゾオキサゾール、感光性アクリル−エポキシ樹脂を用いても良い。絶縁樹脂の形成方法は本実施形態により限定されないが、シート状のものであれば真空ラミネート、真空プレス、ロールラミネート法を用いることができる。液状のものであれば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗装、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。絶縁層の厚さであるが、好ましくは5μm以上50μm以下であることが望ましい。50μm以上である場合、絶縁樹脂層に形成できるビアホール132を小径化が難しくなるため、配線の高密度化が不利となってしまう、5μm以下である場合、層間絶縁性を確保することが困難となる。
多層配線中のビアホール132の形成は、非感光性絶縁樹脂であればレーザ加工を用いることができる。レーザは、CO2レーザ、UVレーザ、ピコ秒レーザ、フェムト秒レーザ等が挙げられるが、好ましくはUVレーザ、CO2レーザであることが簡便で望ましい。感光性絶縁樹脂であればフォトリソグラフィー法によって形成することができる。ビアホール形成後に適宜過マンガン酸溶液によるデスミアを行うことで樹脂表面の粗化とビアホール内をクリーニングして導体回路層104との密着性向上を行うことが望ましい。あるいはプラズマ処理によって樹脂表面及びビア内部をクリーニングする方法を行っても良い。
積層導体回路層133の形成方法は公知方法を用いることができる。すなわちビアホール形成後の樹脂上全面に1μm前後のシード層として薄膜金属層を形成する。シード層の形成方法としては公知の無電解銅めっき、無電解ニッケルめっき、あるいはスパッタ法により薄膜金属層を形成することができる。シード金属層は無電解めっきであれば無電解銅めっき層であることがのぞましい。無電解銅めっきであれば触媒のPd層が樹脂−銅界面にあっても良い。スパッタ法であればCu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cu合金単体もしくは複数組み合わせたものを適用することができる。より好ましくはチタン層/銅層のスパッタ層であることが密着性良好であり、且つ後のエッチング除去が簡便となるため望ましい。樹脂上に金属層を形成した後の配線形成方法は、公知のセミアディティブ法であれば、フォトリソグラフィー法によるレジストパターン形成、電解めっき、レジスト剥離、シード層除去により回路形成することができる。サブトラクティブ法であれば、シード層上全面に電解めっき、レジストパターン形成、エッチング、レジスト剥離の工程により回路層を形成することが可能である。電解めっきは電解銅めっきであることが、電気伝導性やコストの観点から望ましい。
なお、絶縁樹脂層131は最外層であれば、ソルダーレジストを用いても良く、本実施形態により限定されない。また、外部接続端子134に表面処理を行ってもよい。表面処理を行うことではんだボール135との接合性が向上する。表面処理は、スズやスズの合金めっき皮膜、無電解Ni−P/無電解Pd−P/Auめっき皮膜、もしくは無電解Ni−P/Auめっき皮膜等を成膜することができる。または、プレソルダー処理、または、OSP(Organic Solderability Preservative)等の有機皮膜処理が施されてもよい。はんだボール135はスクリーン印刷法、はんだボール振込み搭載法、電解めっき法等によって形成することができる。はんだボールの組成はスズ、銀、銅、ビスマス、鉛、亜鉛、インジウム、アンチモン等一種、もしくは複数種を混合したものを用いることができ、これら金属材料の混合比は問わない。はんだの代わりにワイヤーボンディング用のパッドを設けてもよい。
このように構成されたガラス配線基板10によれば、図4Jに示すように、下部電極105とキャパシタの誘電体層111との間に、下部中間層110を設けることによって、下部電極105の金属表面と誘電体層111の接合強度を向上させることができる。また、誘電体層111及び、下部中間層110、が同一元素種であると、成膜工程で誘電体層111及び、下部中間層110を一括加工処理可能なため、工程を簡略することができる。
図5に示すように、ガラス配線基板10の変形例に係るガラス配線基板10Aにおいては、絶縁樹脂層131上の任意の回路上にキャパシタ109を形成してもよい。多層配線の何れの層内にもキャパシタ109を形成しても良い。
図6に示すように、ガラス配線基板10の変形例に係るガラス配線基板10Bにおいては、はんだボール135を両面に設け、半導体チップ136やチップ部品137を搭載してもよい。
(第2実施形態)
以下、第2の実施形態に係るキャパシタ内蔵ガラス回路基板について図7A〜図7Jを用いて詳細を説明する。図7A〜図7Jは、図3G二点鎖線Pの部分を拡大して示す縦断面図である。なお、これらの図において、ガラス基板100上に形成された導体回路層104上へのキャパシタ形成の一例を記載してあるが、導体回路層104の直上にキャパシタ109を作成することに限定されない。本実施の形態の製造方法は、第1の実施形態における図3A〜図3Fの工程については同様である。
図7Aは、導体回路層104の一部の下部電極105を示している。続いて図7Bに示すように下部電極105上の全面に渡り、誘電体層111、上部中間層113を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、MBE法、レーザブレーション法、CVD法が挙げられるが、本実施形態により限定されない。上部中間層113及び誘電体層111は、同一元素種で形成されているため、ガスの流量を変化させるだけで形成することが可能である。例えば、CVD法であれば、製造装置200を用いてこれを実施することができる。
本実施形態における図7Bに示す誘電体層111は、前述した誘電体層111と同様の材料、寸法で形成される。この場合、誘電体層111、及び上部中間層113が同一元素種であると、成膜工程で誘電体層111、及び、上部中間層113を一括加工処理可能なため、工程を簡略することができる。また、誘電体層111は上部中間層113より十分に厚いため、所望の誘電体層の誘電率を得ることができる。また、図中には記載が無いが、下部電極105と誘電体層111の密着性をより向上させるため、下部電極105と誘電体層111の間に密着性金属層があってもかまわない。
誘電体層111の上層にある上部中間層113は、誘電体層111とシード金属層112の密着性を向上させる層であり、誘電体層111と同一元素種であるという観点から、例えば、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムを適用することができる。上部中間層113の厚さは本実施形態では規定されないが、誘電体層111より薄いことが望ましい。この場合、上部中間層113は誘電体層111と同一元素種で組成比を変化させることで、応力を低減させ密着性を向上させる層として機能する。
続いて、図7Cに示すようにレジストパターンPRを形成する。レジストパターンPRの形成は、前記と同方法で行ってもよい。この場合、レジストパターンPRは下部電極105の内側に形成する。図7ではある一例の概略側面図を用いて説明しているが、どの側面視においても(つまり、平面視において)内側になるように形成する。
続いて、図7DにてレジストパターンPRをマスクとして誘電体層111及び上部中間層113の不要部分を除去する。誘電体層111及び上部中間層113の除去方法は化学エッチング法、ドライエッチング法、いずれも公知方法を用いることができ、本実施形態により限定されない。上述したように、レジストパターンPRは下部電極105の内側に形成にされているため、レジストパターンPRをマスクとして不要部分を除去すると誘電体層111及び上部中間層113は下部電極105の内側にのみ形成される。
続いて図7Eに示すように、不要になったレジストパターンPRを除去する。レジストパターンPRの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
続いて図7Fに示すように全面に渡り、シード金属層112を形成する。シード金属層112はキャパシタ109の上部電極114をセミアディティブ法で形成するための給電層である。シード金属層112は、前述したものと同様の製法、材料及び寸法で形成されている。また、図中には記載が無いが、シード金属層112と上部中間層113の密着性をより向上させるため、シード金属層112と上部中間層113の間に密着性金属層があってもかまわない。
続いて、図7Gに示すように、レジストパターンPRを形成する。レジストパターンPRの形成は、前記と同方法で行ってもよい。この場合、レジストパターンPRの開口領域は上部中間層113の内側となるように形成する。図7Gではある一例の概略側面図を用いて説明しているが、どの側面視においても(つまり、平面視において)内側になるように形成する。
続いて、図7Hに示すように、シード金属層112を用いて電解めっき法によって上部電極114を形成する。電解めっき法については、前述したものと同様である。上述したように、レジストパターンPRは上部中間層113及び誘電体層111の内側に形成にされているため、シード金属層112及び上部電極114は上部中間層113及び誘電体層111の内側にのみ形成される。
続いて、図7Iに示すように、不要になったレジストパターンPRを除去する。レジストパターンPRの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。続いて、図7Jで不要部分のシード金属層112を除去する。シード金属層112の除去は公知の化学エッチング液を用いることができる。さらにドライエッチング法により除去してもよい。上述の工程を通すことにより、キャパシタ109が形成される。
このように構成されたガラス配線基板10によれば、図7Jに示すように、キャパシタの誘電体層111とシード金属層112の間に上部中間層113を設けることによって、シード金属層112の金属表面と誘電体層111の接合強度を向上させることができる。また、誘電体層111及び、上部中間層113、が同一元素種であると、成膜工程で誘電体層111及び、上部中間層113を一括加工処理可能なため、工程を簡略することができる。
(第3実施形態)
以下、第3の実施形態に係るキャパシタ内蔵ガラス回路基板について図8A〜図8Jを用いて詳細を説明する。図8A〜図8Jは、図3G二点鎖線Pの部分を拡大して示す縦断面図である。なお、これらの図において、ガラス基板100上に形成された導体回路層104上へのキャパシタ形成の一例を記載してあるが、導体回路層104の直上にキャパシタ109を作成することに限定されない。本実施の形態の製造方法は、第1の実施形態における図3A〜図3Fの工程については同様である。
図8Aは、導体回路層104の一部の下部電極105を示している。続いて図8Bに示すように下部電極105上の全面に渡り、下部中間層110、誘電体層111、上部中間層113を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、MBE法、レーザブレーション法、CVD法が挙げられるが、本実施形態により限定されない。上部中間層113及び誘電体層111は、同一元素種で形成されているため、ガスの流量を変化させるだけで形成することが可能である。例えば、CVD法であれば、製造装置200を用いてこれを実施することができる。
誘電体層111の下層にある下部中間層110は、誘電体層111と下部電極105の密着性を向上させる層であり、誘電体層111と同一元素種であるという観点から、例えば、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムを適用することができる。下部中間層110の厚さは本実施形態では規定されないが、誘電体層111より薄いことが望ましい。この場合、下部中間層110は誘電体層111と同一元素種で組成比を変化させることで、応力を低減させ密着性を向上させる層として機能する。また、図中には記載が無いが、下部電極105と下部中間層110の密着性をより向上させるため、下部電極105と下部中間層110の間に密着性金属層があってもかまわない。
本実施形態における図8Bに示す誘電体層111は、前述した誘電体層111と同様の材料、寸法で形成される。この場合、下部中間層110、誘電体層111、及び、上部中間層113が同一元素種であると、成膜工程で下部中間層110、誘電体層111、及び、上部中間層113を一括加工処理可能なため、工程を簡略することができる。また、誘電体層111は下部中間層110、及び上部中間層113より十分に厚いため、所望の誘電体層の誘電率を得ることができる。
誘電体層111の上層にある上部中間層113は、誘電体層111とシード金属層112の密着性を向上させる層である。誘電体層111と同一元素種であるという観点から、例えば、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムを適用することができる。上部中間層113の厚さは本実施形態では規定されないが、誘電体層111より薄いことが望ましい。この場合、上部中間層113は誘電体層111と同一元素種で組成比を変化させることで、応力を低減させ密着性を向上させる層として機能する。
続いて、図8Cに示すようにレジストパターンPRを形成する。レジストパターンPRの形成は、前記と同方法で行ってもよい。この場合、レジストパターンPRは下部電極105の内側に形成する。図5Cではある一例の概略側面図を用いて説明しているが、どの側面視においても(つまり、平面視において)内側になるように形成する。
続いて、図8DにてレジストパターンPRをマスクとして下部中間層110、誘電体層111、及び上部中間層113の不要部分を除去する。下部中間層110、誘電体層111、及び上部中間層113の除去方法は化学エッチング法、ドライエッチング法、いずれも公知方法を用いることができ、本実施形態により限定されない。上述したように、レジストパターンPRは下部電極105の内側に形成にされているため、レジストパターンPRをマスクとして不要部分を除去すると下部中間層110、誘電体層111、及び上部中間層113は下部電極105の内側にのみ形成される。
続いて図8Eに示すように、不要になったレジストパターンPRを除去する。レジストパターンPRの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
続いて図8Fに示すように全面に渡り、シード金属層112を形成する。シード金属層112はキャパシタ109の上部電極114をセミアディティブ法で形成するための給電層である。シード金属層112は、前述したものと同様の製法、材料及び寸法で形成されている。また、図中には記載が無いが、シード金属層112と上部中間層113の密着性をより向上させるため、シード金属層112と上部中間層113の間に密着性金属層があってもかまわない。
続いて、図8Gに示すようにレジストパターンPRを形成する。レジストパターンPRの形成は、前記と同方法で行ってもよい。この場合、レジストパターンPRの開口領域は上部中間層113の内側となるように形成する。図5Gではある一例の概略側面図を用いて説明しているが、どの側面視においても(つまり、平面視において)内側になるように形成する。
続いて、図8Hに示すように、シード金属層112を用いて電解めっき法によって上部電極114を形成する。電解めっき法については、前述したものと同様である。上述したように、レジストパターンPRは上部中間層113、誘電体層111、及び下部中間層110の内側に形成にされているため、シード金属層112及び上部電極114は上部中間層113、誘電体層111、及び下部中間層110の内側にのみ形成される。
続いて、図8Iに示すように、不要になったレジストパターンPRを除去する。レジストパターンPRの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
続いて、図8Jに示すように不要部分のシード金属層112を除去する。シード金属層112の除去は公知の化学エッチング液を用いることができる。さらにドライエッチング法により除去してもよい。上述の工程を通すことにより、キャパシタ109が形成される。
このように構成されたガラス配線基板10によれば、図8Jに示すように、キャパシタ109の下部電極105と誘電体層111の間に下部中間層110を設けると共に、誘電体層111とシード金属層112の間に上部中間層113を設けることによって、下部電極105と誘電体層111の接合強度、及び、シード金属層112の金属表面と誘電体層111の接合強度を向上させることができる。また、誘電体層111、下部中間層110、及び、上部中間層113、が同一元素種であると、成膜工程で誘電体層111、下部中間層110、及び、上部中間層113を一括加工処理可能なため、工程を簡略することができる。
次に、上述した各実施形態に基づいて製造されたガラス配線基板10と、一般的なキャパシタ内蔵ガラス回路基板とを比較する。
(実施例1)
本実施形態に係るガラス配線基板10について、上述した各図に基づいて製造方法を説明する。
まず、図3Aに示すように、ガラス基板100(日本電気硝子株式会社製OA−10G、0.5mm厚、線熱膨張係数 3ppm/K)を準備する。続いて図3Bに示すようにピコ秒レーザ加工機を用いて貫通孔101の径がトップ径80μm、ボトム径60μmで貫通孔101を形成した。さらに図1Cに示すようにガラス基板100の表裏面にシード金属層102としてスパッタ法を用いてチタンを50nm、銅を300nm成膜した。さらにスルーホール内101内のシード金属層の増膜を目的として0.1μm厚さの無電解ニッケルめっき層を形成した。以上よりチタン、銅、ニッケルからなるシード金属層102を形成した。続いて図3Dに示すように25μm厚の感光性ドライフィルムレジストをシード金属層102上にロールラミネートによって設け、フォトリソグラフィーによってレジストパターンPRを形成した。次に、図3Eに示すように15μm厚さとなるように電解銅めっき層104を形成した後に、レジストパターンPRをアルカリ溶液中で剥離することにより、図3Fに示す基板を得る。さらにシード金属層102のNi層を硝酸−過酸化水素混合エッチング液、Cu層を硫酸−過酸化水素混合エッチング液、Ti層を水酸化カリウム−過酸化水素エッチング液を用いて順次溶解除去し、ガラス配線基板10を得た(図3G)。
次に、図4A〜図4Jにより、本実施形態におけるキャパシタ109の形成について説明する。図4Aに示すガラス基板100上に形成された導体回路層104上全面にCVD法によりシリコンナイトライドを下部中間層110と誘電体層111で組成比を変化させて誘電体層111が下部中間層110より厚くなるように成膜した。続いて上部全面にドライフィルムレジストを真空ラミネートにてレジスト層を形成した。続いて図2Cに示すように公知フォトリソグラフィー法によりレジストパターンPRを形成した後に、ドライエッチング法で中間/誘電体層を形成し、さらにレジストパターンPRをアルカリ水溶液で剥離除去した。続いて図4Fに示すように、上部全面にCu層を300nmになるように成膜した。続いて上部全面にドライフィルムレジストを真空ラミネートにてレジスト層を形成した。続いて図4Gに示すように公知フォトリソグラフィー法によりレジストパターンPRを形成した後に、電解銅めっきによりキャパシタ109の上部電極114を厚さ10μmで形成した。最後にレジストパターンPRをアルカリ水溶液で剥離除去後、キャパシタ形成用のシード金属層112を硫酸−過酸化水素エッチング液で溶解除去することで、本実施形態であるキャパシタを形成した。
さらに脂厚40μmのビルトアップ樹脂であるGX−T31(味の素ファインテクノ製)を真空ラミネートにより絶縁樹脂層を表裏両面に形成後、UVレーザ加工機で直径60μmのビアホールを形成した。さらにデスミア処理、無電解銅めっき処理によって厚さ0.8μmの無電解銅めっき層を形成した後に、厚さ25μmのドライフィルムレジスト層を表裏両面に形成した。フォトリソグラフィーによりレジストパターンを形成後、電解銅めっきによって厚さ15μmの導体回路層を表裏各層の多層回路層を形成した。以上の多層回路形成を繰り返すことで、ビルトアップ多層回路をガラスコア配線上表裏に各2層の回路層を形成した。表裏最外層はソルダーレジスト層を形成し、フォトリソグラフィーすることによって外部接続端子で本実施形態の実施例のガラス配線基板10を得た。さらに図1に示すように、外部接続端子134表面にニッケル−金めっきを行いさらにはんだボール135を形成することで、ガラス配線基板10を作製した。
この製造方法により、下部電極105と誘電体層111との間に下部中間層110を有する、すなわち、誘電体層の下側に中間層を有するキャパシタ109の形状を得た。
(実施例2)
実施例2として、図8Jに示すように、下部電極105の金属表面と誘電体層111の接合強度を向上させる下部中間層110、及びシード金属層112の金属表面と誘電体層111の接合強度を向上させる上部中間層113を有するキャパシタの形状であるガラス配線基板10を作成した。製造方法としては、誘電体層111に上部中間層113を成膜する方法以外、上述の実施例1に示す方法と同方法である。
この製造方法により、下部電極105と誘電体層111との間に下部中間層110、及び誘電体層111とシード金属層112との間に上部中間層113を有する、すなわち、誘電体層111の上側、及び下側に中間層を有するキャパシタ109の形状を得た。
(比較例)
比較例として、図5Bに示す下部中間層110、及び、上部中間層113の存在しないキャパシタの形状であるキャパシタ内蔵ガラス回路基板を作成した。製造方法としては、図4Bに示す誘電体層111に上部中間層113を成膜する方法を除く、上述の実施例1記載の方法と同方法である。
この場合、下部電極105と誘電体層111が、及び誘電体層111とシード金属層112が直接接合しているキャパシタの形状を得た。以上の実施例1,2及び比較例の製造方法において、キャパシタの品質に顕著な差が確認されたため、結果を下記に記載する。
上述した熱サイクル試験後のキャパシタの良品率は、実施例2のキャパシタ内蔵ガラス回路基板が最も高く、次に実施例1のキャパシタ内蔵ガラス回路基板で、比較例のキャパシタ内蔵ガラス回路基板が最も低い結果となった。これは、中間層を有することで層間密着性が向上し、誘電体層の剥離あるいはクラック発生が軽減されるためである。
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。