CN110036699B - 芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法 - Google Patents

芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法 Download PDF

Info

Publication number
CN110036699B
CN110036699B CN201780075059.9A CN201780075059A CN110036699B CN 110036699 B CN110036699 B CN 110036699B CN 201780075059 A CN201780075059 A CN 201780075059A CN 110036699 B CN110036699 B CN 110036699B
Authority
CN
China
Prior art keywords
layer
plating layer
nickel plating
core substrate
glass plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780075059.9A
Other languages
English (en)
Other versions
CN110036699A (zh
Inventor
土田彻勇起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN110036699A publication Critical patent/CN110036699A/zh
Application granted granted Critical
Publication of CN110036699B publication Critical patent/CN110036699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

提供一种难以发生玻璃芯基板的破裂的技术。本发明的芯基板1具备玻璃板10、以及设置于所述玻璃板10的一个主面上的第1导体图案20，所述第1导体图案20包含：设置于所述玻璃板10的所述一个主面上且磷含量为5质量％以下的第1镀镍层210、以及设置于所述第1镀镍层210上的第1镀铜层22。

Description

芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基 板、及芯基板的制造方法
技术领域
本发明涉及芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法。
背景技术
近年来，电子设备的高功能化及小型化持续进展中。与此相伴地，要求搭载于电子设备的半导体组件的高密度化。为了应对这样的要求，进行了提高用于安装半导体芯片的配线基板的配线密度的研究。
作为包含于配线基板中的芯材，一般使用玻璃环氧树脂(日本特开2000-252630号公报)。近年来，使用玻璃板作为芯材的玻璃配线基板受到关注。
相比于由玻璃环氧树脂所构成的芯材，玻璃板能够实现更高的平滑度。因此，在玻璃配线基板中，可形成超微细配线。因此，若使用玻璃配线基板，则可进行高密度的安装。
另外，玻璃板在20℃至260℃的温度范围中的线膨胀系数(CTE)与使用硅基板的半导体芯片在20℃至260℃的温度范围中的线膨胀系数基本一致。因此，若使用玻璃配线基板，则可实现残留应力小的安装。
此外，玻璃配线基板在高速传送方面性能优异。
根据以上，玻璃配线基板作为搭载于高性能电子设备中的半导体组件的配线基板之一而受到关注。
发明内容
玻璃芯基板是玻璃配线基板或其一部分。玻璃芯基板可通过以下的方法获得：在玻璃板的至少一个主面上，利用化学镀法形成镀镍层；利用电镀法，形成被覆有该镀镍层的一部分的镀铜层；以及对镀镍层的其他部分(即镀镍层当中的未被镀铜层被覆的部分)蚀刻，从而形成导体图案。
然而，利用这种方法得到的玻璃芯基板会有容易发生破裂的问题。
因此，本发明的目的在于提供一种难以发生玻璃芯基板破裂的技术。
根据本发明的第1方面，提供一种芯基板，其具备玻璃板以及设置于所述玻璃板的一个主面上的第1导体图案，所述第1导体图案包含：设置于所述玻璃板的所述一个主面上且磷含量为5质量％以下的第1镀镍层、以及设置于所述第1镀镍层上的第1镀铜层。
根据本发明的第2方面，提供一种多层配线基板，其具备：根据第1方面的芯基板、将所述第1导体图案夹在中间而与所述玻璃板相对向的配线层、以及存在于所述第1导体图案与所述配线层之间的绝缘层。
根据本发明的第3方面，提供一种半导体封装体，其具备：根据第1方面的芯基板或者根据第2方面的多层配线基板、以及搭载于该多层配线基板上的半导体芯片。
根据本发明的第4方面，提供一种半导体组件，其具备：根据第3方面的半导体封装体、以及搭载有该半导体封装体的母板。
根据本发明的第5方面，提供一种覆铜基板，其具备：玻璃板、设置于所述玻璃板的一个主面上且磷含量为5质量％以下的镀镍层、以及设置于所述镀镍层上的镀铜层。
根据本发明的第6方面，提供一种芯基板的制造方法，包括：在玻璃板的至少一个主面上，利用化学镀法形成磷含量为5质量％以下的镀镍层；利用电镀法形成被覆有所述镀镍层的一部分的镀铜层；以及使用酸作为蚀刻剂对所述镀镍层的其他部分进行蚀刻，从而形成含有所述镀镍层的所述一部分和所述镀铜层的导体图案。
附图简要说明
[图1]为示意性地表示根据本发明一个方式的芯基板的平面图。
[图2]为沿着图1所示的芯基板的F2-F2线的剖面图。
[图3]为示意性地表示图1及图2所示的芯基板的第1变形例的剖面图。
[图4]为示意性地表示图1及图2所示的芯基板的第2变形例的剖面图。
[图5]为示意性地表示根据本发明其他方式的芯基板的平面图。
[图6]为沿着图5所示的芯基板的F6-F6线的剖面图。
[图7]为示意性地表示图5及图6所示的芯基板的第1变形例的剖面图。
[图8]为示意性地表示图5及图6所示的芯基板的第2变形例的剖面图。
[图9]为示意性地表示包含图4所示的芯基板的多层配线基板的剖面图。
[图10]为示意性地表示包含图8所示的芯基板的多层配线基板的剖面图。
[图11]为示意性地表示包含图9或图10所示的多层配线基板的半导体组件的一个例子的剖面图。
[图12]为示意性地表示包含图9或图10所示的多层配线基板的半导体组件的其他例子的剖面图。
[图13A]为示意性地表示图1及图2所示的芯基板的制造方法的一个例子的剖面图。
[图13B]为示意性地表示图1及图2所示的芯基板的制造方法的一个例子的剖面图。
[图13C]为示意性地表示图1及图2所示的芯基板的制造方法的一个例子的剖面图。
[图13D]为示意性地表示图1及图2所示的芯基板的制造方法的一个例子的剖面图。
[图13E]为示意性地表示图1及图2所示的芯基板的制造方法的一个例子的剖面图。
[图13F]为示意性地表示图1及图2所示的芯基板的制造方法的一个例子的剖面图。
[图14A]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图14B]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图14C]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图14D]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图14E]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图14F]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图14G]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图14H]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图14I]为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
[图15A]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图15B]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图15C]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图15D]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图15E]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图15F]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图15G]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图15H]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图15I]为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
[图16]为示意性地表示图10所示的多层配线基板的制造方法的一个例子的剖面图。
具体实施方式
本发明人针对上述问题进行了详细的研究。结果是，发现镀镍层的磷含量会影响到芯基板的破裂。也就是说，以往，形成于玻璃板的至少一个主面上的镀镍层的磷含量为6质量％以上。然而，本发明人获得了如此见解：通过使该镀镍层的磷含量充分地变小，从而使芯基板的破裂难以发生。本发明是基于该见解而完成的。
以下，参照附图对本发明的方式进行说明。需要说明的是，在以下的说明中，对于具有相同要素或相同功能的各部分使用同一符号，并省略重复的说明。
图1为示意性地表示根据本发明的一个方式的芯基板的平面图。图2为沿着图1所示的芯基板的F2-F2线的剖面图。
图1及图2所示的芯基板1具备：设有贯通孔TH的玻璃板10、第1导体图案20、第2导体图案30、以及导体层40。
玻璃板10通常具有透光性。构成玻璃板10的玻璃材料的成分及其掺合比率并无特别限定。作为玻璃板10，例如可使用无碱玻璃、碱玻璃、硼硅酸玻璃、石英玻璃、蓝宝石玻璃、及感光性玻璃等以硅酸盐为主成分的玻璃。作为玻璃板10，从用于半导体封装体及半导体组件的观点考虑，优选使用无碱玻璃。无碱玻璃中所含的碱成分的含量优选为0.1质量％以下。
玻璃板10的厚度优选为1mm以下。若考虑到贯通孔TH的形成容易性或制造时的操作性，则玻璃板10的厚度更优选在0.1mm以上0.8mm以下的范围内。
作为玻璃板10的制造方法，例如可列举出：浮式法(float process)、下拉法(down-draw process)、熔融法(fusion method)、上引法(up-draw process)以及压延法(rollout process)等。玻璃板10可使用通过任一方法所制作的材料。
在20℃至260℃的温度范围中，玻璃板10的线膨胀系数(CTE：Coefficient ofThermal Expansion)优选在0.1×10-6/K以上15.0×10-6/K以下的范围内，更优选在0.5×10-6/K以上8.0×10-6/K以下的范围内，进一步优选在0.5×10-6/K以上4.0×10-6/K以下的范围内。若玻璃板10的线膨胀系数在该范围内，则与采用了在芯基板1上进行表面安装的硅基板的半导体芯片的线膨胀系数之间的差趋向于较小。需要说明的是，线膨胀系数指的是长度对应于温度上升而变化的比例。
玻璃板10的至少一个主面也可具备功能层。作为功能层，例如可列举出：含微颗粒的防反射层、含红外线吸收剂的红外线遮蔽层、含硬涂材料的强度赋予层、含抗静电剂的抗静电层、含着色剂的着色层、含光学薄膜的光学过滤层、含光散射膜的织构控制层及防眩层等。这样的功能层可通过(例如)蒸镀法、溅射法、或湿式法等表面处理技术形成。
相对于贯通孔TH的长度方向呈平行的剖面的形状可以为长方形；也可以为X形，即贯通孔TH的中央部的直径相对于顶部直径及底部直径为较小的形状；也可以为锥状，即贯通孔TH的底部直径相对于贯通孔TH的顶部直径为较小的形状；也可以O形，即贯通孔TH的中央部的直径相对于顶部直径及底部直径为较大的形状；也可以为其他的形状。
相对于贯通孔TH的长度方向呈垂直的剖面的形状可以为圆形，也可以为椭圆形，也可以为多边形。
第1导体图案20设置在玻璃板10的一个主面上。第1导体图案20构成了(例如)电路配线或电极垫。
第1导体图案20包括第1种子层21和第1镀铜层22。第1种子层21设置在玻璃板10上。第1镀铜层22设置在第1种子层21上。
第1种子层21包括第1金属含有层211和第1镀镍层210。第1金属含有层211设置在玻璃板10上。第1镀镍层210设置在第1金属含有层211上。
第2导体图案30设置在玻璃板10的另一个主面上。第2导体图案30构成了(例如)电路配线或电极垫。
第2导体图案30包括第2种子层31和第2镀铜层32。第2种子层31设置在玻璃板10上。第2镀铜层32设置在第2种子层31上。
第2种子层31包括第2金属含有层311和第2镀镍层310。第2金属含有层311设置在玻璃板10上。第2镀镍层310设置在第2金属含有层311上。
需要说明的是，关于第1镀铜层22、第1镀镍层210、第1金属含有层211、第2镀铜层32、第2镀镍层310及第2金属含有层311，将在后面详细说明。
导体层40被覆贯通孔TH的侧壁。导体层40将第1导体图案20的至少一部分与第2导体图案30的至少一部分电连接。导体层40包括第3种子层41和第3镀铜层42。
第3种子层41包含第3镀镍层。第3种子层41通常由第3镀镍层构成。第3种子层41与贯通孔TH的侧壁接触。第3镀铜层42设置在第3种子层41上。
关于第3镀镍层的组成等，其与后面针对第1镀镍层210及第2镀镍层310所述的组成等相同。关于第3镀铜层42的组成等，其与后面针对第1镀铜层22及第2镀铜层32所述的组成等相同。
第1镀镍层210及第2镀镍层310含有磷(P)。这些镀镍层210及310的磷含量为5质量％以下，优选为3质量％以下，更优选为1质量％以下。
在这些镀镍层210及310的磷含量足够小的情况下，芯基板1不易发生破裂。虽然该磷含量并无特别的下限值，但是根据一个例子，磷含量为0.1质量％以上，根据其它例子，为0.5质量％以上，根据另一个例子，为1质量％以上。
这些镀镍层210及310中的磷含量(例如)可通过能量分散型X射线分析法(EDX)来获得。
除了镍及磷以外，这些镀镍层210及310也可以含有硫(S)、铅(Pb)及铋(Bi)等其他成分。包含于这些镀镍层210及310中的其他成分的含量优选为2000ppm以下。
镀镍层中的硫的含量可通过(例如)以下方法来求出。
首先，通过化学镀法在不锈钢板上形成镀镍层。接着，从不锈钢板剥离镀镍层。接下来，对于该镀镍层，通过日本专利公开公报2003-166974号公报所记载的方法(燃烧-电量法)，可求出硫的含量。
镀镍层中的铅及铋的含量可通过(例如)以下方法来求出。
首先，通过化学镀法在不锈钢板上形成镀镍层。接着，从不锈钢板剥离镀镍层。然后，对于该镀镍层，通过ICP质量分析法，可求出铅及铋的含量。
这些镀镍层210及310的厚度优选为1μm以下，更优选为0.4μm以下，进一步优选为0.3μm以下。
当第3镀镍层41较薄时，玻璃板10与第3镀镍层41的密合性趋向于较高。另外，当第3镀镍层41、第1镀镍层210和第2镀镍层310较薄时，形成这些镀敷层所需的时间、以及对第1镀镍层210和第2镀镍层310蚀刻所需的时间较短，制造容易。
这些镀镍层210、310及41的厚度优选为0.01μm以上，更优选为0.05μm以上。当第3镀镍层41比0.01μm薄时，贯通孔TH内的电解镀铜层42可能会变得不连续。
这些镀镍层210及310的厚度可通过(例如)荧光X射线元素分析法来获得。
第1金属含有层211及第2金属含有层311可分别提高玻璃板10与第1镀镍层210的密合性、以及玻璃板10与第2镀镍层310的密合性。这些金属含有层211及311通常可通过溅射法或化学气相沉积(CVD)法形成。
这些金属含有层211及311(例如)包含铜(Cu)、铝(Al)、钛(Ti)、铬(Cr)、钼(Mo)、钨(W)、钽(Ta)、金(Au)、铱(Ir)、钌(Ru)、钯(Pd)、铂(Pt)、Al-Si系合金、Al-Si-Cu系合金、Al-Cu系合金、Ni-Fe系合金、铟锡氧化物(ITO)、铟锌氧化物(IZO)、活性氧化锌(AZO)、氧化锌(ZnO)、锆钛酸铅(PZT)、氮化钛(TiN)、Cu3N4、Cu合金的单质或它们的混合物。
这些金属含有层211及311可以是单一层，也可以是2层以上的多层。这些金属含有层211及311的厚度优选在0.01μm以上1μm以下的范围内，更优选在0.1μm以上0.6μm以下的范围内。若这些金属含有层211及311的厚度在上述范围内，则可以同时实现第1镀镍层210与玻璃板10的密合性、第2镀镍层310与玻璃板10的密合性、以及工序时间的缩短。
这些金属含有层211及311优选各自含有钛层。钛层与玻璃板10的密合性优异。钛层的厚度优选在0.01μm以上0.1μm以下的范围内。
这些金属含有层211及311优选各自含有铜层。铜层与第1镀镍层210及第2镀镍层310的密合性优异。铜层的厚度优选在0.09μm以上0.5μm以下的范围内。
这些金属含有层211及311优选各自含有钛层与铜层这两者。在这种情况下，优选的是，钛层存在于第1镀镍层210与玻璃板10之间、以及第2镀镍层310与玻璃板10之间，铜层存在于钛层与第1镀镍层210之间、以及钛层与第2镀镍层310之间。在采用这种构成的情况下，可进一步提高玻璃板10与第1镀镍层210的密合性、以及玻璃板10与第2镀镍层310的密合性。
在这些金属含有层211及311上也可以形成有钯层。钯作为无电解镀镍时的催化剂。因此，钯优选存在于第1镀镍层210与玻璃板之间、以及第2镀镍层310与玻璃板10之间。
需要说明的是，在钯层与这些金属含有层211及311所含的其它金属含有层之间，以及钯层与这些镀镍层210及310之间，也可以形成金属间化合物层。
第1镀铜层22及第2镀铜层32可通过减成法(subtractive process)、半加成法及加成法等公知的方法形成。
这些镀铜层22及32的厚度优选在1μm至20μm的范围内，更优选在3μm至18μm的范围内。
这些镀铜层22及32也可以含有镍或硫等除了铜以外的成分。这些镀铜层22及32中的除了铜以外的成分的含量优选为1质量％以下。
这些镀铜层22及32的表面也可以进行粗糙化。如此地，第1镀铜层22与后述的第1绝缘层61的密合性、以及第2镀铜层32与后述的第2绝缘层62的密合性得以提高。
该芯基板1也可以进一步具备未图示的第1及第2密合层。第1密合层设置在玻璃板10的一个主面当中的未被第1导体图案20被覆的部分。第2密合层设置在玻璃板10的另一个主面当中的未被第2导体图案30被覆的部分。第1密合层提高了玻璃板10与后述的第1绝缘层61的密合性。第2密合层提高了玻璃板10与后述的第2绝缘层62的密合性。第1及第2密合层通常含有硅烷偶联剂。
另外，在未将镀铜层22及32的表面粗糙化的情况下，芯基板1也可以在镀铜层22及32的表面上进一步具备未图示的第3及第4密合层。第3密合层设置在第1镀铜层22上。第4密合层设置在第2镀铜层32上。第3密合层提高了第1镀铜层22与后述的第1绝缘层61的密合性。第4密合层提高了第2镀铜层32与后述的第2绝缘层62的密合性。第3及第4密合层通常包含有含锡(Sn)的层与含硅烷偶联剂的层的层叠结构。
需要说明的是，在此，关于此芯基板1，虽然列举出在玻璃板10的两面具备导体图案的例子来进行说明，但是导体图案形成于玻璃板的至少一个主面上即可。
另外，关于第3种子层41，虽然列举出具备仅由第3镀镍层所构成的单层结构为例来进行说明，但是第3种子层41也可以是2层以上的多层。第3种子层41也可以含有(例如)存在于第3镀镍层与玻璃板10之间的第3金属含有层。第3金属含有层的组成等通常与金属含有层211及311的组成等相同。
图3为示意性地表示图1及图2所示的芯基板的第1变形例的剖面图。该芯基板1进一步具备由铜构成的通路VI。通路VI是通过与导体层40一起用铜填充贯通孔TH的方式而形成的。关于该铜的组成等，其通常与上述的镀铜层22及32的组成等相同。作为形成通路VI的方法，可列举出电镀法。
图4为示意性地表示图1及图2所示的芯基板的第2变形例的剖面图。该芯基板1进一步具备：由树脂构成的插塞(plug)PL、第1绝缘层61、以及第2绝缘层62。
插塞PL是通过与导体层40一起用树脂填充贯通孔TH的方式而形成的。绝缘层61及62分别被覆芯基板1的一个主面及另一个主面。插塞PL和第1绝缘层61及第2绝缘层62通常由同一树脂形成一体。
作为树脂，可使用环氧树脂、聚酰亚胺树脂、马来酰亚胺树脂、聚对苯二甲酸乙二醇酯、聚苯醚、液晶聚合物及它们的复合材料。作为树脂，从电特性和制造容易性的观点考虑，优选使用含有填料的环氧树脂。作为填料，可使用(例如)二氧化硅、硫酸钡、氧化钛或它们的混合物。需要说明的是，作为树脂，也可使用导电性浆料或导电性树脂。
图5为示意性地表示根据本发明其他方式的芯基板的平面图。图6为沿着图5所示的芯基板的F6-F6线的剖面图。
该芯基板1进一步具备电容器50。电容器50通常为薄膜电容器。电容器50由第1电极51、第2电极52和介电质层53所构成。
第1电极51设置在第1导体图案20的至少一部分上。第2电极52存在于第1电极51与第1导体图案20之间。介电质层53存在于第1电极51与第2电极52之间。
电极51及52各自可以为单一层，也可以为2层以上的多层。这些电极51及52的组成等通常与金属含有层211及311的组成等相同。
介电质层53可以含有(例如)无机化合物。作为无机化合物，例如可列举出：包含选自由铝、钛、钽、铬、镧、钐、镱、钇、钆、锆、铌、铪、镓、铈、及硅所组成的组中的至少一种元素的氧化物、碳化物、氮化物及硼化物。
介电质层53优选含有氮化硅、氧化钽(钽氧化物)及氧化铝中的至少一者。氮化硅、氧化钽(钽氧化物)及氧化铝的介电常数低，绝缘性优异。
介电质层53通常由溅射法或化学气相沉积(CVD)法形成。
需要说明的是，电容器50也可以不具备第2电极52。也就是说，电容器50可由第1电极51、第1导体图案20当中的与第1电极51相对向的部分、以及介电质层53所构成。
另外，电容器50也可以在第1电极51的至少一部分上进一步具备镀铜层。该镀铜层的组成等通常与上述的镀铜层22及32的组成等相同。
另外，电容器50也可以设置在第1导体图案20和第2导体图案30这两者上。此外，电容器50可以在导体图案20及30当中的一者上设置多个，也可以在导体图案20及30各自上均设置多个。
如图7及图8所示，可将上述的第1及第2变形例应用于图5及图6所示的其他方式的芯基板1。
图7为示意性地表示图5及图6所示的芯基板的第1变形例的剖面图。该芯基板1进一步具备由铜构成的通路VI。
图8为示意性地表示图5及图6所示的芯基板的第2变形例的剖面图。该芯基板1进一步具备：由树脂构成的插塞PL、第1绝缘层61、以及第2绝缘层62。
对该芯基板1进行说明的技术也可以适用于覆铜基板。也就是说，根据本发明的另一方式的覆铜基板具备：玻璃板、镀镍层以及镀铜层。
该镀镍层设置在玻璃板的一个主面上。镀镍层的组成等与镀镍层210及310的组成等相同。
该镀铜层设置在镀镍层上。镀铜层的组成等与镀铜层22及32的组成等相同。
图9为示意地表示包含图4所示的芯基板的多层配线基板的剖面图。该多层配线基板1000具备：图4所示的芯基板1、第1绝缘层61、第2绝缘层62、第3绝缘层63、第4绝缘层64、第5绝缘层65、第6绝缘层66、第1配线层71、第2配线层72、第3配线层73、第4配线层74、第1表面处理层81、第2表面处理层82、第1焊料层91以及第2焊料层92。
第1绝缘层61存在于第1导体图案20与第1配线层71之间。第2绝缘层62存在于第2导体图案30与第2配线层72之间。第3绝缘层63存在于第1配线层71与第3配线层73之间。第4绝缘层64存在于第2配线层72与第4配线层74之间。
绝缘层63及64的组成等通常与上述的绝缘层61及62的组成等相同。这些绝缘层61至64的组成优选是相同的。
第5绝缘层65被覆第3配线层73的至少一部分。第6绝缘层66被覆第4配线层74的至少一部分。
绝缘层65及66即位于多层配线基板1000表面的绝缘层通常含有环氧树脂、聚酰亚胺树脂、马来酰亚胺树脂、聚对苯二甲酸乙二醇酯、聚苯醚、液晶聚合物以及它们的复合材料。绝缘层65及66优选为阻焊剂。当使用阻焊剂作为绝缘层65及66时，可抑制设置于同一焊料层内且分离而设置的焊料部(例如焊球)间的短路。
第1配线层71以中间夹着第1导体图案20的方式而与玻璃板10相对向。第2配线层72以中间夹着第2导体图案30的方式而与玻璃板10相对向。第3配线层73以中间夹着第1配线层71的方式而与玻璃板10相对向。第4配线层74以中间夹着第2配线层72的方式而与玻璃板10相对向。
这些配线层71至74构成了(例如)电路配线或电极垫。这些配线层71至74可通过减成法、半加成法及加成法等公知的方法形成。
从电传导率的观点考虑，这些配线层71至74优选含有铜或铜合金。这些配线层71至74的组成等通常与镀铜层22及32的组成等相同。
第1表面处理层81存在于第3配线层73与第1焊料层91之间。第1表面处理层81提高了第3配线层73与第1焊料层91的接合性。
第2表面处理层82存在于第4配线层74与第2焊料层92之间。第2表面处理层82提高了第4配线层74与第2焊料层92的接合性。
作为这些表面处理层81及82，可使用镀锡、镀锡合金、化学镀Ni-P/化学镀Pd-P/Au、或化学镀Ni-P/Au等镀覆被膜。关于这些表面处理层81及82，也可以使用有机被膜来替代镀覆被膜。作为有机被膜，可列举出：预焊锡(pre-solder)处理被膜、或者OSP(OrganicSolderability Preservative：有机保焊膜)等的预焊剂(preflux)处理被膜。
第1焊料层91设置在第1表面处理层81上。第2焊料层92设置在第2表面处理层82上。这些焊料层91及92各自通常含有多个焊料部。
这些焊料层91及92含有锡、银、铜、铋、铅、锌、铟、锑或它们的混合物。
需要说明的是，在此，关于多层配线基板1000，虽然列举出在两面具备2层配线层和3层绝缘层的构成为例来进行说明，但是配线层可以为1层，也可以为3层以上。另外，绝缘层可以为2层，也可以为4层以上。
另外，关于多层配线基板1000，虽然列举出包含图4所示的芯基板1的构成为例来进行说明，但是多层配线基板1000也可以含有图1及图2所示的芯基板或图3所示的芯基板1。
此外，关于多层配线基板1000，虽然列举出具备表面处理层81及82的构成为例来进行说明，但是表面处理层81及82也可以省略。
另外，关于多层配线基板1000，虽然列举出具备焊料层91及92的构成为例来进行说明，但是也可以设置引线搭接(wire bonding)用的垫来替代焊料层91及92。
图10为示意性地表示包含图8所示的芯基板的多层配线基板的剖面图。除了进一步包含电容器50、且该第1电极51与第1配线层71的一部分电连接以外，图10所示的多层配线基板1000具备与图9所示的多层配线基板1000相同的构成。
图11为示意性地表示包含图9或图10所示的多层配线基板的半导体组件的一个例子的剖面图。该半导体组件5000具备：母板(mother board)4000、半导体芯片2000、以及图9或图10所示的多层配线基板1000。
多层配线基板1000存在于半导体芯片2000与母板4000之间，并将它们电连接。也就是说，多层配线基板1000可发挥作为半导体组件5000的中介层的功能。
半导体芯片2000经由第1焊料层91而连接至多层配线基板1000。多层配线基板1000经由第2焊料层92而与母板4000连接。
半导体芯片2000是(例如)集成电路(IC)、大型集成电路(LSI)或固态摄影元件。集成电路具备半导体基板、以及设置于半导体基板上的晶体管及二极管等元件。固态摄影元件是(例如)CMOS影像传感器或CCD传感器。举例来说，半导体芯片2000具有大致长方体的形状。
作为半导体基板，例如可使用以硅基板(Si基板)、氮化镓基板(GaN基板)、或碳化硅基板(SiC基板)等无机物为主成分的基板，并优选使用硅基板。
硅基板在20℃至260℃的温度范围内的线膨胀系数在约2×10-6/K至4×10-6/K的范围内。即，若使用硅基板作为半导体基板，则可缩小半导体芯片2000在20℃至260℃的温度范围内的线膨胀系数与多层配线基板1000在20℃至260℃的温度范围内的线膨胀系数之间的差。若该差较小，则可实现残留应力小的安装。
图12为示意性地表示包含图9或图10所示的多层配线基板的半导体组件的其他例子的剖面图。该半导体组件5000具备半导体封装体3000和母板4000。
半导体封装体3000具备：图9或图10所示的多层配线基板1000、半导体芯片2000、以及密封树脂。根据一个例子，半导体芯片2000以倒装芯片(flip chip)方式安装于多层配线基板1000上。在这种情况下，密封树脂填充半导体芯片2000与多层配线基板1000之间的间隙。
半导体封装体3000与母板4000经由设置于多层配线基板1000的第2焊料层92而连接。
需要说明的是，在此，关于半导体组件5000，虽然列举出经由焊料层91及92而连接多层配线基板1000的构成为例来进行说明，但是也可以利用(例如)铜柱等柱状金属含有层以替代焊料层91及92来进行连接。该铜柱优选进一步具备表面处理层或焊料层。
接下来，对于上述的多层配线基板1000的制造方法的一个例子进行说明。
首先，参照图13A至图13F来对图1及图2所示的芯基板1的制造方法的一个例子进行说明。图13A至图13F是示意性地表示图1及图2所示的芯基板的制造方法的一个例子的剖面图。
首先，准备设置有贯通孔TH的玻璃板10。接下来，如图13A所示，在玻璃板10的一个主面上形成第1金属含有层211，在另一个主面上形成第2金属含有层311。具体而言，在玻璃板10的一个主面上，通过溅射法或CVD法沉积钛，从而形成第1钛层211a。利用同样的方法，在玻璃板10的另一个主面上形成第2钛层311a。接着，在该钛层211a及311a上，通过溅射法或CVD法沉积铜，从而分别形成第1铜层211b及第2铜层311b。
接下来，如图13B所示，通过化学镀法，在金属含有层211及311上分别形成镀镍层210及310，并且在贯通孔TH的侧壁上形成第3镀镍层。如此地，获得第1种子层21、第2种子层31及第3种子层41。
化学镀镀镍液包含含有镍的金属盐以及还原剂。
作为含有镍的金属盐，例如可列举出硫酸镍、氯化镍或它们的混合物。
化学镀镀镍液中包含的含有镍的金属盐的浓度优选在10g/L至50g/L的范围内，更优选在15g/L至45g/L的范围内，进一步优选在20g/L至30g/L的范围内。
还原剂将含有镍的金属盐还原。
作为还原剂，例如可列举出：福尔马林、肼、次磷酸、次磷酸钠、硼氢化钠或它们的混合物。
在化学镀镀镍液中包含的还原剂的浓度优选在10g/L至50g/L的范围内，更优选在15g/L至45g/L的范围内，进一步优选在20g/L至30g/L的范围内。
化学镀镀镍液也可以进一步包含金属系添加剂、有机系添加剂、络合剂、pH调整剂、缓冲剂或它们的混合物。
金属系添加剂提高了化学镀镀镍液的稳定性。金属系添加剂包含(例如)铅盐、铋盐或它们的混合物。
有机系添加剂促进了镍的析出。有机系添加剂包含(例如)硫。
作为络合剂，例如可列举出：氢氧化铵、柠檬酸钠、乙二醇或它们的混合物。
在化学镀镀镍液中包含的络合剂的浓度优选在10g/L至50g/L的范围内，更优选在10g/L至40g/L的范围内，进一步优选在20g/L至30g/L的范围内。
作为pH调整剂，例如可列举出：氢氧化钠、氨、硫酸或它们的混合物。
作为缓冲剂，例如可列举出：柠檬酸钠、硼酸、碳酸或它们的混合物。
另外，化学镀镀镍液也可以包含氯化铵。
在化学镀镀镍液中包含的氯化铵的浓度优选在10g/L至50g/L的范围内，更优选在10g/L至40g/L的范围内，进一步优选在20g/L至30g/L的范围内。
当进行化学镀处理时，化学镀镀镍液的pH优选设在7.5至10.0的范围内，更优选设在8.0至9.5的范围内，进一步优选设在8.2至9.3的范围内。
另外，化学镀镀镍液的温度(例如)优选设在30℃至60℃的范围内，更优选设在35℃至55℃的范围内，进一步优选设在40℃至50℃的范围内。
接下来，通过使用辊压装置等来层压干式膜抗蚀剂(dry film resist)，从而在第1镀镍层210上形成第1抗蚀层RE1。利用同样的方法，在第2镀镍层310上形成第2抗蚀层RE2。
需要说明的是，这些抗蚀层也可以通过涂布流动性的阻剂材料而形成。
接下来，如图13C所示，利用光刻法，除去第1抗蚀层RE1的一部分，从而设置第1开口部OP1。利用同样的方法，除去第2抗蚀层RE2的一部分，从而设置第2开口部OP2。
接下来，如图13D所示，形成第1镀铜层22、第2镀铜层32及导体层40。具体而言，利用电镀法，在第1镀镍层210当中的未被第1抗蚀层RE1被覆的部分、以及第2镀镍层310当中的未被第2抗蚀层RE2被覆的部分上分别形成第1镀铜层22和第2镀铜层32，并且同时在第3种子层41上形成第3镀铜层42。
接着，如图13E所示，使用碱溶液等抗蚀剂剥离液，将抗蚀层RE1及RE2剥离。
接下来，如图13F所示，形成第1导体图案20及第2导体图案30。
具体而言，首先，使用酸作为第1蚀刻剂，对第1镀镍层210及第1铜层211b当中的未被第1镀铜层22被覆的部分、以及第2镀镍层310及第2铜层311b当中的未被第2镀铜层32被覆的部分进行蚀刻。
作为第1蚀刻剂，优选使用pH为0.5至2的范围内的酸性水溶液。酸性水溶液优选含有硫酸及过氧化氢水当中的至少一者，更优选含有上述两者。
该第1蚀刻剂的温度优选设为20℃至40℃的范围内，更优选设为25℃至35℃的范围内。
接着，使用弱碱溶液作为第2蚀刻剂，对第1钛层211a当中的未被第1镀铜层22被覆的部分、以及第2钛层311a当中的未被第2镀铜层32被覆的部分进行蚀刻。
作为第2蚀刻剂，优选使用pH为7至12的范围内的弱碱性水溶液，更优选使用pH为8至10的范围内的弱碱性水溶液。作为弱碱性水溶液，优选使用氨水与过氧化氢水的混合物。
该第2蚀刻剂的温度优选设为20℃至40℃的范围内，更优选设为25℃至35℃的范围内。
利用以上的方式，可得到图1及图2所示的芯基板1。
在该方法中，基于上述条件形成了第1至第3镀镍层。因此，在以这种方式得到的芯基板1中，第1至第3镀镍层的磷含量如上所述那样低。
另外，这样的镀镍层可在上述条件下进行蚀刻。在这样的条件下，玻璃板10难以受到因蚀刻所引起的破坏。例如，在以这种方式所得到的芯基板1中，通过蚀刻种子层21及31而露出的玻璃板10的部分的粗糙度与制造开始时所准备的玻璃板10的表面粗糙度相比较几乎没有改变。
根据一个例子，使用非接触型干涉显微镜所得到的玻璃板10的表面粗糙度在制造开始前为0.5nm，通过蚀刻种子层21及31而露出的部分也为0.5nm。
因此，以这种方式得到的芯基板1与设置有磷含量为6质量％以上的镀镍层的芯基板相比难以发生破裂。
另外，对于以这种方式得到的芯基板1的种子层21及31，本发明人将它们与设置有磷含量为6质量％以上的镀镍层的芯基板的种子层相比较，发现难以发生底切(undercut)。因此，该芯基板1的电特性优异。
另外，根据这样的方法，使用相同的蚀刻剂，可同时除去镀镍层210和310、以及铜层211b和311b。因此，根据这样的方法，可缩短芯基板1的制造时间。
接下来，参照图14A至图14I，对图9所示的多层配线基板的制造方法进行说明。图14A至图14I为示意性地表示图9所示的多层配线基板的制造方法的一个例子的剖面图。
首先，如图14A所示，准备参照图4而说明的芯基板1。具体而言，在图1及图2所示的芯基板1的一个主面及另一个主面上，使用真空层压法层压树脂膜，由此分别形成第1绝缘层61及第2绝缘层62，并且同时用树脂填充贯通孔TH，从而形成插塞PL。
然后，如图14B所示，对第1绝缘层61实施激光加工，形成第3开口部OP3。利用同样的方法，在第2绝缘层62中形成第4开口部OP4。
接下来，进行除胶渣(desmear)处理，除去胶渣(smear)，并将绝缘层61及62的表面粗糙化。
然后，如图14C所示，利用化学镀法，在第1绝缘层61、以及第1镀铜层22当中的未被第1绝缘层61被覆的部分上形成种子层71a。利用同样的方法，在第2绝缘层62、以及第2镀铜层32当中的未被第2绝缘层62被覆的部分上形成种子层72a。种子层71a及种子层72a通常含有铜。
需要说明的是，替代化学镀法的是，种子层71a及72a各自也可以通过溅射法或CVD法形成。但是，从对开口部OP3及OP4的侧壁进行沉积的容易度的观点考虑，优选使用化学镀法。
接着，通过使用辊压装置，在种子层71a上层压干式膜抗蚀剂，从而形成第3抗蚀层RE3。通过同样的方法，在种子层72a上形成第4抗蚀层RE4。
接下来，如图14D所示，利用光刻法，除去第3抗蚀层RE3的一部分以设置第5开口部OP5。利用同样的方法，除去第4抗蚀层RE4的一部分以设置第6开口部OP6。
然后，如图14E所示，利用电镀法，在种子层71a当中的未被第3抗蚀层RE3被覆的部分上形成镀铜层71b，并且在种子层72a当中的未被第4抗蚀层RE4被覆的部分上形成镀铜层72b。
接下来，使用碱溶液等的抗蚀剂剥离液，将抗蚀层RE3及RF4剥离。
接下来，如图14F所示，对种子层71a当中的未被镀铜层71b被覆的部分、以及种子层72a当中的未被镀铜层72b被覆的部分进行蚀刻。如此地，得到第1配线层71及第2配线层72。
然后，重复进行参照图14A至图14F而说明的步骤，如图14G所示，形成第3配线层73和第4配线层74。第3配线层73包含种子层73a及镀铜层73b。第4配线层74包含种子层74a及镀铜层74b。
接着，通过使用层压装置来层压膜状的阻焊剂材料，从而在第3绝缘层63及第3配线层73上形成第5绝缘层65。利用同样的方法，在第4绝缘层64及第4配线层74上形成第6绝缘层66。绝缘层65及66也可以通过涂布液态的阻焊剂材料而形成。
接下来，如图14H所示，利用光刻法或激光加工，除去第5绝缘层65的一部分，从而形成第7开口部OP7。利用同样的方法，除去第6绝缘层66的一部分，从而形成第8开口部OP8。
接着，如图14I所示，利用化学镀法，在第3配线层73当中的未被第5绝缘层65被覆的部分上形成第1表面处理层81，并且在第4配线层74当中的未被第6绝缘层66被覆的部分上形成第2表面处理层82。
接下来，利用网版印刷法、焊球转移搭载法及电镀法等公知的方法，在第1表面处理层81上形成第1焊料层91。利用同样的方法，在第2表面处理层82上形成第2焊料层92。
如此地，可获得图9所示的多层配线基板1000。
接下来，对于图10所示的多层配线基板1000的制造方法进行说明。
首先，参照图15A至图15I，对图5及图6所示的芯基板1的制造方法进行说明。图15A至图15I为示意性地表示图5及图6所示的芯基板的制造方法的一个例子的剖面图。
首先，通过与参照图13A至图13E所说明的例子同样的方法，准备镀铜层22及32形成图案了、但是种子层21及31未形成图案的芯基板。
接下来，如图15A所示，通过溅射法或CVD法，在第1镀铜层22、以及第1镀镍层210当中的未被第1镀铜层22被覆的部分上形成第2导电层52’。接着，利用同样的方法，在第2导电层52’上形成介电质层53。然后，利用同样的方法，在介电质层53上形成第3钛层51a。接下来，利用同样的方法，在第3钛层51a上形成第3铜层51b。如此地，获得含有第3钛层51a和第3铜层51b的第1导电层51’。需要说明的是，导电层51’及52’是分别被用作第1电极51及第2电极52的层。
接下来，通过使用辊压装置来层压干式膜抗蚀剂，从而以被覆第1导电层51’的方式形成第1抗蚀层RE1。利用同样的方法，在第2镀铜层32、以及第2镀镍层310当中的未被第2镀铜层32被覆的部分上形成第2抗蚀层RE2。
接下来，如图15B所示，通过光刻法或激光加工，除去第1抗蚀层RE1的一部分以设置第1开口部OP1。利用同样的方法，除去第2抗蚀层RE2的一部分以设置第2开口部OP2。
接着，如图15C所示，利用电镀法，在第1导电层51’当中的未被第1抗蚀层RE1被覆的部分上形成第4镀铜层54。利用同样的方法，在第2镀铜层32当中的未被第2抗蚀层RE2被覆的部分上形成第5镀铜层55。
接下来，如图15D所示，使用碱溶液等抗蚀剂剥离液，将抗蚀层RE1及RE2剥离。
然后，如图15E所示，通过使用辊压装置来层压干式膜抗蚀剂，从而以被覆第4镀铜层54以及第3铜层51b的一部分的方式形成第3抗蚀层RE3。利用同样的方法，以覆盖第2镀铜层32、以及第2镀镍层310当中的未被第2镀铜层32被覆的部分的方式形成第4抗蚀层RE4。
接下来，如图15F所示，通过干式蚀刻，依次对第1导电层51’、介电质层53及第2导电层52’当中的未被第3抗蚀层RE3被覆的部分进行蚀刻，从而将导电层51’及52’分别加工成电极51及52，并且除去介电质层53当中的未存在于电极51及52之间的部分。需要说明的是，也可以进行湿式蚀刻来替代干式蚀刻。
然后，如图15G所示，使用碱溶液等抗蚀剂剥离液，将抗蚀层RE3及RE4剥离。如此获得电容器50。
接下来，如图15H所示，使用酸作为第1蚀刻剂，对第1镀镍层210及第1铜层211b当中的未被第1镀铜层22被覆的部分进行蚀刻，并且对第2镀镍层310及第2铜层311b当中的未被第2镀铜层32被覆的部分进行蚀刻。
这种利用酸的蚀刻在电容器50的端面露出于外部的状态下进行。另外，这种利用酸的蚀刻在与参照图13F所说明的、使用第1蚀刻剂的蚀刻相同的条件下进行。
接着，如图15I所示，使用弱碱溶液作为第2蚀刻剂，对第1钛层211a当中的未被第1镀铜层22被覆的部分进行蚀刻，并且同时对第2钛层311a当中的未被第2镀铜层32被覆的部分进行蚀刻。如此获得导体图案20及30。
这种利用弱碱溶液的蚀刻在电容器50的端面露出于外部的状态下进行。另外，这种利用弱碱溶液的蚀刻在与参照图13F所说明的、使用第2蚀刻剂的蚀刻相同的条件下进行。
如此得到了具备电容器50的芯基板1。
与设置有磷含量为6质量％以上的镀镍层的芯基板相比，如此得到的芯基板1难以发生破裂。另外，在该制造方法中，在形成电容器50后，对种子层21及31进行蚀刻。进行该蚀刻时，尽管没有用抗蚀层遮罩种子层21及31，但是电容器50的端面的破坏少，并具有良好的电容器性能。
接下来，对图10所示的多层配线基板的制造方法进行说明。图16为示意性地表示图10所示的多层配线基板的制造方法的一个例子的剖面图。
首先，通过参照图15A至图15I所说明的方法，获得图5及图6所示的结构。接下来，除了使用图5及图6所示的结构来替代图1及图2所示的结构以外，采用参照图14A至图14I所说明的方法，获得图16所示的结构。图10所示的多层配线基板1000(例如)通过这样的方式而获得。
与具备有磷含量为6质量％以上的镀镍层的芯基板相比，上述各实施方式所涉及的芯基板1难以发生破裂。另外，该芯基板1的电特性优异。
因此，含有该芯基板1的多层配线基板1000、半导体封装体3000及半导体组件5000的耐久性优异，且电特性也优异。
需要说明的是，本发明并不限于上述的实施方式及变形例。此外，在不脱离本发明的要旨的范围内当然可进行各种变形。
实施例
以下，对于本发明的实施例进行说明。
<例1>
利用以下记载的方法，制造图9所示的多层配线基板1000。
首先，如图13A所示，准备具备贯通孔TH的玻璃板10(OA-10G；日本电气硝子株式会社制)。该玻璃板10的厚度为500μm。另外，通过使用非接触型干涉显微镜而获得的玻璃板10的表面粗糙度为0.5nm。
此外，关于设置于玻璃板10中的贯通孔TH的直径，其在玻璃板10的一个主面为80μm，并且在玻璃板10的另一个主面为60μm。
接着，通过溅射法在玻璃板10的一个主面上沉积钛，从而形成第1钛层211a。接下来，利用同样的方法，在玻璃板10的另一个主面上形成第2钛层311a。这些钛层211a及311a的厚度为50nm。然后，通过溅射法分别在第1钛层211a及第2钛层311a上沉积铜，从而形成第1铜层211b及第2铜层311b。这些铜层211b及311b的厚度为300nm。
接下来，如图13B所示，利用化学镀法，在第1铜层211b及第2铜层311b上分别形成第1镀镍层210及第2镀镍层310，并且同时在贯通孔TH的侧壁上形成第3镀镍层。
对于该第1至第3镀镍层的厚度，利用上述方法进行测定，结果其厚度为0.1μm。另外，对于该第1至第3镀镍层的磷含量，利用上述方法进行测定，结果其含量为1质量％。
作为化学镀镀镍液，使用了硫酸镍浓度为20g/L、次磷酸镍浓度为15g/L、柠檬酸钠浓度为30g/L、氯化铵浓度为30g/L的溶液。以下，将该化学镀镀镍液称为镀液A。
当进行化学镀处理时，将化学镀镀镍液的pH设为9.0，将化学镀镀镍液的温度设为50℃，将镀覆处理时间设为5分钟。
接着，通过使用辊压装置在第1镀镍层210上层压感光性干式膜抗蚀剂，从而形成了第1抗蚀层RE1。利用同样的方法，在第2镀镍层310上形成了第2抗蚀层RE2。
接下来，如图13C所示，利用光刻法除去第1抗蚀层RE1的一部分以设置了第1开口部OP1。利用同样的方法，除去第2抗蚀层RE2的一部分以设置了第2开口部OP2。
然后，如图13D所示，利用电镀法，在第1镀镍层210当中的未被第1抗蚀层RE1被覆的部分、以及第2镀镍层310当中的未被第2抗蚀层RE2被覆的部分上，分别形成第1镀铜层22和第2镀铜层32，并且同时在第3镀镍层上形成了第3镀铜层42。第1至第3镀铜层的厚度为10μm。
接下来，如图13E所示，使用碱溶液，将抗蚀层RE1及RE2剥离。
接着，如图13F所示，使用硫酸与过氧化氢的混合溶液作为第1蚀刻剂，对第1镀镍层210及第1铜层211b当中的未被第1镀铜层22被覆的部分、以及第2镀镍层310及第2铜层311b当中的未被第2镀铜层32被覆的部分蚀刻。
硫酸与过氧化氢的混合溶液的pH设为1，该混合溶液的温度设为25℃。
接下来，使用过氧化氢水与氨水的混合溶液作为第2蚀刻剂，对第1钛层211a当中的未被第1镀铜层22被覆的部分、以及第2钛层311a当中的未被第2镀铜层32被覆的部分蚀刻。
该混合溶液的pH设为9，其温度设为25℃。
以上述方式，得到芯基板1。在该芯基板1中，使用非接触型干涉显微镜而得到的、通过蚀刻种子层21及31而露出的玻璃板10的部分的粗糙度为0.5nm。
然后，如图14A所示，通过使用真空层压法来层压环氧树脂，从而以被覆芯基板1的一个主面及另一个主面的方式，分别形成第1绝缘层61及第2绝缘层62，并且同时用树脂填充贯通孔TH内，从而形成插塞PL。环氧树脂的厚度为25μm。
接下来，如图14B所示，使用UV-YAG激光，对第1绝缘层61照射激光束，从而形成了第3开口部OP3。利用同样的方法，在第2绝缘层62中形成了第4开口部OP4。分别以成为直径60μm的圆柱形状的方式形成开口部OP3及OP4。
然后，进行除胶渣处理，除去胶渣，并且将绝缘层61及62的表面粗糙化。
然后，如图14C所示，利用化学镀法，在第1绝缘层61、以及第1镀铜层22当中的未被第1绝缘层61被覆的部分上形成了种子层71a。利用同样的方法，在第2绝缘层62、以及第2镀铜层32当中的未被第2绝缘层62被覆的部分上形成了种子层72a。种子层71a及72a的厚度为1μm。
接下来，通过使用辊压装置来层压感光性干式膜抗蚀剂，从而在种子层71a上形成了第3抗蚀层RE3。利用同样的方法，在种子层72a上形成了第4抗蚀层RE4。感光性干式膜抗蚀剂的厚度为25μm。
然后，如图14D所示，利用光刻法，除去第3抗蚀层RE3的一部分以设置了第5开口部OP5。利用同样的方法，除去第4抗蚀层RE4的一部分以设置了第6开口部OP6。
接下来，如图14E所示，利用电镀法，在种子层71a当中的未被第3抗蚀层RE3被覆的部分上形成镀铜层71b，并且同时在种子层72a当中的未被第4抗蚀层RE4被覆的部分上形成了镀铜层72b。镀铜层71b及72b的厚度为10μm。
接着，使用碱溶液，将抗蚀层RE3及RE4剥离。
然后，如图14F所示，对种子层71a当中的未被镀铜层71b被覆的部分、以及种子层72a当中的未被镀铜层72b被覆的部分蚀刻。如此得到了配线层71及72。
接下来，重复进行参照图14A至图14F所说明的步骤，从而如图14G所示，在第1配线层71的一部分及第3绝缘层63的一部分上形成了第3配线层73。以同样的方式，在第2配线层72的一部分及第4绝缘层64的一部分上形成了第4配线层74。
接着，通过使用层积装置来层压感光性阻焊剂，从而在第3绝缘层63及第3配线层73上形成了第5绝缘层65。利用同样的方法，在第4绝缘层64及第4配线层74上形成了第6绝缘层66。感光性阻焊剂的厚度为25μm。
接下来，如图14H所示，利用光刻法，除去第5绝缘层65的一部分以形成了第7开口部OP7。第7开口部OP7是直径为500μm的圆柱形状。利用同样的方法，除去第6绝缘层66的一部分以形成了第8开口部OP8。第8开口部OP8是直径为100μm的圆柱形状。
然后，如图14I所示，利用化学镀法，在第3配线层73当中的未被第5绝缘层65被覆的部分上形成第1表面处理层81，并且同时，在第4配线层74当中的未被第6绝缘层66被覆的部分上形成了第2表面处理层82。表面处理层81及82的厚度为0.05μm。作为化学镀镀液，使用了化学镀Ni-P/Au镀液。
接下来，通过焊球转移搭载法，在第1表面处理层81上形成了第1焊料层91。第1焊料层91中所包括的焊球的平均直径为550μm。利用同样的方法，在第2表面处理层82上形成了第2焊料层92。第2焊料层92中所包括的焊球的平均直径为90μm。作为焊料，使用了Sn-Ag-Cu焊料。
如此得到了图9所示的多层配线基板1000。
<例2>
除了将玻璃板10的厚度从500μm变更为300μm、将化学镀镀镍的镀浴温度从50℃变更为45℃、以及将化学镀镀镍处理时间从5分钟变更为20分钟以外，通过与例1所记载的方法相同的方法得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为3质量％。另外，第1至第3镀镍层的厚度为0.3μm。
<例3>
除了将化学镀镀镍的镀浴温度从45℃变更为40℃、以及将化学镀镀镍处理时间从20分钟变更为30分钟以外，通过与例2所记载的方法相同的方法得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为5质量％。另外，第1至第3镀镍层的厚度为0.3μm。
<例4>
除了将化学镀镀镍处理时间从20分钟变更为35分钟以外，通过与例2所记载的方法相同的方法得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为3质量％。另外，第1至第3镀镍层的厚度为0.4μm。
<例5>
除了将化学镀镀镍的镀浴温度从45℃变更为40℃、以及将化学镀镀镍处理时间从20分钟变更为40分钟以外，通过与例2所记载的方法相同的方法得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为5质量％。另外，在该多层配线基板中，第1至第3镀镍层的厚度为0.4μm。
<例6>
首先，除了将玻璃板10的厚度从500μm变更为300μm、使用镀液B作为化学镀镀镍液以替代镀液A、将化学镀镀镍的镀浴温度从50℃变更为90℃、以及将化学镀镀镍液的pH从9.0变更为4.5以外，通过与例1所记载的方法相同的方法，得到了图13E所示的、镀铜层22及32形成图案而种子层21及31未形成图案的芯基板。
需要说明的是，作为镀液B，使用了硫酸镍浓度为20g/L、乳酸浓度为25g/L、次磷酸钠浓度为25g/L、铅浓度为1mg/L、硫化合物浓度为1mg/L的溶液。
接下来，如图13F所示，使用含有氢氧化钠的化学镀镀镍剥离剂作为第1蚀刻剂，对第1镀镍层210、第1铜层211b及第1钛层211a当中的未被第1镀铜层22被覆的部分、以及第2镀镍层310、第2铜层311b及第2钛层311a当中的未被第2镀铜层32被覆的部分进行蚀刻，从而得到了芯基板1。
需要说明的是，在该蚀刻中，含有氢氧化钠的化学镀镀镍剥离剂的pH设为13，其温度设为80℃。
除了使用该芯基板1以外，通过与例1所记载的方法相同的方法得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为6质量％。另外，在该多层配线基板中，第1至第3镀镍层的厚度为0.1μm。
<例7>
首先，利用与例6所记载的方法相同的方法，获得了图13E所示的、镀铜层22及32形成图案而种子层21及31未形成图案的芯基板。
接着，使用硫酸与过氧化氢的混合溶液作为第1蚀刻剂，对第1镀镍层210及第1铜层211b当中的未被第1镀铜层22被覆的部分、以及第2镀镍层310及第2铜层311b当中的未被第2镀铜层32被覆的部分蚀刻。
需要说明的是，进行该蚀刻时，硫酸与过氧化氢的混合溶液的pH设为1，该混合溶液的温度设为25℃。
另外，在该蚀刻中，第1及第2镀镍层的一部分未充分地被蚀刻。即，第1镀镍层210及第1铜层211b当中的未被第1镀铜层22被覆的部分的一部分、以及第2镀镍层310及第2铜层311b当中的未被第2镀铜层32被覆的部分的一部分并没有被去除。
接下来，使用过氧化氢水与氨水的混合溶液作为第2蚀刻剂，对第1钛层211a当中的未被第1镀铜层22被覆的部分及未被第1镀镍层210被覆的部分、以及第2钛层311a当中的未被第2镀铜层32被覆的部分及未被第2镀镍层310被覆的部分进行蚀刻，从而得到了芯基板1。
除了使用该芯基板1以外，通过与例1所记载的方法相同的方法，得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为6质量％。另外，在该多层配线基板中，第1至第3镀镍层的厚度为0.1μm。
<例8>
首先，除了将玻璃板10的厚度从500μm变更为300μm以外，通过与例1所记载的方法相同的方法，得到了图13E所示的、镀铜层22及32形成图案而种子层21及31未形成图案的芯基板。
接着，使用含有氢氧化钠的化学镀镀镍剥离剂作为第1蚀刻剂，对第1镀镍层210、第1铜层211b及第1钛层211a当中的未被第1镀铜层22被覆的部分、以及第2镀镍层310、第2铜层311b及第2钛层311a当中的未被第2镀铜层32被覆的部分蚀刻，从而得到了芯基板1。
需要说明的是，在该蚀刻中，含有氢氧化钠的化学镀镀镍剥离剂的pH设为13，其温度设为80℃。
另外，在该蚀刻中，第1及第2镀镍层的一部分未被充分地蚀刻。即，第1镀镍层210、第1铜层211b及第1钛层211a当中的未被第1镀铜层22被覆的部分的一部分、以及第2镀镍层310、第2铜层311b及第2钛层311a当中的未被第2镀铜层32被覆的部分的一部分并未被除去。
除了使用该芯基板1以外，通过与例1所记载的方法相同的方法，得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为1质量％。另外，在该多层配线基板中，第1至第3镀镍层的厚度为0.1μm。
<例9>
利用以下所记载的方法，制造了图10所示的多层配线基板1000。
首先，利用与例1所记载的方法相同的方法，获得了图13E所示的、镀铜层22及32形成图案而种子层21及31未形成图案的芯基板。
接着，如图15A所示，通过溅射法，在第1镀铜层22、以及第1镀镍层210当中的未被第1镀铜层22被覆的部分上沉积钛，从而形成了第2导电层52’。该第2导电层52’的厚度为0.05μm。
接下来，利用同样的方法，使氧化铝沉积在第2导电层52’上，从而形成介电质层53。该介电质层53的厚度为0.3μm。
然后，利用同样的方法，在介电质层53上形成了第3钛层51a。该第3钛层51a的厚度为0.05μm。接下来，利用同样的方法，在第3钛层51a上形成第3铜层51b，从而获得第1导电层51’。该第3铜层51b的厚度为0.3μm。
然后，通过使用辊压装置来层压感光性干式膜抗蚀剂，从而以被覆第1导电层51’的方式形成了第1抗蚀层RE1。利用同样的方法，在第2镀铜层32、以及第2镀镍层310当中的未被第2镀铜层32被覆的部分上形成了第2抗蚀层RE2。需要说明的是，感光性干式膜抗蚀剂的厚度为25μm。
接下来，如图15B所示，利用光刻法，除去第1抗蚀层RE1的一部分以设置了第1开口部OP1。利用同样的方法，除去第2抗蚀层RE2的一部分以设置了第2开口部OP2。
然后，如图15C所示，利用电镀法，在第1导电层51’当中的未被第1抗蚀层RE1被覆的部分上形成了第4镀铜层54。利用同样的方法，在第2镀铜层32当中的未被第2抗蚀层RE2被覆的部分上形成了第5镀铜层55。
接下来，如图15D所示，使用碱溶液，将抗蚀层RE1及RE2剥离。
然后，如图15E所示，使用辊压装置来层压感光性干式膜抗蚀剂，从而以被覆第4镀铜层54和第3铜层51b的一部分的方式形成了第3抗蚀层RE3。利用同样的方法，以被覆第2镀铜层32、以及第2镀镍层310当中的未被第2镀铜层32被覆的部分的方式，形成了第4抗蚀层RE4。需要说明的是，感光性干式膜抗蚀剂的厚度为25μm。
接下来，如图15F所示，通过干式蚀刻，将第1导电层51’、介电质层53及第2导电层52’当中的未被第3抗蚀层RE3被覆的部分依次蚀刻。
然后，如图15G所示，使用碱溶液，将抗蚀层RE3及RE4剥离。如此得到了电容器50。
接下来，如图15H所示，使用硫酸与过氧化氢的混合溶液作为第1蚀刻剂，对第1镀镍层210及第1铜层211b当中的未被第1镀铜层22被覆的部分蚀刻，并且同时，对第2镀镍层310及第2铜层311b当中的未被第2镀铜层32被覆的部分蚀刻。
这种利用酸的蚀刻在电容器50的端面露出于外部的状态下进行。另外，这种利用酸的蚀刻在与使用例1所说明的第1蚀刻剂的蚀刻相同的条件下进行。
接下来，如图15I所示，使用氨水与过氧化氢水的混合溶液作为第2蚀刻剂，对第1钛层211a当中的未被第1镀铜层22被覆的部分蚀刻，并且同时，对第2钛层311a当中的未被第2镀铜层32被覆的部分蚀刻。如此得到了导体图案20及30。
这种利用氨水与过氧化氢水的混合溶液的蚀刻在电容器50的端面露出于外部的状态下进行。另外，这种利用氨水与过氧化氢水的混合溶液的蚀刻在与使用例1所说明的第2蚀刻剂的蚀刻相同的条件下进行。
如此得到了含有电容器50的芯基板1。
接下来，除了使用图5及图6所示的结构来替代图1及图2所示的结构以外，通过参照图14A至图14I所说明的方法，从而得到了图16所示的多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为1质量％。另外，在该多层配线基板中，第1至第3镀镍层的厚度为0.1μm。
<例10>
除了将玻璃板的厚度从500μm变更为300μm、将化学镀镀镍的镀浴温度从50℃变更为45℃、以及将化学镀镀镍处理时间从5分钟变更为20分钟以外，通过与例9所记载的方法相同的方法得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为3质量％。另外，在该多层配线基板中，第1至第3镀镍层的厚度为0.3μm。
<例11>
除了将化学镀镀镍的镀浴温度从45℃变更为40℃、以及将化学镀镀镍处理时间从20分钟变更为30分钟以外，通过与例10所记载的方法相同的方法得到了多层配线基板。
在该多层配线基板中，第1至第3镀镍层的磷含量为5质量％。另外，在该多层配线基板中，第1至第3镀镍层的厚度为0.3μm。
<评价>
对于例1至例8中所制造的各个多层配线基板，利用以下的方法，评价了破裂容易度、密合性以及导体图案能否形成。另外，对于例9至例11中所制造的各个多层配线基板，除了上述特性以外，还评价了电容器能否形成。
[破裂容易度]
对于通过例1至例11记载的方法所得到的芯基板，通过目视来确认破裂。并且，将通过各方法所得到的10片芯基板当中产生破裂的芯基板的数量汇集于表1中。
[密合性]
对于通过例1至例11记载的方法所得到的芯基板，进行了根据日本工业标准JIS K5400：1990“涂料一般试验方法”所规定的棋盘格胶带试验。
具体而言，首先，在芯基板的一个主面上，使用截切刀，等间隔地形成11条切口。接下来，将该芯基板的朝向改变90°，再形成11条切口，从而在芯基板的一个主面上制成了100个方形格。需要说明的是，这些切口的深度达到玻璃板10。另外，这些方形格的一片的长度为1mm。然后，在该芯基板的方形格上贴上粘接带，并且压接。然后，将该粘接带从芯基板的主面剥下。接下来，透过目视来确认被剥下的方形格的数量。
将在芯基板中形成的100个方形格当中的被剥下的方形格的数量汇集于表1中。
[导体图案能否形成]
对于根据例1至例11记载的方法而获得的芯基板，通过目视来确认是否形成了所期望的导体图案。将形成了所期望的导体图案的情况设为OK。将种子层的蚀刻不充分、未得到所期望的导体图案的情况设为NG。
[电容器能否形成]
对于根据例9至例11记载的方法所得到的芯基板，透过目视来确认是否形成了所期望的电容器。关于例9至例11所涉及的芯基板，由于在其端面都没有看到旁侧蚀刻(sideetching)等，形成了所期望的电容器，因而设为OK。
表1汇总了关于例1至例11的上述结果。
[表1]
Figure GDA0003711213690000341
如表1所示，具有磷含量为5质量％以下的第1至第3镀镍层的芯基板没有发生破裂，并具有形状如设计般的导体图案20及30。另外，对于具有磷含量为5质量％以下的第1至第3镀镍层的芯基板，即使在具备电容器50的情况，也没有在电容器50的端面看到旁侧蚀刻。
此外，对于具有磷含量为5质量％以下且厚度为0.3μm以下的第1至第3镀镍层的芯基板，玻璃板10与第1镀镍层210的密合性、以及玻璃板10与第2镀镍层310的密合性都优异。
与此相对，具有磷含量为6质量％以上的第1至第3镀镍层的芯基板发生破裂、或者导体图案形成不充分。

Claims (17)

1.一种芯基板，具备玻璃板、以及设置于所述玻璃板的一个主面上的第1导体图案，
所述第1导体图案包含：设置于所述玻璃板的所述一个主面上且磷含量为5质量％以下的第1镀镍层、以及设置于所述第1镀镍层上的第1镀铜层，
所述第1导体图案进一步包括：存在于所述第1镀镍层与所述玻璃板之间的钛层、以及存在于所述钛层与所述第1镀镍层之间的铜层。
2.根据权利要求1所述的芯基板，其进一步具备：设置于所述第1导体图案的至少一部分上的电极、以及存在于所述第1导体图案与所述电极之间的介电质层，
所述电极、所述第1导体图案当中的与所述电极相对向的部分、以及所述介电质层构成了电容器。
3.根据权利要求1所述的芯基板，其进一步具备：设置于所述第1导体图案的至少一部分上的第1电极、存在于所述第1电极与所述第1导体图案之间的第2电极、以及存在于所述第1及第2电极间的介电质层，
所述第1及第2电极和所述介电质层构成了电容器。
4.根据权利要求2或3所述的芯基板，其中，所述介电质层含有氧化铝、氧化钽及氮化硅中的至少一者。
5.根据权利要求1所述的芯基板，其中，所述第1镀镍层的厚度为0.3μm以下。
6.根据权利要求1所述的芯基板，其进一步具备设置于所述玻璃板的另一个主面上的第2导体图案，
所述第2导体图案包含：设置于所述玻璃板的所述另一个主面上且磷含量为5质量％以下的第2镀镍层、以及设置于所述第2镀镍层上的第2镀铜层。
7.根据权利要求6所述的芯基板，其中，
所述玻璃板具有贯通孔，
所述芯基板进一步具备导体层，该导体层被覆所述贯通孔的侧壁，并且将所述第1及第2导体图案彼此电连接，
所述导体层包含：设置于所述侧壁上且磷含量为5质量％以下的第3镀镍层、以及设置于所述第3镀镍层上的第3镀铜层。
8.根据权利要求7所述的芯基板，其中，所述第3镀镍层与所述贯通孔的侧壁接触。
9.根据权利要求7或8所述的芯基板，其进一步具备：由铜构成且与所述导体层一起填充所述贯通孔的通路、或者由树脂构成且与所述导体层一起填充所述贯通孔的插塞。
10.一种多层配线基板，其具备：权利要求1至9中任一项所述的芯基板、将所述第1导体图案夹在中间而与所述玻璃板相对向的配线层、以及存在于所述第1导体图案与所述配线层之间的绝缘层。
11.一种半导体封装体，其具备：权利要求1至9中任一项所述的芯基板或权利要求10所述的多层配线基板、以及搭载于该芯基板或该多层配线基板上的半导体芯片。
12.一种半导体组件，其具备：权利要求11所述的半导体封装体、以及搭载有该半导体封装体的母板。
13.一种覆铜基板，其具备：玻璃板、设置于所述玻璃板的一个主面上且磷含量为5质量％以下的镀镍层、以及设置于所述镀镍层上的镀铜层，
进一步包括：存在于所述镀镍层与所述玻璃板之间的钛层、以及存在于所述钛层与所述镀镍层之间的铜层。
14.一种芯基板的制造方法，包括：利用化学镀法在玻璃板的至少一个主面上形成磷含量为5质量％以下的镀镍层，
利用电镀法以形成被覆了所述镀镍层的一部分的镀铜层，以及
使用酸作为蚀刻剂对所述镀镍层的其他部分进行蚀刻，以形成含有所述镀镍层的所述一部分与所述镀铜层的导体图案，
进一步包括：在所述镀镍层的形成之前，先通过溅射法或气相沉积法在所述玻璃板的一个主面上形成金属含有层。
15.根据权利要求14所述的芯基板的制造方法，其进一步包括：在所述蚀刻之前，先在所述镀铜层上形成电容器，
所述蚀刻在所述电容器的端面露出的状态下进行。
16.根据权利要求14或15所述的芯基板的制造方法，其中，使用具有贯通孔的玻璃板作为所述玻璃板；
所述镀镍层形成在所述玻璃板的所述一个主面、所述玻璃板的另一个主面、以及所述贯通孔的侧壁上；
所述镀铜层以覆盖所述镀镍层当中的所述玻璃板的所述一个主面的一部分、所述玻璃板的所述另一个主面的一部分、以及位于所述贯通孔的所述侧壁上的部分的方式形成。
17.根据权利要求16所述的芯基板的制造方法，其进一步包括：在所述蚀刻之后，用铜或树脂填充所述贯通孔内的间隙。
CN201780075059.9A 2016-12-07 2017-12-05 芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法 Active CN110036699B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-237659 2016-12-07
JP2016237659A JP6816486B2 (ja) 2016-12-07 2016-12-07 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
PCT/JP2017/043677 WO2018105618A1 (ja) 2016-12-07 2017-12-05 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法

Publications (2)

Publication Number Publication Date
CN110036699A CN110036699A (zh) 2019-07-19
CN110036699B true CN110036699B (zh) 2022-10-04

Family

ID=62492189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780075059.9A Active CN110036699B (zh) 2016-12-07 2017-12-05 芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法

Country Status (7)

Country Link
US (1) US10923439B2 (zh)
EP (1) EP3554200B1 (zh)
JP (1) JP6816486B2 (zh)
KR (1) KR102414808B1 (zh)
CN (1) CN110036699B (zh)
TW (1) TWI754704B (zh)
WO (1) WO2018105618A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
US11380609B2 (en) * 2018-05-21 2022-07-05 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses on a core substrate
JP7183582B2 (ja) * 2018-06-19 2022-12-06 凸版印刷株式会社 ガラス配線基板
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US11217520B2 (en) * 2019-12-10 2022-01-04 Advanced Semiconductor Engineering, Inc. Wiring structure, assembly structure and method for manufacturing the same
CN111146155B (zh) * 2020-01-02 2022-02-18 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
JP2021111699A (ja) * 2020-01-10 2021-08-02 凸版印刷株式会社 回路基板
KR20210091910A (ko) 2020-01-15 2021-07-23 삼성전자주식회사 두꺼운 패드를 갖는 반도체 소자들
US20220406721A1 (en) * 2021-06-17 2022-12-22 Intel Corporation Die coupling using a substrate with a glass core
US20230197593A1 (en) * 2021-12-16 2023-06-22 Intel Corporation Coupled fins with blind trench structures
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0577779A4 (en) * 1991-03-27 1994-05-25 Integrated System Assemblies Multichip integrated circuit module and method of fabrication
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
JPH1056247A (ja) * 1996-08-08 1998-02-24 Canon Inc ガラス製配線基板とその製造方法
JP2000252630A (ja) 1999-02-24 2000-09-14 Omg Fidelity ニッケルメッキされたスルーホールおよび／またはブラインド経由路を備えた基板
JP2003166974A (ja) 2001-11-29 2003-06-13 Toppan Printing Co Ltd 金属試料中の硫黄定量方法および装置
JP4043873B2 (ja) * 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP2004327803A (ja) * 2003-04-25 2004-11-18 Hitachi Chem Co Ltd 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP4537753B2 (ja) * 2003-06-10 2010-09-08 大日本印刷株式会社 多層配線基板およびその製造方法
KR100826068B1 (ko) * 2003-09-09 2008-04-29 호야 가부시키가이샤 양면 배선 글래스 기판의 제조 방법
JP2005093597A (ja) * 2003-09-16 2005-04-07 Shinko Electric Ind Co Ltd 薄膜キャパシタ及びその製造方法
US20060022304A1 (en) * 2004-07-29 2006-02-02 Rohm And Haas Electronic Materials Llc Dielectric structure
JP3764160B2 (ja) * 2004-09-10 2006-04-05 三井金属鉱業株式会社 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
US20070194575A1 (en) * 2006-02-17 2007-08-23 Kuang-Chieh Wu Portable wind-driven electricity generation device
TWI305124B (en) * 2006-04-14 2009-01-01 Gigno Technology Co Ltd Glass circuit board and manufacturing method thereof
TWI305115B (en) * 2006-04-14 2009-01-01 Gigno Technology Co Ltd Glass circuit board and manufacturing method thereof
CN101083237A (zh) * 2006-05-30 2007-12-05 株式会社迷你模组 封装的集成电路元件
US7685687B2 (en) * 2007-01-22 2010-03-30 E. I. Du Pont De Nemours And Company Methods of making high capacitance density ceramic capacitors
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
CN101364583A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 电容元件埋入半导体封装基板结构及其制作方法
JP5078759B2 (ja) * 2008-06-03 2012-11-21 日本特殊陶業株式会社 配線基板内蔵用電子部品及び配線基板
JP5334815B2 (ja) * 2009-11-27 2013-11-06 京セラ株式会社 配線基板
JP2011129665A (ja) * 2009-12-17 2011-06-30 Sony Corp 積層配線基板の製造方法
JP6015159B2 (ja) * 2012-06-22 2016-10-26 Tdk株式会社 薄膜コンデンサ
JP6038517B2 (ja) * 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法
JP6056386B2 (ja) * 2012-11-02 2017-01-11 凸版印刷株式会社 貫通電極付き配線基板及びその製造方法
JP2015198094A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package
JP6511851B2 (ja) * 2015-02-19 2019-05-15 富士通株式会社 多層回路基板、半導体装置、多層回路基板の製造方法
TWM528251U (zh) * 2016-03-03 2016-09-11 Pomiran Metalization Res Co Ltd 可撓性金屬積層材
JP6750462B2 (ja) * 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板

Also Published As

Publication number Publication date
JP6816486B2 (ja) 2021-01-20
JP2018093141A (ja) 2018-06-14
US10923439B2 (en) 2021-02-16
US20190287930A1 (en) 2019-09-19
CN110036699A (zh) 2019-07-19
EP3554200A1 (en) 2019-10-16
EP3554200B1 (en) 2021-06-16
EP3554200A4 (en) 2019-12-18
WO2018105618A1 (ja) 2018-06-14
TWI754704B (zh) 2022-02-11
KR20190093612A (ko) 2019-08-09
US20200343199A9 (en) 2020-10-29
KR102414808B1 (ko) 2022-06-29
TW201828792A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
CN110036699B (zh) 芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法
CN109964544B (zh) 电子部件以及电子部件制造方法
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
EP3220417A1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
US11756846B2 (en) Glass core, multilayer circuit board, and method of manufacturing glass core
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
US11516911B2 (en) Glass circuit board and stress relief layer
JP2023016861A (ja) ガラス配線基板及びその製造方法
JP2019114723A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
JP2019197791A (ja) キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant